JPS58135538A - ラツチングリレ−の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はラッチングリレーの駆１回路に関し、待にラッ
チングリレーのリレーコイルに、相互に逆接続された一
対のツェナダイオードを並列に接続してリレーコイルに
生じる逆起電力を吸収するようにした半導体スイッチン
グ回路を備えるラッチングリレーの駆動回路に関する。

従来からの半導体スイッチング回路においては、ツェナ
ダイオードのツェナ電圧が半導体スイッチング回路の最
小耐圧−よりも大となることがあり、そのためリレーコ
イルの逆起電力がツェナダイオードに吸収されないこと
があった。

本発明は上述の技術的課題を解決し、リレーコイルの逆
起電力をツェナダイオードで必ず吸収させるようにした
半導体スイッチング回路を備えるラッチングリレーの駆
動回路を提供することを目的とする。

以下、図面によって本発明の詳細な説明する。

第１図は本発明の一実施例の全体回路図である。

論理回路１は、入力イン、タフェイス回路２，３゜４．
５を介してリセット入力端子Ｒ１セット入力端子Ｓ、）
グル入力端子Ｔ１およびモノステーブル入力端子Ｍにそ
れぞれ接続されており、各入力端子Ｒ，Ｓ、Ｔ、Ｍには
、外部のトランジスタートランジスターロジック回路（
ＴＴＬ　）や相補型金属酸化物半導体（Ｃ−ＭＯＳ）な
どからの信号が、バッフ７等を用いることなく入力され
る。論理回路ＩＫはオートリセットあるいはオ′−トセ
ツ）１１子Ａが接続されており、このオートリセットあ
るいはオートセット端子Ａからは、初期の電源投入時や
瞬時停電後の電源復帰時における、リレースイッチ６の
初期状態を検出する信号が与えられる。論理回路ｌから
は、各端子Ｒ，Ｓ、Ｔ、Ｍ。

Ａからの入力信号Ｋｆ５じて、半導体スイッチング回路
７を動作させるための信号が導出される。半導体スイツ
ヂング回路７はいわゆる１巻線のラッチングリレー８を
含む。また論理回路ｌには、単安定回路９および定電圧
回路１０が接続される。

なお、論理回路ｌＦｉ、負論理すなわち通常はハイレベ
ルにある信号がローレベルになったときに、１伴侶号と
見なして動作する。

なお、リセット端子Ｒからのリセット信号が入力される
と、ラッチングリレー８がセット状ｆｆ１Ｋあるときは
リセットされ、リセット状ｓＶｃあるときにリセット状
台が保持される。セット端子Ｓからのセット信号が入力
されると、ラッチングリレー８がセット状＠にあるとき
はセット状台が保持され、リセット状態にあるときＫＶ
ｉセット状勝にされる。またトグル端子Ｔからのトグル
信号が入力されると、ラッチングリレー８は、トグル信
号のパルスの変化に応じてセット状態とリセット状台と
に交互に反転する。さらに七ノステーブル端子Ｍからモ
ノステープル信号が入力されると、ラッチングリレ−８
＃′ｉモノステープル信号の立ち上りと立ち下りとに応
じてリセット状跡とセット状台とを繰返す。

半導体スイッチング回路７において、ダイオード１１．
トランジスタＴＲＩ、ＴＲ２は直列接続され、トランジ
スタＴＲＩ、ＴＲ２の接続点１２は、リレーコイル１３
の一方端子に接続される。

ダイオード１４、トランジスタＴＲ３、ＴＲ４は直列接
続され、トランジスタＴＲ３，ＴＲ４の接続点１５Ｆｉ
リレーコイル１３の他方端子に接続される。接続点１２
．１５間にはリレーコイル１３の逆起電力防止用として
ツェナダイオード１６゜１７が相互に逆方向に接続され
る。

ＡＮＤゲートＧ１の出力はトランジスタＴＲ５ノヘース
に与えられるとともに、前述のトランジスタＴＲ２のベ
ースに与えられる。トランジスタＴＲ５のコレクタはト
ランジスタ゛ＴＲ６のベースに接続される。ＡＮＤゲｌ
トｃ、ｚの出力はトランジスタＴＲ４のベースに与えら
れるとともに、トランジスタＴＲ７のベースｖｃ与えら
れる。トラン・ジスタ′ｒＲ７のコレクタはトランジス
タＴＲ８のベースに接続される。

ＡＮＤゲー）Ｇｌからのセット信号がトランジスタＴＲ
２，ＴＲ５のベースに与えられると、トランジスタＴＲ
３，ＴＲ２が導通し、リレーコイル１３に矢符１８の方
向に励磁電流が流れてラッチングリレー８がセットされ
る。一方、ＡＮＤゲートＧ２からのリセット信号がトラ
ンジスタＴＲ７、ＴＲ４０ベースに与えられると、トラ
ンジスタＴＲＩ、ＴＲ４が導通し、リレーコイル１３［
矢符１８とは逆の矢符１９の方向ｖｃ励磁電流が流れて
ラッチングリレー８がリセットされる。

ツェナダイオード１６．１７Ｈリレーコイル１３のイン
ダクタンスによる逆起電圧を吸収する。

これらのツェナダイオード１６．１７のツェナ電圧Ｖｚ
は次の条件を満さねばならない。まずｉｌｌ噛子２０に
供給されている供給電圧Ｖｃｃが最大となったとき、リ
レーコイル１３にかかる電圧によってツェナダイオード
１６．１７が導通しないことである。すなわち、ツェナ
電圧Ｖｚがリレーコイル１３にかかる電圧よりも低いと
、ツェナダイオード１６．１７が導通してリレーコイル
１３［１ｄ磁電流が流れなくなり、ラッチングリレー８
が前作しなくなるからである。次Ｋ（２）ツェナ電ＩＥ
Ｅ　Ｖ　ｚは半導体スイッチング回路７の最小の耐圧部
よりも低いことである。言い換えると、リレーコイル１
３のｒｉｉｉ］＠に発生する逆起電圧がツェナダイオー
ド１６．１７で吸収されるためには、ツェナ電圧Ｖｚを
半導体スイッチング回路７の最小の耐圧部よりも低く設
定しておかなければならない。以上の１１１　＃　（２
１の条件をまとめると、次のようになる。

ＶＲ（Ｖｚ　（Ｖｍ　　　　−Ｉｌｌ 第１式において、記号ＶＲは供給型ＦＥＶｃｃが最大の
ときにリレーコイル１３の両端にかかる電圧であり、記
号Ｖｍは半導体スイッチング回路７の最小耐圧である。

ところで従来からの半導体スイッチング回路でｔま、ダ
イオード１１．１４が設けられていないので、供給電圧
Ｖｃｃが４．７５〜１５Ｖの範囲では、第１式を満足す
ることができない。すなわち、Ｖｃｃ＝１５Ｖのときに
リレー、コイル１３０両端にかかる電圧はＩＯＶである
。ここでツェナダイオード１６．１７の電圧は、ベース
、エミッタ間の逆耐圧を用いるので、１個当り約７．４
ｖであり、２個直列に接続しているので、全体として約
１４，８　Ｖである。ところが、半導体スイッチング回
路７の最小耐圧ＶｍはトランジスタＴＲ３，ＴＲＩめベ
ース、エミッタ間の逆耐圧と、供給電圧Ｖｃｃの最小値
との和であり、約１２．１５　Ｖである。そのため４１
式ｔ−満足することができ、ない。したがって従来から
の半導体スイッチング回路では、ツェナダイオード１６
．１７が設けられてはいるが、リレーコイル１３の逆起
電圧がツェナダイオード１６．１７に吸収されずに、端
子２０１’ｎ抜けていたことになる。ところが、本発明
にし九かえば、半導体スイッチング回路７の最小耐圧部
にダイオード１１．１４が設けられているので、最小耐
圧ＶｍはトランジスタＴＲ３，ＴＲＩのエミッタ、ベー
ス間の逆耐圧と、ダイオード１１．１４のエミッタ、ベ
ース間の逆耐圧と、供給電圧Ｖｃｃの最小値との和であ
り、たとえば７．４　＋　７．４　＋　４．７５　＝＊
＝　１９．５５Ｖである。したがって、第１式を１４足
することができ、リレーコイル１３の逆起電圧が、ツェ
ナダイオード１６．１７で確実に吸収されることになる
。

第２図を参照して、入力インターフェイス回路２におい
て、リセット入力端子Ｒは、ダイオード２１．２２，２
３．２４を介してトランジスタＴＲ９のベースに接続さ
れ、トランジスタＴＲ９のコレクタはリセット入力優先
回路２５に接続される。ダイオード２２はトランジスタ
のコレ、フタ、１゛ベ一ス間ダイオードであり、７０〜
ｌ　００−ｙ、の逆耐圧を有する。このダイオード２２
によって伝送線路からのサージが抑制される。なお、ダ
イオード２２．２３間には、定電圧回路１０からの電圧
を供給するための端子２６が接続される。他の入力イン
ターフェイス回路３　、４　、５に関しては上述のイン
ターフェイス回路２と同様に構成されており、インター
フェイス回路３の出力はリセット入力優先回路２５に与
えられ、インターフェイス回路４，５の出力はトグル入
力優先回路２７に与えられる。

リセット入力優先回路２５Ｈ１ＩＪセツト入力端子Ｅか
ら入力インターフェイス回路２を介して入力されるリセ
ット信号と、セット入力端子Ｓから入力インターフェイ
ス回路３を介して入力されるセット信号とが同時に入力
されたときに、リセット信号を優先して次の第１ノイズ
除去回路２８に与える回路である。またトグル入力優先
回路２７ば、トグル入力端子Ｔからインターフェイス回
路４を介して入力されるトグル信号と、モノステーブル
入力端子Ｍからインターフェイス回路５を介して入力さ
れるモノステープル信号とが同時に入力されたときに、
トグル信号を優先して第１ノイズ除去回路２８に与える
回路である。なお、リセット信号とトグル信号とが同時
に入力されたときには、後段の７リツプ７０ツブ２９に
おいて、リセット信号が優先される。したがって論理回
路１においては、全体としての信号の優先順位は、リセ
ット信号〉セット信号〉トグル信号〉モノステープル信
号となる。

第１ノイズ除去回路２８は、信号ラインに乗ってきた負
方向性のノイズを除去する。ここで、負方向性のノイズ
とは、第３図でＮ−と表したノイズであり、入力信号が
ハイレベルである状患すなわち動作信号が与えられてい
ない状廊において入力信号をローレベルとするノイズで
ある。また正方向性のノイズとは、８３図でＮ＋　と表
したノイズである。なお、４ＪＦＪｌノイズ除去回路２
８には、各信号が反転されて与えられており、したがっ
て第１ノイズ除去回路２８にかいては、負方向性のノイ
ズＮ−はハイレベルであり、正方向性のノイズＮ＋はロ
ーレベルである。

第１ノイズ除去回路２８において、リセット入力優先回
路２５を介するリセット信号はライン３θを介してＯＲ
ゲー）　Ｇ３に与えられるとともにＡＮＤゲートＧ４の
一方の入力端に与えられ、セット信号はライン３１を介
してＯＲゲー）Ｇ３に与えられるとともＶＣＡＮＤゲー
）Ｇ５の一方の入力端に与えられる０またトグル入力優
先回路２７を介するトグル信号はライン３２を介してＯ
ＲゲートＧ３ｖｃ与見られるとともにＡＮＤゲートＧ６
の一方の入力端に与えられ、モノステーグル信号はライ
ン３３を介してＯＲゲートＧ３に、Ｅｊ−えられるとと
もに、ＡＮＤゲー）Ｇ７の一方の入力端に与えられる。

ＯＲゲー）Ｇ３の出力はＭｔ回路３４を介してＡＮＤゲ
ー）Ｇ４．Ｇ５．Ｇ６．Ｇ７の能力の入力端にそれぞれ
与えられる。このような第１ノイズ除去回路２８によれ
ば、遅延−路３４における遅１時間よりも短いパルス幅
の小さい信号すなわちノイズは全て除去される。なお、
遅延回路とＡＮＤゲートを用いてノイズを除去する回路
は従来から周知であるが、本件ｖＪｌノイズ除去回路２
８によれば、遅延回路３４を１細膜けるだけで４つの信
号ラインのノイズを除去することができ、回路構成が簡
単である。

ＡＮＤゲー）Ｇ６の出力は第４図で示す＠２ノイズ除去
回路３５に与えられる。第２ノイズ除去回路３５におい
て、ＡＮＤゲー）Ｇ６の出力は反転回路３６に与えられ
、反転回路３６の出力は遅延回路３７を介して出力され
るとともにライン３８に直接出力され、遅延回路３７は
ライン３８にワイアードアンド接続される。このｌＪ！
Ｊ２ノイズ除去回路３５によれば、負論理における正方
向性ノイズＮ＋が除去される。ＡＮＤゲートＧ７の出力
は、第２ノイズ除去回路３５と同様に、構成された％３
ノイズ除去回路３９に与えられ、この第３ノイズ除去回
路３１においても負論理における正方同性ノイズＮ＋が
除去される。第３ノイズ除去回路３９の出力ライン４２
Ｆ′ｉエツジディテクタ回路４３に接続される。このエ
ツジディテクタ回路４３ば、入力信号の立ち上りまたは
立ち下りに応じて１個のパルスを発生するもので、エツ
ジディテクタ回路４３の出力はライン４４の途中のＯＲ
ゲートＧ１３を介してＡＮＤゲートＧ８の一方の入力＋
３１ｉ１に接続され、ＯＲゲー）Ｇ１３の一方の入力４
にはライン３８が接続される。

ＡＮＤゲートＧ４の出力はフリップフロップ２９のクリ
ア端子ＣＬＲＫ接続され、ＡＮＤゲートＧ５の出力１ｄ
７リツプフロツプ２９゛のプリセット端子ＰＲ５に接続
される。このように、リセット信号およびセット信号は
第１ノイズ除去回路２８によって負方向性のノイズＮ−
を除去されるだけテアリップフロップ２９に与えられる
が、これはフリップ７０ツブ２９がセットまたはリセッ
トされると、正方同性のノイズＮ＋にょって何回もセッ
トまたはリセットが繰返されるだけであり、動作Ｋｉｄ
影響しないからである。

オートリセットあるいはオートセット端子Ａｉｉ、ダイ
オード４５を備えるライン４６を介してトランジスタＴ
Ｒｌ０のベースに接続される。トランジスタＴＲｌ０の
コレクタは反転回路４７に接続され、反転回路４７の出
力はライン４８を介してＡＮＤゲートＧ５の出力ライン
４９とＯＲゲートＧ１４で接続されるとともに、反転回
路５０に接続される。この反転回路５０の出力はライン
５１を介して、ＡＮＤゲートＧ４の出力ライン５２とＯ
ＲゲートＧ１５で接続される。ライン４８．５１の途中
Ｋｈ反転回路５３の出力がライン１１１゜１１２を介し
てワイアードアンド接続される。反転回路５３には反転
回路５４の出力が与えられており、反転回路５４にはト
ランジスタＴＲＩＩのコレクタが接続される。このトラ
ンジスタＴＲ１１のベースには、遅延時間を長くするた
めのダイオード５５，５６、コンデンサ５７、および抵
抗５８を介して端子５９が接続されており、端子５９に
は定電圧回路１０からの電゛圧が供給される。

反転回路５３の出力ライン６０ＣＨ１反転回路５４の出
力がライン１１Ｇを介してワイアードアンド接続されて
おり、ライン６０はＯＲゲートＧ１２の一方の入力端に
接続される。

なお、ライン４６の途中には抵抗６２を介して定電圧回
路ｌＯからの電圧を与えるための端子６３が接続される
とともに、リレースイッチ６の一方端が接続され、この
リレースイッチ６の他方端は接地される。

このような回路は最初の電源投入時あるいは瞬時停電時
からの回復時に、ラッチングリレー８の初期状態を決定
する。すなわち、リレースイッチ６が導通状急にあると
きにはオートセ、ット回路となり、電源投入時において
ラッチングリレー８の以前の状すがリセットであればセ
ット状塾となり、またラッチングリレー８の以前の状態
がセット状態であればラッチングリレー８はそのｔまと
なる。

またリレースイッチ６が遮断しているとき［１４オ一ト
リセツト回路となり、電源投入時においてラッチングリ
レー８の以前の状態がセットであればリセット状態とな
り、リセット状急であればラッチングリレー８はリセッ
ト状ｍｔ−保つ。したがって、ラッチングリレー８のリ
レー：スイッチ６を第１図のごとく接続すると、ラッチ
ングリレー８Ｖｉ・４源投入時にその以前の状態を保つ
。

第５図を参照して動作を説明すると、第５図１１１で示
すように電源が投入されると、ある電圧値で第５図（２
）で示すように定電圧回路ｌＯが起動される。この定電
圧回路１０の起動に応じて、抵抗５８を介してコンデン
サ５７が充電を開始し、そのコンデンサ５７の両端の電
圧がダイオード５５゜５６の順方向電圧降下とトランジ
スタＴＲＩＩのベース、エミッタ間電圧との和に等しく
なると、ＴＲＩＩが導通してコレクタ電圧がローレベル
となる。それに応じて反転回路５４の出力はハイレベル
となり、反転回路５３の出力は第５図（３）で示すよう
にローレベルとなる。一方、リレースイッチ６がたとえ
ば遮断している状態において、定電圧回路１０が起動さ
れると、トランジスタＴＲｌ０が導通し、そｆｌＫ応じ
て反転回路４７の出力が第５図（４）で示すようにハイ
レベルとなる。なお、リレースイッチ６が導通している
ときには、トランジスタＴＲｌ０は゛（断じており、出
力はハイレ　　　１゜ベルであり、したがって反転回路
４７の出力はローレベルである。反転回路４７の出力が
ハイレベルとなるのに応じて、反転回路５０の出力は第
５図（６）で示すようにローレベルトする。

ライン４８には、反転回路４７と反転回路５３の出力と
がワイアードアンドして導出巧れるので、ライン４８に
導出される信号は第５図（６１で示すようになる。この
ライン４８の信号は反転回路５３の出力がハイレベルと
なっている時間だけすなわチコンテンサ５７が最終充電
電圧まで充電される間だけ、ハイレベルであり、このハ
イレベルの信号によって７リツプフロツプ２９がリセッ
トされる。この間ライン５１に導出される信Ｊｉｊは第
５図（７）で示すようにローレベルのままである。なお
、リレースイッチ６が導通している場合には、フリップ
フロップ２９ｔｊリセツトされる。

一方、反転回路５３．５４の遅延による出力をアンドタ
イすることにより、コンデンサ５７が充電を完了した時
点において、ライン６０には第５図亀８）で示すトリガ
パルスが導出される。このトリガパルスはＯＲゲートＧ
１２を介して単安定回路９に与えられ、単安定回路９か
らパルスが１個導出される。このパルスはＡＮＤｒ’−
）ｅｌ、０２に与えられ、今ラッチングリレー８がリセ
ットされているとすると、フリツプフ四ツブ２９のリセ
ット出力Ｑが半導体スイッチング回路７に与えられて、
ラッチングリレー８がリセットされる。

フリップ７０ツブ２９０セツト出力ＱＶｉＡＮＤゲー）
Ｇｌの一方の入力端に接続されるとともに、エツジディ
テクタ回路６１に接続される。エツジディテクタ回路６
１は７リツプフロツプ２９のセット出力Ｑの立ち上りま
たは立ち下りのふちを検出してパルスを発生するもので
あり、このパルスはＯＲゲー）Ｇ１２を介して単安定回
路９に与えられる。。

％６図は単安定回路９の構成を示す回路図である。単安
定回路９４Ｃおいて、ＯＲゲートＧ１２の出力は、トラ
ンジスタＴＲ１２のベースに与えられる。トランジスタ
ＴＲ１２のエミッタＫＦｉ、抵抗６５およびダイオード
６６からなる直列回路を介して端字６７から定電圧回路
１０の出力が与えられる。抵抗６５、ダイオード６６お
よびトランジスタＴＲ１２から収る直列回路と並列に、
抵抗６８、トランジスタＴＲ１３、抵抗６９およびトラ
ンジスタＴＲ１４から成る直列回路、抵抗７０゜ダイオ
ード７１．抵抗７２から成る直列回路、ならびにトラン
ジスタＴＲ１５、抵抗７３および抵抗７４から成る直列
回路が接続される。またトランジスタＴＲ１６、ＴＲ１
７、ＴＲ１ｇおよび抵抗７５から成る直列回路が前記各
直列回路と並列に投けられ、トランジスタＴＲ１６，Ｔ
Ｒ１７と並列にトランジスタＴＲ１９，ＴＲ２０から成
る直列回路が接続される。トランジスタＴＲ１２のｘミ
７ｐはダイオード７６を介してトランジスタＴＲ１４の
ベースに接続され、トランジスタＴＲ１３のコレクタは
コンデンサ７７Ｖｃ接続される。

トランジスタＴＲ１３，ＴＲ１６，ＴＲ１９の各ベース
は共通に接続されており、トランジスタＴＲ１４のコレ
クタはトランジスタＴＲ１７のベースに接続され、トラ
ンジスタＴ１Ｒ１６，ＴＲ１７の接続点はトランジスタ
ＴＲ１５のベースに接続され、ダイオード７１および抵
抗７２の接続点はトランジスタＴＲ２０のベースに接続
される。抵抗７３．７４の接続点はトランジスタＴＲ２
１０ベースに接続され、このトランジスタＴＲ２１のコ
レクタに接続されたライン７８に出力パルスが導出され
る。トランジスタＴＲｌ　８のベースにはトランジスタ
ＴＲ２２のベースおよびコレクタが接続されており、ト
ランジスタＴＲ２２のベースは抵抗７９を介して端子６
７に接続される。

このような単安定回路９において、トランジスタＴＲ１
２は通常の状態では導通しており、抵抗６５およびダイ
オード６６を介して電流が流れている。この消費電力を
低減するためには、抵抗６５の値を大きくする必要があ
るが、この抵抗６５の値をむやみに大きくすることはモ
ノリシックＩＣ等においてはチンプサイズおよび精度の
点から好ましくない。ところが、抵抗６５１Ｃダイオー
ド６６が直列に接続されているので、抵抗６５にかかる
電圧が等１価的゛に減少せしめられ、モルに応じて消費
電流が低減される。

一般的に単安定回路の出力のパルス幅は、モノリシック
ＩＣ等においては外付の抵抗とコンデンサとによって決
められる。ここで、実装の関係上外付部品を低減する必
要がある場合においては、図示のごとく抵抗を内部回路
でまか々うようにすることができる。ところがそれらの
抵抗値＃−１１ＭΩｆｆ１度のオーダーとなるので、こ
の実施例では、抵抗６８およびトランジスタＴＲ１３か
ら成る定電流回路からコンデンサ７７に充電するように
している。このようにすると、トランジスタＴＲ１９゜
Ｔ　Ｒ２０、および抵抗７５を流れる定電流回路の一流
値が温度変化に応じて変化するので、出力パルスが温度
条件によって大きく変化する欠点がある。そこで、トラ
ンジスタＴＲ１８、抵抗７５、抵抗７９およびトランジ
スタＴＲ２２から成る定ｉｔ流回路を設けるとともに、
ダイオード７１を設けることにより、トランジスタＴＲ
２０のベース、エミッタ間の電圧を一定にする。それに
よって、トランジスタＴＲ１９，ＴＲ２０，ＴＲ１８，
ＴＲ２１を流れる電流が温度変化に拘らず一定となり、
し九がって単安定回Ｗ！９の出力パルス幅の温度特性が
７ラツトになる。

このような単安定回路９において、ｏＲゲートＧ１２を
介して入力されるトリガパルスに応じてライン７８に出
力パルスが導出される。このパルスのパルス幅はコンデ
ンサ７７の静電容量を変化することによって調整され、
ラッチングリレー８が動作するのに必要な時間よりも大
に選ばれる。

ライン７８に４出されるパルスＨＡＮＤゲー）Ｇ１、Ｇ
２の他方の入方端に与えられるとともに、反転回路８０
を介してＡＮＤゲー）Ｇ８に与えられる。したがって単
安定回路９の出力パルスは、半導体スイッチング回路７
のセット側回路を動作させる力為、あるいはリセット側
回路を動作させるかの選択をするために用いられる。半
導体スイッチング回路７Ｉ／ｉ、単安定回路９がらパル
スが導出されたときのみ動作してリレーコイル１３に電
流が流れ、ラッチングリレー８が動作し終るとリレーコ
イル１３には電流が流れない。したがって消費電力が非
常に小さい。

ＡＮＤゲートＧ８の出力はフリップ７０ツブ２９のクロ
ック端子に与えられている。そのため、単安定回路９か
らパルスが導出されると、その間はトグル端子Ｔおよび
モノステーブル端子Ｍからの入力信号が受は付けられな
い。すなわち、第７図＋ｌｌで示すようにチャタリング
のある入力信号がライン４４を介してＡＮＤゲートＧ８
に与えられても、＄７図（２）で示す単安定回路９の出
力パルスのパルス幅Ｔの闇は、ＡＮＤゲートＧ８からは
第７図（３１で示すように７リツプフロツプ２９のクロ
ック端子ＣＫＫ信号が入力されない。したがって、単安
定回路９のパルス幅Ｔよりも短いチャタリングに対して
は誤動作を生じないことになる。なお、リセット信号お
よびセット信号については、上述のごとき配ｗｌＶｉな
されていないが、これは仮にチャタリングがあったとし
ても、フリップ７０ツブ−２９が一旦動作すると、リセ
ットおよびセット動作が何回くり返されても、その軟融
を保持するだけであるからである。

第８図は定電圧回路１０の構成を示す回路図である。図
示しない電源からは、端子８１に電源電圧が供給される
。この端子８１には、トランジスタＴＲ２３、抵抗８２
およびトランジスタＴＲ２４から成る直列回路、トラン
ジスタＴＲ２５，ＴＲ２６、抵抗８３、トランジスタＴ
Ｒ２７および抵抗８４から成る直列回路、トランジスタ
ＴＲ２８、ＴＲ２９および抵抗８５から成る直列回路、
ならびに抵抗８６およびダイオード８７　、８８　。

８９．９０，９１．９２から成る直列回路が並列に接続
される。トランジスタＴＲ２５，ＴＲ２６の接続点はト
ランジスタＴＲ２３のベースに接続され、端子８１とト
ランジスタＴＲ２３のベースとの闇にはトランジスタＴ
Ｒ３０が接続される。

トランジスタＴＲ３０、ＴＲ２５、ＴＲ２８のベースは
共通に接続される。トランジスタＴＲ２６および抵抗８
３の接続点はトランジスタＴＲ２９ｔｖべ−ｘに接続さ
れ、トランジスタＴＲ２９のベースはトランジスタＴＲ
３１を介して接地されるとともに、ダイオード９３を介
してダイオード８９．９０が接続点に接続される。トラ
ンジスタＴｌ゛Ｒ３１のベースには、抵抗８３およびト
ランジスタＴＲ２７の接続点が接続される。トランジス
タＴＲ２６のベースにはトランジスタＴＲ２３および抵
抗８２の接続点９４が接続されており、接続点９４に接
続され九ライン９５力、らは一定電圧の供給電圧が端子
２６，５９，６３．６７に導出される。

このような定電圧回路１０は電源電圧の変化（４，７５
Ｖ−１５Ｖ）Ｋ対して１、論理回路１１人力インター７
エイス回路２〜５などの周辺回路への供給電圧を一定と
する。ここで、従来技術の定電圧回路ではダイオード８
７〜８９が設けられていなかったので、電源投入時にお
いて定電圧回路１・０＃′ｉ電ｇ電圧がダイオード３個
すなわち２．ＩＶＫなったときに出力を導出していた。

そのため、電源′磁圧の立ち上りが遅い場合には、オー
トセットあるいはオートリセットのためのパルスが半尋
体スイッチング回路７ＧＣ与えられても、ラッチングリ
レー８の最小動作電圧よりも供給電圧Ｖｃｃが低いこと
が生じ、ラッチングリレー８が動作しないことが生じる
おそれがあった。しかし定電圧回路ｌＯでは６個のダイ
オード８７〜９２を直列に接続しているので定電圧回路
ｌＯの起動電圧＃ｉ４，２Ｖとなる。一方、ラッチング
リレー８の最小動作電圧は約４．Ｏｖである。したがっ
て電源電圧のどのよう表立ち上りに対してもオートセッ
トあるいはオートリセット動作が確実に達成される。

本発明の他の実施例として、第９図に示すようなノイズ
除去回路を用いてもよい。このノイズ除去回路９５にお
いて、反転回路９６の出力は反転回路９７にライン９８
を介して与えられる。また反転回路９７の出力は遅延回
路９９に与えられ、遅延回路９９の出力はライン９８に
ワイアードアンド接続される。反転回路９７の出力はラ
イン１００を介して導出されるとともに、遅延回路１０
１に与えられ、遅延回路１０１の出力はライン１００に
ワイアードアンド接続される。

第１０図を参照して゛、反転回路９６に与えられる信号
の波形を第１０図１１１で示すようにすると、反転回路
９６の出力は第１０図（２）で示され、遅延−ｗ！１９
９の出力は＠１０図（３）で示される。したがって反転
回路９７に与えられる信号は第１θ図（４）で示される
ように正方向性ノイズＮ＋を除去されている。反転回路
９７の出力は第１０図１６１で示され、遅延回路１０１
の出力は第１０図１６）で示される。したがってノイズ
除去回路９５から導出される信号は、第１θ図１７）で
示すようにＮ”、Ｎ−のノイズを除去されている。

このようなノイズ除去回路は、第２図で示した第１ノイ
ズ除去回路２Ｂ、第２ノイズ除去回路３５、第３ノイズ
除去回路３９Ｖｃ代えて、トグル信号ラインとモノステ
ープル信号ラインに用いることができる。しかも、従来
からのノイズ除去回路は第１１図で示すように６個の反
転回路１０２〜１０７と２個の遅延回路１０８，１０９
とを必要とするのに対し、２個の反転回路９６．９７と
２個の遅延回路９９，１０１とで構成されており、回路
構成が簡単になる。

上述のごとく本発明によｔＬｌｄ半導体スイッチング回
路の最小耐圧部にダイオードを設けたのでリレーコイル
の逆起電力がツェナダイオードで必ず吸収されるように
なる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２図は入力
インターフェイス回路７の回路図、第３図はノイズを説
明するための図、４Ｍ４図は第１ノイズ除去回路３５０
回路図、第５図はオートリセットあるいけオートセット
端子Ａからの信号に応答した動作を説明するためのタイ
ミングチャート、第６図は単安定回路９０回路図、＠７
図はフリッププロップ２９のクロック端子ＣＫＫ入力さ
れる信号を説明するためのタイミングチャート、第８図
は定電圧回路１０の回路図、第９図は本発明の他の実施
例のノイズ除去回路９５０回路図、第１θ図はノイズ除
去回路９５のタイミングチャート、第１１図は従来から
のノイズ除去回路の回路図である。 １・・・論理回路、２〜５・・・入力インターフェイス
回路、６・・・リレースイッチ、７・・・半導体スイッ
チング回路、８・・・ラッチングリレー、９・・・単安
定回路、ｌＯ・・・定電圧回路、１１．４４・・・ダイ
オード、２８・・・第１ノイズ除去回路、２９・・・７
リツプフロツプ、３５・・・第２ノイズ除去回路、３６
・・・第３ノイズ除去回路、９５・・・ノイズ１余去回
路、ＴＲ１〜ＴＲ３１・・・トランジスタ、Ｒ・・・リ
セット端子、Ｓ・・・セット端子、Ｔ・・・トグル端子
、Ｍ・・・モノステープル端子、Ａ・・・オートリセッ
トあるいはオートセット端子 代理人　　　弁理士　西教圭一部 第２図 第３図 第４図 第５図 ■ 第９図 ９６　　９８９７　　　１００ 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. ラッチングリレーのリレーコイルに、相互に逆１浸続さ
   れた一対のツェナダイオードを並列に接続し、半導体ス
   イッチング素子のスイッチング台様の変化に応じて前記
   リレーコイルに正方向および逆方向の電流を流してリレ
   ースイッチをセットおよびリセットするようにした半導
   体スイッチング回路を備えるラッチングリレーの駆動回
   路において、半導体スイッチング回路の最小耐圧ｔ！ｌ
   ５ｖｃダイオードを設けたことを特徴とするラッチング
   リレーの駆動回路。