JPS58135539A - ラツチングリレ−の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はラッチングリレーの駆動回路に関し、特にラッ
チングリレーの動作を制御するための入力端子およびオ
ートリセットあるいはオートセット端子からの信号に応
じて半導体スイッチング回−路を駆動してラッチングリ
レーを動作させるようにしたラッチングリレーの駆動回
路に関し、その主な目的とするところは、停電後の電源
復帰時に、ラッチングリレーが前記停電時における動作
状１になるようにしたラッチングリレーの駆動回路を提
供することを目的とする。

以下、図面によって本発明の詳細な説明する。

第１図は本発明の一実施例の全体回路−図である。

論理回路１は、人力インターフエイス回路２，３゜４．
５を介してリセット入力端子Ｒ１セット入力端子Ｓ、）
グル入力端子Ｔ１およびモノステーブル入力端子Ｍにそ
れぞれ接続されており、各入力端子Ｒ，Ｊ　Ｔ・１Ｍに
は、外部のトランジスタートランジスターロジック回路
（Ｔ　Ｔ　Ｌ）や相補型金属酸化物半導体（０−ＭＯＳ
）などからの信号か、バッフ７等を用いることなく入力
される。論理回路ｌにはオートリセットあるいはオート
セット端子Ａが接続されており、このオートリセットあ
るいはオートセット端子Ａからは、初期の電源投入時や
騎時停電後の電源復帰時における、リレースイッチ６の
初期拭動を検出する信号が与えられる。論理回路ｌから
は、各端子Ｒ，８，Ｔ、Ｍ。

ムからの入力信号に応じて、半導体スイッチング回路７
を動作させるための信号が導出される。半導体スイッチ
ング回路７はいわゆる１巻線のラッチングリレー８を含
む。また論理回路】には、単安定回路９および定電圧回
路１０が接続される。

なお、論理回路ｌは、負論理すなわち通常はハイレベル
にある信号がローレベルになったときに、−ノ作信号と
見なして動作する。

なお、リセット端子Ｒからのリセット信号が入力される
と、ラッチングリレー８がセット状態にあるときはリセ
ットされ、リセット状態にあるときはりセット状態が保
持される。セット端子Ｓからのセット信号が入力される
と、ラッチングリレー８がセット状態にあるときはセッ
ト状態が保持され、リセット状態にあるときにはセット
状態にされる。またトグル端子Ｔからのトグル信号が入
力されると、ラッチングリレー８は、トグル信号のパル
スの変化に応じてセット状態とリセット状態とに交互に
反転する。さらにモノステーブル端子Ｍからモノステー
ブル信号が入力されると、ラッチングリレー８はモノス
テーブル信号の立ち上りと立ち下りとに応じてリセット
状態とセット状態とを繰返す。

半導体スイッチング回路７において、ダイオード１１、
トランジスタＴＲＩ、ＴＲ２は直列接続され、トランジ
スタＴＲＩ、’Ｉ’Ｒ２の接続点１２は、リレーコイル
１３の一方端子に接続される。

ダイオード１４、トランジスタＴＲ３，ＴＲ４は直列接
続され、トランジスタＴＲ３，ＴＲ４の接続点１５はリ
レーコイル１３の他方端子に接続される。接続点１２．
１５間にはリレーフィル１３の逆起電力防止用としてツ
ェナダイオード１６゜１７が相互に逆方向に接続される
。

ムＮＤゲー）Ｇｌの出力はトランジスタＴＲ５のペース
に与えられるとともに、前述のトランジスタＴＲ２のペ
ースに与えられる。トランジスタＴＲ５のコレクタはト
ランジスタＴＲ６のペースに接続される。ＡＮＤゲー）
Ｇ２の出力はトランジスタＴＲ４のペースに与えられる
とともに、トランジスタＴＲ７のペースに与えられる。

トランジスタＴＲ７のコレクタはトランジスタＴＲ８の
ペースに接続される。

ＡＮＤゲー）Ｇｌからのセット信号がトランジスタＴＩ
’１２．ＴＲ５のペースに与えられると、トランジスタ
ＴＲ３，テ１１２が導通し、リレーコイル１３に矢符１
８の方向に励磁電流が流れてラッチングリレー８がセッ
トされる。一方、Ａ１１Ｄゲ−）Ｇ２からのリセット信
号がトランジスタＴＲ７、ＴＲ４のペースに与えられる
と、トランジスタＴＲＩ、ＴＲ４が導通し、リレーコイ
ル１３に矢符１８とは逆の矢符１９の方向に励磁電流が
流れてラッチングリレー８がリセットされる。

ツェナダイオード１６．１７はリレーコイル１３のイン
ダクタンスによる逆起電圧を吸収する。

これらのツェナダイオード１６．１７のツェナ電圧Ｖｚ
は次の条件を満さねばならない。まず（１）端子２０に
供給されている供給電圧Ｖ（ｉｃが最大となったとき、
リレーコイル１３にかかる電圧によってツェナダイオー
ド１６．１７が導通しないことである。すなわち、ツェ
ナ電圧Ｖｇ　がリレーフィル１３にかかる電圧よりも低
いと、ツェナダイオード１６．１７が導通してリレーコ
イル１３に励磁電流が流れなくなり、ラッチングリレー
８が動作しなくなるからである。次に（りツェナ電圧Ｖ
ｇは半導体スイッチング回路７の最小の耐圧部よりも低
いことである。言い換えると、リレーコイル１３の両端
に発生する逆起電圧がツェナダイオード１６．１７で吸
収されるためには、ツェナ電圧ｖｉＩ　　を半導体スイ
ッチング回路７の最小の耐圧部より１低く設定しておか
なければならない。以上の（１）、（２）の条件をまと
めると、次のようになる。

ｖｎ←１（Ｖｍ　　”・（１） 第１式において、記号ＶＢは供給電圧Ｔｏｏが最大のと
きにリレーフィル１３の両端にかかる電圧であり、記号
Ｖｍは半導体スイッチング回路７の最小耐圧である。

ところで従来からの半導体スイッチング回路では、ダイ
オード１１．１４が設けられていないので、供給電圧Ｖ
ｃｃが４．７５〜１５ｖの範囲では、第１式を満足する
ことができない。すなわち、ｖＣＯ−１５７のときにリ
レーコイル１３の両端にかかる電圧は１０７である。こ
こでツェナダイオード１６．１７の電圧は、ベース、エ
ミッタ間の逆耐圧を用いるので、１個当り約７．４ｖで
あり、２個直列に接続しているので、全体として約１４
．ｌＶである。ところが、半導体スイッチング回路７の
最小耐圧ＶｍはトランジスタＴＲ３，ＴＲＩのベース、
工文ツタ間の逆耐圧と、供給電圧’Ｖｏｏの最小鉋との
和であり、約１２．１５’Ｖである。そのため第１式を
満足することができない。したがって従来からの半導体
スイッチング回路では、ツェナダイオード１５．１７が
設けられてはいるが、リレーコイル１３の逆起電圧がツ
ェナダイオード１６．１７に：吸収されずに、端子２０
に抜けていたことになる。ところが、この実施例によれ
ば、半導体スイッチング回路７の最小耐圧部にダイオー
ド１１．１４が設けられているので、最小耐圧ｖＩ１１
はトランジスタＴＲ３，ＴＲＩのエミッタ、ペース間の
逆耐圧と、ダイオード１１．１４のエミッタ、ペース間
の逆耐圧と、供給電圧Ｔｏｏの最小鎖との和であり、た
とえば７．４　＋　７．４　＋　４．７！ｉ　−１９゜
５５　Ｖである。したがって、第１式を満足することが
でき、リレーフィル１３の逆起電圧が、ツェナダイオー
ド１６．１７で確実に吸収されることになる。

第２図を参照して、入力インタ−７エイス回路２におい
て、リセット入力端子Ｒは、ダイオード２１．２２，２
３．２４を介してトランジスタＴＲ９のペースに接続さ
れ、トランジスタＴＲ９のコレクタはリセット入力優先
回路２５に接続される。ダイオード２２はトランジスタ
のコレクタ、ペース間ダイオードであり、７０〜１００
ｖの逆耐圧を有する。このダイオード２２によって伝送
線路からのサージが抑制される。なお、ダイオード２２
．２３間には、定電圧回路１０からの電圧を供給するた
めの端子２６が接続される。他の人力インターフエイス
回路３，４．５に関しては上述のインターフェイス回路
２と同様に構成されており、インターフェイス回路３の
出力はリセット人力優先回路２５に与えられ、インター
フェイス回路４．５の出力は）／Ａ’人力優先回路２７
に与えられる。

リセット人力優先回路２５は、リセット入力端子Ｒから
人力インターフェイス回路２を介して入力されるリセッ
ト信号と、セット入力端子Ｓから人力インターフェイス
回路３を介して入力されるセット信号とが同時に人力さ
れたときに、リセット信号を優先して次の第１ノイズ除
去回路２８に与える回路である。またトグル入力優先回
路２７は、トグル入力端子Ｔからインターフェイス回路
４を介して人力されるトグル信号と、モノステープル入
力端子Ｍからインターフェイス回路５を介して入力され
るモノステープル信号とが同時に人力されたときに、ト
グル信号を優先して第１ノイズ除去回路２８に与える回
路である。なお、リセット信号とトグル信号とが同時に
人力されたときには、後段の７リツプフロリプ２９にお
いて、リセット信号が優先される。したがって論理回路
１においては、全体としての信号の優先順位は、リセッ
ト信号〉セット信号〉トグル信号〉モノステープル信号
となる。

第１ノイズ除去回路２８は、信号ラインに乗ってきた貴
方向性のノイズを除去する。ここで、負方向性のノイズ
とは、第３図でＮ−と表したノイズであり、入力信号が
ハイレベルである状態すなわち動作信号が与えられてい
ない状態において入力信号をローレベルとするノイズで
ある。また正方向性のノイズとは、第３図で−と表した
ノイズである。なお、第１ノイズ除去回路２８には、各
信号が反転されて与えられており、したがって第１ノイ
ズ除去回路２８においては、負方向性のノイズＭ］まハ
イレベルであり、正方向性のノイズＮ＋１まローレベル
である。

第１ノイズ除去回路２８において、リセット入力優先回
路２５を介するリセット信号はライン３０を介してＯＲ
アゲ−０３に与えられるとともにＡＮＤゲー）Ｇ４の一
方の入力端に与えられ、セット信号はライン３】を介し
てＯＲアゲ−Ｇ３に与えられるとともにムＭ１１ゲー）
Ｇ５の一方の入力端に替えられる。またトグル入力優先
回路２７を介するトグル信号はライン３２を介してＯＲ
ゲ−）０３に与えられるとともにＡＮＤゲートＧ６の一
方の入力端に与えられ、モノステープル信号はライン３
３を介してＯＲゲート０３に与えられるとともに、ＡＮ
Ｄゲー）Ｇ７の一方の入力端に与えられる。ＯＲアゲ−
Ｇ３の出力は遅延回路３４を介してＡＮＤゲートｏ４．
　Ｇ５．Ｇ６．Ｇ７の他方の入力端にそれぞれ与えられ
る。このような第１ノイズ除去回路２８によれば、遅延
回路３４における遅延時間よりも短いパルス幅の小さい
信号すなわちノイズは全て除去される。なお、遅延ｌ路
とＡＮＤゲートを用いてノイズを除去する回路は従来か
ら周知であるが、本件第１ノイズ除去回路２８によれば
、遅延回路３４を１個設けるだけで４つの信号ラインの
ノイズを除去することができ、回路構成が簡単である。

Ａ）ｉＤゲー）Ｇ６の出力は第４図で示す第２ノイズ除
去回路３５に与えられる。第２ノイズ除去回路３５にお
いて、ＡＮＤゲー）Ｇ６の出力は反転回路３６に与えら
れ、反転回路３６の出力は遅延回路３７を介して出力さ
れるとともにライン３８に直接出力され、遅延回路３７
はライン３８にワイアードアンド接続される。この第２
ノイズ除央回路３５によれば、負論理における正方向性
ノイズＮへ；除去される。ＡＭＩＤゲー）Ｇ７の出力は
、第２ノイズ除去回路３５と同様に構成された第３ノイ
ズ除去回路３９に与えられ、この第３ノイズ除去回路３
９においても負論理における正方向性ノイズ−が除去さ
れる。第３ノイズ除去回路３９の出力ライン４２はエツ
ジディテクタ回路４３に接続される。このエツジディテ
クタ回路４３は・、入力信号の立ち上りまたは立ち下り
に応じて１個のパルスを発生するもので、エツジディテ
クタ回路４３の出力はライン４４の途中のＯＲアゲ−Ｇ
１３を介してＡＮＤゲー）Ｇ８の一方の入力端に接続さ
れ、ＯＲアゲ−Ｇ１３の一方の入力端にはライン３８が
接続される。

ＡＣＩＤゲートＧ４の出力はフリップフロップ２９のク
リア端子０ＬＲＫ接続され、ＡＮＤゲートＧ５の出力は
クリップフロップ２９のプリセット端子ＰＲ８に接続さ
れる。このように、リセット信号およびセット信号は第
１ノイズ除去回路２８によって負方向性のノイズ「を除
去されるだけで７リツプ７Ｉｌ１１ツブ２９に与えられ
るが、これハフリップフロップ２９がセットまたはリセ
ットされると、正方向性のノイズ−によって何回もセッ
トまたはリセットが繰返されるだけであり、動作には影
響しないからである。

オートリセットあるいはオートセット端子人は、ダイオ
ード４５を備える一ライン４６を介してトランジスタＴ
Ｒｌ０のベースに接続される。トランジスタＴＲｌ０の
コレクタは反転回路４７に接続され、反転回路４７の出
力はライン４８を介してＡＮＩ）ゲートＧ５の出力ライ
ン４９とＯＲゲートＧ１４で接続されるとともに、反転
回路５０に接続される。この反転回路５０の出力はライ
ン５１を介して、ＡＮＤゲー）Ｇ４の出力ライン５２と
ＯＲゲートＧ１５で接続される。ライン４８．５１の途
中には反転回路５３の出力がライン１１１゜１１２を介
してワイアードアンド接続される。反転回路５３には反
転回路５４の出力が与えられており、反転回路５４には
トランジスタＴＲＩＩのコレクタが接続される。このト
ランジスタＴＲｌ１のベースには、遅延時間を長くする
ためのダイオード５５，５６、コンデン４ｊ５７、およ
び抵抗５８を介して端子５９が接続されており、端子５
９には定電Ｅ回路１０からの電圧が供給される。

反転回路５３の出力ライン６０には、反転回路５４の出
力がライン１１０を介してワイアードアンド接続されて
おり、ライン６０はＯＲゲートＧ１２の一方の入力端に
接続される。

なお、ライン４６の途中には抵抗６２を介して定電圧回
路ｌＯからの電圧を与えるための端子６３が接続される
とともに、リレースイッチ６の一方端か接続され、この
リレースイッチ６の他方端は接地される。

このような回路は最初の電源投入時あるいは瞬時停電時
からの回復時に、ラッチングリレー８の１）１８２４吠
頼を決定する。すなわち、リレースイッチ６が導通状態
にあるときにはオートセット回路となり、電源投入時に
おいてラッチングリレー８の以前の状態がリセットであ
ればセット状態となり、またラッチングリレー８の以前
の状態がセット状態であればラッチングリレー８はその
ままとなる。

またリレースイッチ６が遮断しているときにはオートリ
セット回路となり、電源投入時においてラッチングリレ
ー８の以前の状態がセットであればリセット状岸となり
、リセット状態であればラッチングリレー８はリセット
状態を保つ。したがって、ラッチングリレー８のリレー
スイッチ６を第１図のごとく接続すると、ラッチングリ
レー８は電源投入時にその以前の状態を保つ。

第５図を参照して動作を説明すると、第５図（１）で示
すように電源が投入されると、ある電圧値で第５図（２
）で示すように定電圧回路ｌＯが起動される。この定電
圧回路１０の起動に応じて、抵抗５８を介してコンデン
サ５７が充電を開始し、そのコンデンサ５７の両端の電
圧がダイオード５５゜５６の順方向電圧降下とトランジ
スタ〒Ｒ１１のベース、エミッタ間電圧との和に等しく
なると、ＴＲ１１が導通してコレクタ電圧がローレベル
となる。それに応じて反転回路５４の出力はハイレベル
となり、反転回路５３の出力は第５図（３）で示すよう
にローレベルとなる。一方、リレースイッチ６がたとえ
ば遮断している状態において、定電圧回路１°０が起動
されると、トランジスタＴＲｌ０が導通し、それに応じ
て反転回路４７の出力が第５１Ｎｆ４１で示すようにハ
イレベルとなる。なお、リレースイッチ６が導通してい
るときには、トランジスタＴＲＩＧは遮断しており、出
力はハイレベルであり、したがって反転回路４７の出力
はローレベルである。反転回路４７の出力がハイレベル
となるのに応じて、反転回路５０の出力は第５図（６）
で示すようにローレベルとなる。

ライン４８には、反転回路４７と反転回路５３の出力と
がワイアードアンドして導出されるので、ライン４８に
導出される信号は第５図（６）で示すようになる。この
ライン４８の信号は反転回路５３の出力がハイレベルと
なっている時間だけすなわちコンデンサ５７が最終充電
電圧まで充電される間だけ、ハイレベルであり、このハ
イレベルの信号によって７リツプフロツブ２９がリセッ
トされる。この間ライン５１に導出される信号は第５図
（７）で示すようにローレベルのままである。なお、リ
レースイッチ６が導通している場合には、フリップフロ
ップ２９はリセットされる。

一方、反転回路５３．５４の遅延による出力をアンドタ
イすることにより、コンデンサ５７が充電を完了した時
点において、ライン６０には第５図（８）で示すトリガ
パルスが導出される。このトリガパルスはＯＲゲートＧ
１２を介して単安定回路９に与えられ、単安定回路９か
らパルスが１個導出される。このパルスは、ムＮＤクー
）Ｇｌ、Ｇ２に与えられ、今ラッチングリレー８がリセ
ットされているとすると、フリップフロップ２９のリセ
ット出力Ｑが半導体スイッチング回路７に与えられて、
ラッチングリレー８がリセットされる。

クリップ７０ツブ２９のセット出力ＱはＡＮＤゲー）Ｇ
ｌの一方の入力端に接続されるとともに、エツジディテ
クタ回路６１に接続される。エツジディテクタ回路６ｉ
はフリップ７０ツブ２９のセット出力Ｑの立ち上りまた
は立ち下りのふちを検出してパルスを発生するものであ
り、このパルスはＯＲゲートＧ１２を介して単安定回路
９に与えられる。

第６図は単安定回路９の構成を示す回路図である。単安
定回路９において、ＯＲゲートＧ１２の出力は、トラン
ジスタＴＲ１２のベースに与えられる。トランジスタ’
ｒｕ１２の工之ツタには、抵抗６５およびダイオード６
６かも成る直列回路を介して端子６７から定電圧回路ｌ
Ｏの出力が与えられる。抵抗６５、ダイオード６６およ
びトランジスタＴＲ１２から成る直列回路と並列に、抵
抗６８、トランジスタテＲ１３、抵抗６９およびトラン
ジスタＴＲ１４から成る直列回路、抵抗７０゜ダイオー
ド７１．抵抗７２から成る直列回路、ならびにトランジ
スタＴ　Ｒ１５１，抵抗７３および抵抗７４から成る直
列回路が接続される。またトランジスタτ１１６、’１
’Ｒ１７、ＴＲ１８および抵抗７５から成る直列回路が
前記各直列回路と並列に設けられ、トランジスタＴＲ１
６，ＴＲ１７と並タリにトランジスタ’！’Ｒ１９，Ｔ
Ｒ２０がら成る直列回路が接続される。トランジスタＴ
Ｒ１２のエミッタはダイオード７６を介してトランジス
タＴＲ１４の”？−ス１１続され、トランジスタＴＲ１
３のコレクタはコンデンサ７７に接続される。

トランジスタＴＲＩ　３．ＴＲ１６，ＴＲ１９の各ベー
スは共通に接続されており、トランジスタＴＲ１４のコ
レクタはトランジスタＴＲ１７のベースに接続され、ト
ランジスタＴＲ１６，ＴＲ１７の接続点はトランジスタ
ＴＲ１５のべ−ＸＧＣ接続され、ダイオード７１および
抵抗７２の接続点はトランジスタＴＲ２０のベースに接
続される。抵抗７３．７４の接続点はトランジスタ！Ｒ
２１のベースに接続され、このトランジスタＴＲ２１の
コレクタに接続されたライン７８に出力パルスが導出さ
れる。トランジスタＴ１１８のベースにはトランジスタ
ＴＲ２２のベースおよびコレクタが接続されており、ト
ランジスタテ１２２のベースは抵抗７９を介して端子６
７に接続される。

このような単安定回路９において、トランジスタＴＲ１
２は通常の状態では導通しており、抵抗６５およびダイ
オード６６を介して電流が流れている。この消費電力を
低減するためには、抵抗６５の鮪を大きくする必要があ
るが、この抵抗６５の値をむやみに大きくすることはモ
ノリシックＩＣ等においてはチップサイズおよび精度の
点から好ましくない。ところが、抵抗６５にダイオード
６６が直列に接続されているので、抵抗６５Ｋかかる電
圧が等価的に減少せしめられ、それに応じて消費電流が
低減される。

一般的に単安定回路の出力のパルス幅は、モノリシック
ＩＣ等においては外付の抵抗とコンデンサとによって決
められる。ここで、実装の関係上外付部品を低減する必
要がある場合においては、図示のごとく抵抗を内部回路
でまかなうようにすることができる０ところがそれらの
抵抗値はＩＭｆｌ稈度のオーダーとなるので、この実施
例では、抵抗６８およびトランジスタＴＲ１３から成る
定電流回路からコンデンサ７７に充電するようにしてい
る。このようにすると、トランジスタＴＲ１９゜ＴＲ２
Ｇ、および抵抗７５を流れる定電流回路の電流線が温度
変化に応じて変化するので、出力パルスが温度条件によ
って大きく変化する欠点がある。そこで、トランジスタ
ＴＲ１８、抵抗７５、抵抗７９およびトランジスタＴＲ
２２から成る定電流回路を設けるとともに、ダイオード
７１を設けることにより、トランジスタＴｌ２Ｏのベー
ス、エミッタ間の電圧を一定にする。それによって、ト
ランジスタＴＲ１９，ＴＲ２０，ＴＲ１８，ＴＲ２１を
流れる電流が温度変化に拘らず一定となり、したがって
単安定回路９の出力パルス幅の温度特性が７ラツトにな
る。

このような単安定回路９において、０′ＲゲートＧ１２
を介して入力されるトリガパルスに応じてライン７８に
出力パルスが導出される。このパルスの一パルス幅はコ
ンデンサ７７の静電容量を変化することによって調整さ
れ、ラッチングリレー８が動作するのに必要な時間より
も大に選ばれる。

ライン７８に導出されるパルスはＡＮＤゲートＧ１、Ｇ
２の他方の入力端に与えられるとともに、反転回路８０
を介してＡＮＤゲー）Ｇ８に与えられる。したがって単
安定回路９の出力パルス幅は、半導体スイッチング回路
７のセット側回路を動作させるか、あるいはリセット側
回路を動作させるかの選択をするために用いられる。半
導体スイッチング回路７は、単安定回路９からパルスが
導出されたときのみ動作してリレーコイル１３に電流が
流れ、ラッチングリレー８が動作し終るとリレーフィル
１３には電流が流れない。したがって消費電力が非常に
小さい。

ＡＮＩＩゲートＧ８の出力はフリップフロップ２９のク
ロック端子に与えられている。そのため、単安定回路９
からパルスが導出されると、その間はトグル端子Ｔおよ
びモノステープル端子Ｍからの人力信号が受は付けられ
ない。すなわち、第７図（１）で示すようにチャタリン
グのある人力信号がライン４４を介してＡＮＤゲート０
８に与えられても、第７図（りで示す本安定回路９の出
力パルスのパルス幅Ｔの間は、ムＮＤゲー）Ｇ８からは
第７図（３）で示すように７リツプ７０ツブ２９のクロ
ック端子ＯＫに信号が入力されない。したがって、単安
定回路９のパルス幅テよりも短いチャタリングに対して
は誤動作を生じないことになる。なお１リセット信号お
よびセット信号については、上述のごとき配慮はなされ
ていないが、これは仮にチャタリングがあったとしても
、フリップ７０ツブ２９が一旦蛎作すると、リセットお
よびセット動作が何回くり返されても、その状態を保持
するだけであるからである。

ＩＮ８図は定電圧回路１０の構成を示す回路図である。

図示しない電源からは、端子８１ＧＣ電源電圧が供給さ
れる。この端子８１には、トランジスタＴＲ２３、抵抗
８２およびトランジスタＴＲ２４から成る直列回路、ト
ランジスタＴＲ２５，ＴＲ２５、抵抗８３、トランジス
タＴＲ２７および抵抗８４から成る直列回路、トランジ
スタＴ　Ｒ２，。

８、ＴＲ２９および抵抗８５から成る直列回路、ならび
に抵抗８６およびダイオード８７，８８゜８９．９０．
９１．９２から成る直列回路が並ＩＩＪに接続される。

トランジスタＴＲ２５，ＴＲ２６の接続点はトランジス
タＴＲ２３のベースに接続され、端子８１とトランジス
タＴＲ２３のベースとの間にはトランジスタＴＲ３０が
接続される。

トランジスタＴＲ３０，ＴＲ２５，テＲ２８のベースは
共通に接続される。トランジスタＴＲ２６および抵抗８
３の接続点はトランジスタＴＲ２９のベースに接続され
、トランジスタＴＲ２９のベースはトランジスタＴＲ３
１を介して接続される（１− とともに、ダイオード９３を介してダイオード８９．９
０の接続点に接続される。トランジスタＴＲ３１のベー
スには、抵抗８３およびトランジス＊ＴＲ２７の接続点
が接続される。トランジス々ＴＲ２６のベースにはトラ
ンジスタＴＲ２３および抵抗８２の接続点９４が接続さ
れており、接続点９４に接続されたライン９５がらは一
定電圧の供給電圧が端子２６．５９，６３．６７に導出
される。

このような定電圧回路１０は電源電圧の変化（４，７５
Ｖ−１５ｖ）［対して、論理回路１１人人力ンター７エ
イ回路２〜５などの周辺回路への供給電圧を一定とする
。ここで、従来技術の定電圧回路ではダイオード８７〜
８９が設けられてぃなかつ注ので、電源投入時において
定電圧回路１０は１４Ｌ源電圧がダイオード３個すなわ
ち２．１ｖになったときに出力を導出していた。そのた
め、電源電圧の立ち上りが遅い場合には、オートセット
あるいはオートリセットのためのパルスが半導体スイッ
チンク回路７に与えられても、ラッチングリレー８の最
小動作電圧よりも供給電圧Ｖｃｏが・低いことが生じ、
ラッチングリレー８が動作しないことが生じるおそれが
あった。しかし定電圧回路１０では６個のダイオード８
７〜９２を直列に接続しているので燵電圧回路ｌＯの起
動電圧は４．２ｖとなる。一方、ラッチングリレー８の
最小動作電圧は約４．Ｏｖである。したがって、電源電
圧のどのような立ち上りに対してもオートセットあるい
はオートリセット動作が確実に達成される。

本発明の他の実施例として、第９図に示すようなノイズ
除去回路を用いてもよい。このノイズ除去回路９５にお
いて、反転回路９６の出力は反転回路９７にライン９８
を介して与えられる。また反転回路９７の出力は遅延回
路９９に与えられ、遅延回路９９の出力はライン９８に
ワイアードアンド接続される。反転回路９７の出力はラ
インｌＯＯを介して導出されるとともに、遅延回路１０
１に与えられ、遅延回路１０１の出力はライン１００に
ワイアードアンド接続される。

第１θ図を参照して、反転回路９６に与えられる信号の
波形を第１０図（１）で示すようにすると、反転回路９
６の出力は第１θ図（２）で示され、遅延回路９９の出
力は第１θ図（３）で示される。しだがつて反転回路９
７に与えられる信号は第１０図（４）で示されるように
正方向性ノイズ？を除去されている。反転回路９７の出
力す第１０図（ｔｌ）で示され、遅延回路１０１の出力
は第１０図（６）で示される。

したがってノイズ除去回路９５から導出される信竺は、
第１θ図（７）で示すように飢「のノイズを除去されて
いる。

このようなノイズ除去回路は、第２図で示した第１ノイ
ズ除去回路２８、第２ノイズ除去回路３５、第３ノイズ
除去回路３９に代えて、トグル信号ラインとモノステー
プル信号ラインに用いることができる。しかも、従来か
らのノイズ除去回路は第１１図に示すように６個の反転
回路１０２〜１０７と２個の遅延回路１０８，１０９と
を必要とするのに対し、２個の反転回路９６．９７と２
個の遅延回路９９，１０１とで構成されており、回路構
成が簡単になる。

上述のごとく本発明によれば、オートリセットあるいは
オートセット端子および接地間にリレースイッチを介在
したので、停電後の電源−復帰時に、ラッチングリレー
は停電時の動作拭動に戻すことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の全体回路図、第２図は入力
インターフェイス回路７の回路図、第３図はノイズを説
明するための図、第４図は第２ノイズ除去回路３５の回
路図、第５図はオー）　ＩＪ上セツトるいはオートセッ
ト端子人からの信号に応答した動作を説明するためのタ
イミングチャート、第６図は単安定回路９の回路図、第
７図はフリップフロップ２９のクロック端子ＯＫに入力
される信号を説明するためのタイミングチャート、第８
図は定電圧回路１０の回路図、第９図は本発明の他の実
施例のノイズ除去回路９５の回路図、第１Ｏ図はノイズ
除去回路９５のタイミングチャート、第１１図は従来か
らのノイズ除去回路の回路図である。 １・・・論理回路、２〜５・・・人力インターフェイス
回路、６・・・リレースイッチ、７・・・半導体スイッ
チング回路、８・・・ラッチングリレー、９・・・単安
定回路、ｌＯ・・・定電圧回路、１１．１４・・・ダイ
オード、２８・・・第１ノイズ除去回路、２９・・・７
リツプフロツプ、３５・・・第２ノイズ除去回路、３６
・・・第３ノイズ除去回路、９５・・・ノイズ除去回路
、ＴＲＩ〜ＴＲ３１・・・トランジス、り、Ｒ・・・リ
セット端子、Ｓ・・・セット端子、丁・・・）グル端子
、Ｍ・・・モノステープル端子、Ａ・・・オートリセッ
トあるいはオートセット端子 代理人　　　弁理士　西教圭一部 第２図 第３図 第４図 第５図 第９図 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. ラッチングリレーの動作を制御するための入力端子およ
   びオートリセットあるいはオートセット端子からの信号
   に応答する論理回路におけるフリップフロップのセット
   出力およびリセット出力を、ラッチングリレーのリレー
   スイッチのスイッチング態様を制御するための半導体ス
   イッチング回路に与えるようにしたラッチングリレーの
   駆動回路において、前記オートリセットあるいはオート
   セット端子からのオートリセットあるいはオートセット
   信号、またはフリップフロップのセット出力に応答して
   動作する単安定回路の出力と、前記セット出力あるいは
   リセット出力とが一致したときに半導体スイッチング回
   路に制御信号を与えるようにするとともに、前記オート
   リセットあるいはオートリ七ツシ端子および接地間には
   リレースイッチを介在したことを特徴とするラッチング
   リレーの駆動回路。