JPH1187669A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 支持基板と単結晶シリコン薄膜との間の絶縁
膜中にパターン構造体を設ける場合に、両者の平坦性を
確保して貼り合わせの密着性を良くする。 【解決手段】 支持基板となるシリコン基板に酸化膜を
形成してこれに凹部を設ける。多結晶シリコン膜を形成
して研磨することで凹部内に埋込電極パターンを形成す
る。この上から多結晶シリコン膜を形成し、研磨により
平坦にしてから熱酸化することにより埋込電極パターン
を絶縁膜中に設ける。半導体層用基板としてのシリコン
基板には酸化膜を形成した上でイオン注入を行なって剥
離用のイオン注入層を形成する。両者を貼り合わせて熱
処理を行なうことによりイオン注入層部分で剥離し、剥
離面を処理することによりＳＯＩ基板を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、支持基板に絶縁膜
を介して半導体層を形成した半導体基板において、その
絶縁膜中に埋込電極パターンを有するパターン構造体を
形成した半導体基板の製造方法に関する。

【０００２】

【発明が解決しようとする課題】支持基板上に絶縁膜を
介して素子形成用の単結晶の半導体層を形成してなる半
導体基板としては、例えば、半導体層としてシリコン単
結晶を設ける構成のＳＯＩ（Silicon On Insulator）基
板がある。これは、支持基板となるシリコン基板上に絶
縁膜としての酸化膜を形成した上に半導体層としての単
結晶シリコン薄膜を形成した構造を有するもので、この
ような半導体基板を用いて形成されたＭＯＳトランジス
タは、その構造上、寄生容量が低減できるなどの理由に
より半導体集積回路の高速，低消費電力動作が可能であ
る。

【０００３】このようなＳＯＩ構造を有する半導体基板
の形成方法としては、従来より種々の方法があるが、そ
のひとつとして貼り合わせ法がある。これは、絶縁膜を
形成した支持基板に対して、素子形成用の半導体層を形
成するための単結晶シリコン基板を貼り合わせ、この
後、貼り合わせた単結晶シリコン基板を裏面側から所定
厚さまで研削および研磨をしたり、あるいは特開平５−
２１１１２８号公報に開示されているような方法で剥離
することにより、支持基板側に所望の厚さの単結晶シリ
コン薄膜を残すようにして半導体層を形成するものであ
る。

【０００４】また、上述のようなＳＯＩ構造を有する半
導体基板としては、表面に形成する単結晶シリコン薄膜
をあらかじめ島状に分離した状態にして酸化膜上に形成
した構成のものがある。この場合には、その製造工程上
の都合から、貼り合わせを行なう基板の面が凹凸を有す
る構造となるため、このような凹凸が発生する場合でも
貼り合わせを確実に行なえるようにした方法として、特
開平１−３０２８３７号公報に示される方法がある。

【０００５】これは、シリコン基板の表面の所定領域に
凹部を形成し、続いてそのシリコン基板上に酸化膜を形
成すると共に多結晶シリコン膜を形成し、その多結晶シ
リコン膜の表面を平坦にすべく研磨を行い、この後、支
持基板としてのもう一枚のシリコン基板と貼り合わせ、
選択研磨を行うことによりＳＯＩ構造を有する半導体基
板を形成するものであり、これにより、均一な膜厚の単
結晶シリコン薄膜を０．１μｍ程度まで薄く形成するこ
とができるようになる。

【０００６】ところで、近年では、このようなＳＯＩ構
造をとる半導体基板を利用して形成する素子として、半
導体層の下層に位置する酸化膜中にあらかじめ電極パタ
ーンを埋込形成した構成のものが考えられており、この
ような構成の半導体基板を提供することにより、基板表
面の半導体層中に形成した素子に対して埋込電極に印加
する電圧を変化させることにより表面側に設けるゲート
の動作しきい値電圧を変更設定することができるように
したものがある。

【０００７】そこで、上記構造の半導体基板を前述の製
造方法にしたがって形成することを考えてみる。図２０
および図２１はその製造工程の各段階における模式的断
面を示すもので、以下に簡単に説明する。まず、ＳＯＩ
層を形成するための単結晶シリコン基板１の表面に所定
の位置に、形成しようとするＳＯＩ層の厚さ寸法に対応
する深さの凹部２をフォトリソグラフィ処理にてエッチ
ングにより形成し（図２０（ａ）参照）、続いて、全面
に酸化膜３を形成する（同図（ｂ）参照）。

【０００８】次に、酸化膜３上に全面に多結晶シリコン
膜を形成した後、フォトリソグラフィ処理によりエッチ
ングを行って埋込電極パターン４を形成する（同図
（ｃ）参照）。この後、再び酸化膜５を形成して埋込電
極パターン４を覆うようにして絶縁状態にパターン構造
体を形成する（同図（ｄ）参照）。続いて、多結晶シリ
コン膜６を全面に形成し（同図（ｅ）参照）、表面に残
った段差を解消するように、研磨処理をおこなって平坦
化する（図２１（ａ）参照）。

【０００９】この後、多結晶シリコン膜６を形成した単
結晶シリコン基板１と支持基板となる単結晶シリコン基
板７とを親水処理を行ってから貼り合わせ、両者を熱処
理によって密着状態に形成する（同図（ｂ）参照）。続
いて、単結晶シリコン基板１を裏面側から研磨していく
ことにより、酸化膜３を露出させるようにする（同図
（ｃ）参照）。これにより、単結晶シリコン薄膜８を酸
化膜３の凹部３ａ内に充填した状態に島状にして形成す
ることができる。

【００１０】しかしながら、このように、単結晶シリコ
ン基板１に、複雑な段差構造を有するパターン構造体を
形成している場合には、上述した製造方法（特開平１−
３０２８３７号公報に示される方法）では、貼り合わせ
を行う面として、平滑な接合面を形成しにくくなるとい
う問題がある。

【００１１】本発明は、上記事情に鑑みてなされたもの
で、その目的は、貼り合わせを行なう基板の面として、
複雑で段差を有するパターン構造体を持つ半導体基板を
形成する場合においても、平滑な接合面を容易に形成す
ることができるようにした半導体基板の製造方法を提供
することにある。

【００１２】

【課題を解決するための手段】請求項１の発明によれ
ば、支持基板上にパターン構造体を形成し、この上に半
導体層を形成すべく半導体層用基板を貼り合わせて剥離
することにより半導体基板を製造する。すなわち、パタ
ーン構造体形成工程において、支持基板上にパターン構
造体を形成する一方で、イオン注入層形成工程におい
て、半導体層を形成するための半導体層用基板の所定深
さに剥離用のイオン注入層を形成する。次に、貼り合わ
せ工程において、支持基板における前記パターン構造体
の形成面と半導体層用基板とを貼り合わせる。この状態
から、半導体形成工程において、支持基板及び半導体層
用基板に対して貼り合わせ状態で熱処理を施して、その
半導体層用基板を前記イオン注入層部分で剥離すること
により、支持基板側のパターン構造体上に前記半導体層
を有した半導体基板を形成する。

【００１３】これにより、特殊な構造である埋込電極パ
ターンを有するパターン構造体を設けた半導体基板を形
成する場合においても、そのパターン構造体を半導体層
を得るための半導体層用基板側に形成せず、支持基板側
に形成するので、埋込電極パターンの形成に起因して発
生する貼り合わせ前の段差を抑制可能になり、貼り合わ
せに適した平坦且つ平滑な接合面を簡単な工程を経るこ
とにより形成可能になる。

【００１４】請求項２の発明によれば、支持基板に形成
される前記パターン構造体が、絶縁膜中に埋込電極用材
料を選択的に配置した電極パターンからなるものであっ
た場合に、埋込電極パターン形成工程において、支持基
板の絶縁膜中に埋込電極用材料を選択的に配置した埋込
電極パターンが設けられ、この支持基板における構造体
形成面と半導体層用基板とを貼り合わせる貼り合わせ工
程の前の段階で、必要に応じて支持基板側の表面を平坦
化するという平坦化処理工程が行われる。この結果、貼
り合わせに適した平坦且つ平滑な接合面を簡単な工程を
経るだけで形成できるようになる。

【００１５】請求項３記載の発明のように、埋込電極を
絶縁分離する前記絶縁膜を、膜厚均一性の高い熱酸化膜
もしくはＣＶＤ酸化膜により形成する構成とした場合に
は、加工精度の確保が容易になる。

【００１６】請求項４の発明によれば、埋込電極パター
ン形成工程では、酸化膜形成工程において支持基板に酸
化膜を形成し、続く埋込電極用凹部形成工程で、酸化膜
に埋込電極パターンに対応した凹部を形成し、電極埋込
工程にて、この凹部に埋込電極材料を埋め込むように設
けるので、平坦化処理の前の段階で表面の段差を少なく
するようにして平坦化の精度の向上を図ることができ
る。

【００１７】請求項５の発明によれば、上述の酸化膜形
成工程では、支持基板を熱酸化することにより形成する
ので、酸化膜の質を上質のものとすることができるよう
になる。

【００１８】請求項６の発明によれば、前述の埋込電極
用凹部形成工程では、１回のエッチング処理により所定
深さ寸法まで酸化膜をエッチングして凹部を形成するの
で、簡単な処理工程を行うことにより凹部の形成を行う
ことができる。

【００１９】請求項７の発明によれば、前述の埋込電極
用凹部形成工程では、埋込電極パターンの形状で一度酸
化膜をエッチングにより剥離して下地の支持基板の面を
露出させ、この後、再び全面に酸化膜を形成することに
より酸化膜中に凹部を形成するので、処理工程は増える
が凹部の深さ寸法や凹部の底面部の酸化膜の厚さ寸法を
精度良く形成することができるようになる。

【００２０】請求項８の発明によれば、上述の電極埋込
工程においては、埋込電極膜形成工程により、埋込電極
パターン用の凹部が形成された酸化膜上に全面に埋込電
極用材料の膜を形成し、続いて研磨工程により、形成さ
れた埋込電極用材料の膜を研磨することにより酸化膜の
面が露出するまで、つまり酸化膜の凹部内にのみ埋込電
極材料を残す状態とすることにより埋込電極パターンを
形成することができるようになる。

【００２１】請求項９の発明によれば、上述の埋込電極
膜形成工程においては、多結晶シリコン膜を埋込電極材
料の膜として形成するので、これに不純物を導入するこ
とにより埋込電極パターンとしての機能を果たすことが
できると共に、続く研磨工程における加工性も良く、し
かも、形成された半導体基板の半導体層に素子形成のた
めの製造工程を行う際にも金属などを用いた埋込電極材
料と異なり、耐温度特性に優れるため、製造工程の自由
度を低下させることがない。

【００２２】請求項９の発明によれば、上述の埋込電極
材料の膜としての多結晶シリコン膜を形成する際には、
ＣＶＤ法を用いてあらかじめ不純物をドープした多結晶
シリコン膜を形成するので、不純物導入の処理工程が簡
単になると共にそのドープ量の制御も簡単になる。

【００２３】請求項１１の発明によれば、埋込電極材料
の膜としてタングステン，銅，アルミニウムなどの金属
材料を用いるので、埋込電極として抵抗の小さい電気的
特性に優れた素子を形成することができるようになる。

【００２４】請求項１２の発明によれば、前述の平坦化
処理工程においては、平坦化処理膜形成工程により、パ
ターン構造体を形成した支持基板上に平坦化処理用膜を
形成し、続く研磨処理工程により、平坦化処理用膜を研
磨することにより平坦な表面に形成するので、簡単な処
理工程を経ることにより平坦化した状態に形成すること
ができるようになる。

【００２５】請求項１３の発明によれば、上述の平坦化
処理膜形成工程においては、平坦化処理用膜として多結
晶シリコン膜を形成し、研磨処理工程の後に実施する熱
酸化工程で、研磨により平坦化された多結晶シリコン膜
を熱酸化することによりシリコン酸化膜として形成して
平坦化処理を行うので、研磨工程においては研磨特性の
良い多結晶シリコン膜を研磨することができ、加工性の
向上を図ることができる。

【００２６】請求項１４の発明によれば、平坦化処理膜
形成工程では、ＢＰＳＧ，ＰＳＧ，ＳＯＧなどの熱流動
性を有する平坦化処理膜を用いるので、下地に段差が存
在する場合でも、平坦化処理膜を形成することにより、
簡単に表面を平坦化することができるようになる。

【００２７】請求項１５の発明によれば、埋込導体パタ
ーンを形成した後に全面に絶縁性を有する多結晶シリコ
ン膜を形成した状態とし、この多結晶シリコン膜を熱酸
化処理工程にて所定膜厚分だけ熱酸化して表層部を酸化
膜にすると共に残った部分を多結晶シリコン膜の状態と
するので、熱酸化処理を過剰に行なうことに起因して埋
込電極パターン部分とそうでない部分とに応じて酸化膜
の表面に凹凸が形成されてしまう不具合を未然に防止し
て平坦な状態に形成することができる。

【００２８】請求項１６の発明によれば、パターン構造
体形成工程においては、酸化膜形成工程により支持基板
に酸化膜を形成し、埋込電極用凹部形成工程にて酸化膜
に埋込電極パターン用の凹部を形成し、さらに、多結晶
シリコン膜形成工程にて、凹部が形成された酸化膜上に
全面に埋込電極材料としての多結晶シリコン膜が形成さ
れ、この後、研磨工程により多結晶シリコン膜を酸化膜
の表面から所定の膜厚だけ残した厚さ寸法まで研磨する
と共に、熱酸化工程により、多結晶シリコン膜を熱酸化
して凹部内に多結晶シリコン膜を埋込電極パターンとし
て残した状態に形成するので、多結晶シリコン膜の形成
工程および研磨工程を１回で済ませることができるよう
になり、処理工程数を少なくすることができるようにな
る。

【００２９】請求項１７の発明によれば、多結晶シリコ
ン膜として不純物をドープした状態に形成するので、埋
込電極を形成したときにその抵抗値を低くすることがで
き、素子を形成したときに電気的特性に優れたものを製
作することができる。

【００３０】請求項１８の発明によれば、パターン構造
体形成工程においては、酸化膜形成工程にて支持基板上
に酸化膜を形成し、埋込電極パターン形成工程にて酸化
膜上に埋込電極パターンを形成し、平坦化処理用膜形成
工程にて全面に平坦化処理用膜を形成し、この後、研磨
工程にて所定膜厚まで表面を平坦化しながら研磨して表
面を滑らかに仕上げるので、処理工程数を少なくして形
成することができるようになる。

【００３１】請求項１９の発明によれば、上記製造方法
において、平坦化処理用膜形成工程においては、平坦化
処理用膜として酸化膜を形成するので、動作特性として
安定な特性を得ることができる半導体基板を提供するこ
とができる。

【００３２】請求項２０の発明によれば、パターン構造
体形成工程においては、支持基板上に絶縁状態で設けた
埋込電極用膜に選択的に不純物を導入することにより埋
込電極パターンを形成するので、その状態で埋込電極パ
ターンを平坦な状態のまま形成することができるように
なる。そして、イオン注入層形成工程を経てイオン注入
層を形成した半導体層用基板に対して、上述のようにし
て形成した支持基板を貼り合わせ工程にて貼り合わせる
と、その支持基板は貼り合わせるべき面が平坦な状態に
形成されているので、半導体層用基板との密着性が良好
な状態で貼り合わせることができ、この後、剥離工程お
よび剥離面処理工程を経て支持基板の埋込電極パターン
を形成した部分の上に絶縁した状態で半導体層を形成す
ることができるようになる。

【００３３】請求項２１の発明によれば、パターン構造
体形成工程においては、埋込電極用膜として多結晶シリ
コン膜を形成するので、不純物を導入することにより簡
単に埋込電極として使用することができると共に、半導
体基板を形成した後に、半導体層に素子を形成するため
の処理工程を実施する際に、熱処理の温度による制約を
受けるのを低減することができ、加工の自由度を高くす
ることができる。

【００３４】請求項２２の発明によれば、パターン構造
体形成工程においては、支持基板上に酸化膜を介して形
成した多結晶シリコン膜にイオン注入法により選択的に
不純物を導入して埋込電極パターンを形成するので、特
殊な工程を採用することなく簡単に多結晶シリコン膜に
不純物を導入して埋込電極パターンを形成することがで
きるようになる。

【００３５】請求項２３の発明によれば、パターン構造
体形成工程においては、支持基板上に酸化膜を介して形
成した多結晶シリコン膜に酸化膜をパターニングして形
成すると共に、そのパターニングされた酸化膜の開口部
を介して不純物を選択的に拡散させることにより埋込電
極パターンを形成するので、酸化膜をマスク材として多
結晶シリコン膜中に不純物を導入することができ、これ
によって、特殊な工程を採用することなく簡単に埋込電
極パターンを形成することができる。

【００３６】請求項２４の発明によれば、イオン注入層
形成工程においては、酸化膜形成工程により半導体層用
基板に酸化膜を形成し、イオン注入工程により半導体層
用基板の酸化膜を形成した面からイオン注入を行なって
半導体層用基板中に剥離用のイオン注入層を形成するの
で、イオン注入を行う際に発生するダメージや重金属な
どによる汚染が半導体層用基板に及ぶのを極力防止し
て、形成しようとする半導体層の膜質を向上させること
ができる。

【００３７】請求項２５の発明によれば、多結晶シリコ
ン膜を形成した状態でその表面を研磨することにより平
滑化するので、貼り合わせの工程においてはその密着性
の向上を図ることができるようになる。

【００３８】請求項２６の発明によれば、酸化膜形成工
程においては、半導体層用基板を熱酸化することにより
酸化膜を形成するので、緻密で良質な酸化膜を形成する
ことができ、この後のイオン注入工程を経て支持基板と
貼り合わせる際においても、この熱酸化による酸化膜を
設けたままの状態として行うことができ、半導体層の下
層に設ける絶縁膜としてそのまま利用することができ
る。

【００３９】請求項２７の発明によれば、イオン注入工
程に続いて、酸化膜剥離工程を設けて酸化膜をエッチン
グ処理により除去することにより、イオン注入工程にお
いて受けたダメージや重金属による汚染の生じている酸
化膜を除去した状態で半導体基板の製造を行うことがで
きるようになる。

【００４０】請求項２８の発明によれば、上記した酸化
膜剥離工程に続いて、再酸化膜形成工程を設けて半導体
層用基板の前記エッチング処理された表面に再度酸化膜
を形成するので、貼り合わせ工程を実施する際にイオン
注入により受けたダメージや重金属による汚染をなくし
た状態の良質な酸化膜を設けた状態で行うことができる
ようになる。

【００４１】請求項２９の発明によれば、前述したイオ
ン注入工程に続いて、酸化膜エッチング工程を設けて酸
化膜をエッチング処理によりその表層部を除去するの
で、イオン注入工程で受けたダメージや重金属による汚
染を大きく受けた表層部あるいはその近傍の領域の酸化
膜を除去しながら、その一部を残した状態とするので、
実質的に処理工程を簡単にすることができると共に、酸
化膜を熱酸化により形成している場合には良質な状態の
酸化膜を部分的に残した状態で半導体層用基板として支
持基板と貼り合わせを行うことができるようになる。

【００４２】請求項３０の発明によれば、剥離工程にお
いて第１の熱処理により４００〜６００℃に加熱するこ
とにより剥離を行なって支持基板側に半導体層を形成
し、第２の熱処理により形成した半導体層を支持基板に
強固に接着された状態とするように形成することができ
る。

【００４３】請求項３１の発明によれば、剥離面処理工
程においては、剥離面を研削および研磨する処理工程を
含んでいるので、剥離面を平坦化および平滑化すること
ができるようになる。

【００４４】請求項３２の発明によれば、剥離工程の熱
処理を酸素雰囲気中で行なうことにより剥離面に酸化膜
を形成するので、剥離時に生ずる表面の凹凸を緩和した
りあるいは剥離面近傍に残る欠陥領域を除去することが
でき、このように形成された酸化膜は続く剥離面処理工
程においてフッ酸などのウェットエッチング処理によっ
て簡単に除去することができるので、研磨除去する厚さ
寸法を大幅に少なくすることができると共に、研磨工程
の所要時間も短縮化することもできるようになる。

【００４５】

【発明の実施の形態】

（第１の実施形態）以下、本発明の第１の実施形態につ
いて図１ないし図８を参照しながら説明する。図２は本
発明の製造方法を用いて形成する半導体基板であるＳＯ
Ｉ（SiliconOn Insulator）基板１１の模式的な断面を
示すもので、支持基板としての単結晶シリコン基板１２
上に絶縁状態でパターン構造体１３が形成された構成、
すなわち、絶縁膜としてのシリコン酸化膜１４の内部に
埋込電極パターン１５が絶縁状態で埋込形成された構成
のパターン構造体１３として設けられており、この上に
半導体層としての単結晶シリコン膜１６が形成されてい
る。

【００４６】この場合、シリコン酸化膜１４は、内部に
設けた埋込電極パターン１５の厚さ寸法（例えば３５０
ｎｍ程度）に、下地の単結晶シリコン基板１２との間の
絶縁を図るための膜厚（例えば１００ｎｍ程度）および
埋込電極パターン１５のためのゲート酸化膜となる部分
の膜厚（例えば１００ｎｍ程度）を加えた分の厚さ寸法
として５５０ｎｍ程度の膜厚に形成されている。また、
半導体層としての単結晶シリコン膜１６の膜厚は、０．
１〜数μｍ程度に形成されている。

【００４７】さて、上述のようにして形成されているＳ
ＯＩ基板１１は、例えば、図３に示すような半導体素子
２１に用いられる。すなわち、この半導体素子２１は、
ＳＯＩ基板１１の単結晶シリコン膜１６を絶縁分離する
ことにより島状に形成した素子形成領域に、例えば不純
物を拡散することによりチャンネル領域２２を形成す
る。この上にゲート酸化膜２３ａを形成すると共にゲー
ト電極２４を形成し、全体を酸化膜２３で覆うようにし
た後、チャンネル領域２２のソース端子２５、ドレイン
端子２６およびゲート電極２４にアルミニウムなどの金
属電極２７を形成して、他の部分に保護膜２８を形成す
る。

【００４８】さらには、シリコン酸化膜１４中に埋込形
成されている埋込電極パターン１５には図示しない他の
部分からオーミック接触をとって外部から電圧を印加可
能に形成されている。そして、このような半導体素子２
１を形成することにより、チャンネル領域２２が絶縁分
離された良質の素子を形成できると共に、埋込電極パタ
ーン１５を利用してバックゲートとしての機能を付加し
た構成とすることができ、これによって、ゲート電極２
４に印加する制御電圧のしきい値を変化させることがで
き、素子の制御特性の向上を図ることができるものであ
る。

【００４９】さて、次に、上述したような構造のＳＯＩ
基板１１の製造方法について図１，図４ないし図８も参
照して説明する。図１はＳＯＩ基板１１の製造工程を概
略的に示すもので、以下、この製造工程にしたがって説
明する。

【００５０】全体の概略的な流れとしては、支持基板と
しての単結晶シリコン基板１２側にはパターン構造体形
成工程（Ｐ１〜Ｐ７）によりパターン構造体１３として
の埋込電極パターン１５を形成しておき、イオン注入層
形成工程（Ｐ８〜Ｐ１０）により半導体層用基板である
単結晶シリコン基板３１にイオン注入層３６を形成し、
これらのシリコン基板１２，３１を貼り合わせ工程（Ｐ
１１）にて貼り合わせた後に、剥離工程（Ｐ１２）およ
び剥離面処理工程（Ｐ１３）を経て半導体層としての単
結晶シリコン薄膜１６を形成する。

【００５１】（１）パターン構造体形成工程 （ａ）酸化膜形成工程（Ｐ１） さて、まず、パターン構造体形成工程においては、酸化
膜形成工程Ｐ１にて単結晶シリコン基板１２の表面に、
例えば熱酸化やＣＶＤ法などの方法によりシリコン酸化
膜１４ａを形成する（図４（ａ）参照）。この場合、単
結晶シリコン基板１２は、例えば、シリコンの単結晶基
板にＰ形不純物を導入して比抵抗値ρを５〜１０Ωｃｍ
程度としたものを用いている。

【００５２】この場合、酸化膜形成工程Ｐ１では、加工
精度を確保するために、熱酸化やＣＶＤ法などの方法に
よって膜厚均一性の高いシリコン酸化膜１４ａを形成す
るようにしている。なお、ここで形成するシリコン酸化
膜１４ａの膜厚については、後述するように、下部の絶
縁膜として必要な膜厚１００ｎｍ程度に埋込電極パター
ン１５として必要な膜厚３５０ｎｍ程度を加えただけの
膜厚として、例えば４５０ｎｍ程度に設定されている。

【００５３】（ｂ）埋込電極用凹部形成工程（Ｐ２） 次に、埋込電極用凹部形成工程Ｐ２にて、シリコン酸化
膜１４ａの所定位置に埋込電極パターン１５を形成する
ための凹部３２を形成する（図４（ｂ）参照）。この場
合、凹部３２の形成には、フォトリソグラフィ処理によ
って所定形状にパターニングし、ＣＦ_４ ガス等を用い
たドライエッチングまたはフッ酸系のエッチング液を用
いたウェットエッチングによって所定深さ（３５０ｎｍ
程度）までエッチングを行なって止めることにより、底
面部に１００ｎｍ程度の膜厚のシリコン酸化膜１４ａを
残すようにする。

【００５４】（ｃ）多結晶シリコン膜形成工程（Ｐ３） 次に、多結晶シリコン膜形成工程Ｐ３にて、全面に埋込
電極材料としての多結晶シリコン膜３３を所定の膜厚
（例えば、０．１μｍ〜数μｍで、好ましくは１μｍ程
度。少なくとも、凹部３２の深さ寸法よりも厚く形成す
る）でＬＰＣＶＤ法などを用いて形成する（図４（ｃ）
参照）。この場合、多結晶シリコン膜３３には、あらか
じめ不純物をドープした状態で形成する。これにより、
埋込電極用の凹部３２内に多結晶シリコン３３を充填し
た状態とすることができる。

【００５５】なお、上述のように、多結晶シリコン膜３
３に不純物をドープした状態でＣＶＤ法により形成する
場合においては、次のようにすることもできる。すなわ
ち、まず、埋込電極用の凹部３２内に充填する分の多結
晶シリコン膜３３の成膜時には不純物をドープした状態
で成膜を行ない、続いて、不純物をドープしない（ノン
ドープ）多結晶シリコン膜を形成する。

【００５６】このとき、不純物をドープして形成する多
結晶シリコンの膜厚は、凹部３２の開口部分の寸法が深
さ寸法よりも２倍以上大きい場合には凹部３２の深さ寸
法以上であり、深さ寸法が開口部の寸法よりも大きい場
合でも開口部の幅の半分以上に設定することにより凹部
３２内に多結晶シリコンを充填することができる。これ
は、多結晶シリコン膜３３のうちの実質的に埋込電極パ
ターン１５として使用するのは凹部３２内に充填された
部分だけであるからであり、このように、不純物をドー
プした多結晶シリコン膜とノンドープの多結晶シリコン
膜とを形成することは、不純物をドープした多結晶シリ
コン膜だけで形成する場合に比べて、形成に要する時間
を短縮することができる。

【００５７】また、多結晶シリコン膜３３に不純物を導
入する方法としては、他に、ノンドープで多結晶シリコ
ン膜３３を形成しておき、この後、熱拡散により不純物
を導入したり、あるいはイオン注入法により不純物を導
入するなどの一般的な方法が考えられる。

【００５８】（ｄ）研磨工程（Ｐ４） 次に、研磨工程Ｐ４にて、多結晶シリコン膜３３を化学
的機械的研磨（ＣＭＰ）法によっていわゆる選択研磨を
おこなって凹部３２内に充填された多結晶シリコンのみ
を残す状態とする（図５（ａ）参照）。この場合、研磨
を進めていくうちに、シリコン酸化膜１４ａの面が露出
するようになると、多結晶シリコンと研磨速度が異なる
ことから、研磨により発生する熱量が大きくなって温度
変化の度合いが大きくなる。これを研磨布の温度変化と
して検出することにより、シリコン酸化膜１４ａの表面
まで多結晶シリコン膜３３が研磨されたことを検出する
ことができるようになる。

【００５９】なお、上述の場合において、いわゆるディ
ッシング（dishing ）と呼ばれる現象が起こることがあ
る。これは、例えば図８に示すように、多結晶シリコン
および酸化膜のように研磨速度が異なる材質の面を同時
に研磨したときに、研磨速度が速い多結晶シリコンの方
が深く研磨されてしまうことにより、材質の異なる境界
部分で段差Ｇを生じてしまうという現象である。したが
って、このままの状態では微視的にみると平坦性が損な
われているので、別途に平坦化処理を行なう必要があ
る。

【００６０】上述の場合に、研磨工程を実施することに
代えて、ドライエッチング処理により多結晶シリコン膜
３３をエッチバックして埋込電極パターン１５を形成す
ることもできる。あるいは、途中まで平坦化のために研
磨を行ない、その後、ドライエッチング処理によって多
結晶シリコン膜３３をエッチバックして凹部３２内に残
すことにより埋込電極パターン１５を形成するようにし
ても良い。

【００６１】（ｅ）多結晶シリコン膜形成工程（Ｐ５） 次に、多結晶シリコン膜形成工程Ｐ５にて、全面に多結
晶シリコン膜３４をＬＰＣＶＤ法などによって全面に形
成する（図５（ｂ）参照）。この場合、形成しようとす
る多結晶シリコン膜３４の膜厚は、例えば、埋込電極パ
ターン１５のゲート酸化膜（例えば膜厚１００ｎｍ）に
相当する部分となることを想定して設定する。これによ
り、上述した埋込電極パターン１５を形成するために研
磨した面に生じていた段差Ｇは凹部３２内に多結晶シリ
コンが充填された後に、研磨工程Ｐ６を行なうことで解
消される。なお、この工程においては、多結晶シリコン
膜３４を形成することとしているが、これに限らず、例
えばアモルファスシリコンの膜を形成することにより段
差Ｇを解消することもできる。

【００６２】（ｆ）研磨工程（Ｐ６） 続いて、研磨工程Ｐ６では、形成した多結晶シリコン膜
３４の表面を研磨することにより平坦化する（同じく、
図５（ｂ）参照）。

【００６３】（ｇ）熱酸化工程（Ｐ７） 上述のようにして多結晶シリコン膜３４を平坦化した
後、熱酸化工程Ｐ７により、多結晶シリコン膜３４を酸
化して下地のシリコン酸化膜１４ａと一体となるように
シリコン酸化膜１４を形成する（図５（ｃ）参照）。こ
の場合、シリコン酸化膜１４は、最終的に埋込酸化膜と
してデバイス動作に大きく影響するため、高い膜厚均一
性が得られる熱酸化法により形成したり、あるいは熱酸
化後にＣＶＤ法により所望の膜厚となるように厚膜化す
ることが可能である。これにより、シリコン酸化膜１４
内に埋込電極パターン１５を設ける構成のパターン構造
体１３を表面を平坦化した状態で形成することができる
ようになる。なお、この場合においては、酸化により形
成される酸化膜の厚さは１００ｎｍ程度となるように設
定されている。

【００６４】（２）イオン注入層形成工程 （ｈ）酸化膜形成工程（Ｐ８） 一方、半導体層用基板である単結晶シリコン基板３１に
対しては、まず酸化膜形成工程Ｐ８にて、基板表面にシ
リコン酸化膜３５を形成する（図６（ａ）参照）。これ
は、次のイオン注入工程Ｐ９においてイオン注入を行な
うときに、シリコン基板３１中への重金属混入などによ
る汚染を防止するためのもので、例えば熱酸化法によっ
て単結晶シリコン基板３１を酸化することによりシリコ
ン酸化膜３５を形成する。なお、このシリコン酸化膜３
５は、熱酸化法以外にも、ＣＶＤ法などによって形成す
ることができる。

【００６５】（ｉ）イオン注入工程（Ｐ９） 次に、イオン注入工程Ｐ９にて、シリコン酸化膜３５を
介して水素イオン（プロトン）あるいは希ガスのイオン
を所定深さに所定量だけ注入し（図６（ｂ）参照）、イ
オン注入層３６を形成する。この場合、イオン注入量
は、１×１０^１６atoms／cm^２ 以上とし、好ましくは
５×１０^１６ atoms／cm^２ 以上とする。また、加速電
圧は、形成したい単結晶シリコン薄膜１６の膜厚に応じ
てイオン注入層３６を形成するように決定する。

【００６６】また、この段階で、単結晶シリコン薄膜１
６となる部分３１ａに、必要に応じて不純物を導入して
おくことができる。これは、最終的に剥離した状態とは
上下が反対となっているので、この面から不純物を導入
すると、出来上がりのＳＯＩ基板１１においては単結晶
シリコン薄膜１６の底面側の不純物濃度を高くするよう
に形成できる利点がある。

【００６７】（ｊ）表面処理工程（Ｐ１０） 次に、表面処理工程Ｐ１０により、シリコン酸化膜３５
を化学的にエッチングする（図６（ｃ）参照）。具体的
には、フッ酸系のエッチング液でウェットエッチング処
理によりシリコン酸化膜３５を除去する。この場合、シ
リコン酸化膜３５をＣＶＤ法などにより堆積させて形成
している場合には、エッチングにより全部除去しても良
いし、あるいは、シリコン酸化膜３５を単結晶シリコン
基板３１を熱酸化することにより形成している場合に
は、全部除去するのではなく単結晶シリコン基板３１の
表面にシリコン酸化膜３５を残すようにして部分的に除
去するようにエッチング処理をしても良い。さらには、
シリコン酸化膜３５をエッチングすることなくそのまま
残した状態で次の工程に進んだり、あるいは、全部エッ
チングにより除去した後に、再度熱酸化法あるいはＣＶ
Ｄ法などの方法によりシリコン酸化膜を表面に形成する
と良い。

【００６８】つまり、シリコン酸化膜３５を熱酸化によ
り形成している場合には、そのシリコン酸化膜３５をＳ
ＯＩ基板１１の絶縁膜として利用することも有効であ
り、この理由から、そのまま残して次の工程に進める
か、あるいは、全部除去するのではなく単結晶シリコン
基板３１の表面に少し残した状態にエッチングすること
ができる。一方、シリコン酸化膜３５をＣＶＤ法などに
より堆積させて形成している場合には、イオン注入工程
Ｐ９においてイオン注入のダメージや重金属による汚染
を受けている部分を除去すべくエッチングにより全部除
去したり、あるいは、除去した後に再度酸化膜を熱酸化
法あるいはＣＶＤ法などにより形成することが効果的で
ある。

【００６９】（３）貼り合わせ工程（Ｐ１１） 次に、上述のようにして形成した単結晶シリコン基板１
１および３１の両基板に対して、親水化処理を行った上
で貼り合わせる（図７（ａ）参照）。親水化処理は、例
えば、硫酸（Ｈ_２ＳＯ_４）と過酸化水素水（Ｈ_２Ｏ_２）
とを４：１で混合した溶液中で９０℃〜１２０℃の保持
した状態で洗浄を行った後、純水洗浄を順次行い、スピ
ン乾燥により基板表面に吸着する水分量を制御した状態
として両者を貼り合わせて密着させる。これにより、２
枚の単結晶シリコン基板１１，３１はそれぞれの表面に
形成されたシラノール基、及び表面に吸着した水分子の
水素結合によって接着される （４）剥離工程（Ｐ１２） この後、貼り合わせた単結晶シリコン基板１１，３１を
２段階に分けて熱処理を行う。すなわち、第１の熱処理
では、４００℃〜６００℃の範囲で、例えば５００℃程
度で熱処理を行うことにより、単結晶シリコン基板３１
に形成しているイオン注入層３６の部分つまり水素の高
濃度領域層部分に、欠陥が集中形成されて単結晶シリコ
ン基板３１の薄膜部分３１ａが分離するようにして剥離
し、接着面では脱水縮合反応が生じて両者の接着強度が
高くなる。これによって、単結晶シリコン基板１１側に
単結晶シリコン薄膜１６を接着した状態に形成してＳＯ
Ｉ基板１１の構造を形成することができる。

【００７０】次に、第２の熱処理では、貼り合わせた単
結晶シリコン薄膜１６のシリコン酸化膜１４への密着度
を高めるために、さらに高温で熱処理を行う。この第２
の熱処理の処理温度は、例えば、１０００℃〜１２００
℃程度の範囲で、好ましくは１１００℃程度で行う。こ
れにより、接着面では、脱水縮合反応が生じて両者はよ
り強固な状態で接合されるようになる。

【００７１】なお、上述の熱処理工程においては、窒素
雰囲気あるいは酸素雰囲気中で熱処理を行うことが好ま
しい。そして、酸素雰囲気中で第２の熱処理を行う場合
には、その熱処理中に剥離面の単結晶シリコン薄膜１６
部分に同時にシリコン酸化膜が形成されることになる。

【００７２】（５）剥離面処理工程（Ｐ１３） 上述のようにして剥離された単結晶シリコン薄膜１６の
表面には、剥離時に生じた凹凸が数ｎｍ〜数十ｎｍの微
小な段差として残っており、ここにはイオン注入工程Ｐ
９でイオン注入層３６を形成する際に発生している欠陥
層が残存しており、このまま使用することができる場合
には、この剥離面処理工程Ｐ１３を実施するまでもな
く、ＳＯＩ基板１１として用いることができるが、通
常、単結晶シリコン薄膜１６に半導体素子を形成しよう
とする場合には、このような剥離面の表面処理をする必
要がある。

【００７３】そこで、この剥離面処理工程Ｐ１３では、
剥離面に残っている僅かな凹凸（段差）部分および欠陥
層を研磨により除去すると共に、単結晶シリコン薄膜１
６を所定の膜厚となるように研磨し、これによって最終
的な仕上げ表面とする。

【００７４】また、前述した剥離工程Ｐ１２において、
第２の熱処理を酸素雰囲気中で行なった場合には、剥離
面の表面にシリコン酸化膜が形成されているが、このよ
うな場合には、表面に形成されているシリコン酸化膜を
フッ酸を用いたウェットエッチング処理などにより除去
した後に、研磨を行なうようにする。なお、上述の場合
において、表面にシリコン酸化膜が形成される過程にお
いては、剥離面に残った凹凸や欠陥領域が酸化によって
消費されることにより解消されていくので、エッチング
処理工程が追加されるが、研磨での除去量を小さくする
ことができるため、単結晶シリコン薄膜１６の膜厚の均
一性を向上させることができる利点がある。

【００７５】ここで、図１中に示したように、請求項１
記載の発明でいうパターン構造体形成工程は、酸化膜形
成工程Ｐ１、埋込電極用凹部形成工程Ｐ２、多結晶シリ
コン膜形成工程Ｐ３、研磨工程Ｐ４、多結晶シリコン膜
形成工程Ｐ５、研磨工程Ｐ６、熱酸化工程Ｐ７によって
構成され、同じくイオン注入層形成工程は、酸化膜形成
工程Ｐ８、イオン注入工程Ｐ９、表面処理工程Ｐ１０に
よって構成され、同じく半導体層形成工程は、剥離工程
Ｐ１２、剥離面処理工程Ｐ１３によって構成されるもの
である。尚、請求項１記載の発明でいう貼り合わせ工程
は、貼り合わせ工程Ｐ１１により構成される。

【００７６】この場合、上記パターン構造体形成工程
は、必ずしも上記各工程Ｐ１〜Ｐ７のような方法で行う
必要はなく、要は、最終的に単結晶シリコン基板１２上
に、表面が平坦な状態のパターン構造体１３を備えた構
造を得ることができれば良いものである。上記イオン注
入層形成工程においても、例えば表面処理工程Ｐ１０は
必要に応じて行えば良く、また、酸化膜形成工程Ｐ８に
おいて、他の材質からなる汚染保護膜を形成するなどの
構成としても良いものである。さらに、上記半導体層形
成工程においても、剥離面処理工程Ｐ１３は必要に応じ
て行えば良いものである。

【００７７】また、図１中に示したように、請求項２記
載の発明でいう埋込電極パターン形成工程は、上述の各
工程Ｐ１、Ｐ２、Ｐ３、Ｐ４によって構成され、同じく
平坦化処理工程は、上述の各工程Ｐ５、Ｐ６、Ｐ７によ
って構成されるものであるが、これら埋込電極パターン
形成工程及び平坦化処理工程も、必ずしも上記各工程Ｐ
１〜Ｐ４或いはＰ５〜Ｐ７のような方法で行う必要はな
いものである。

【００７８】このような本実施形態によれば、支持基板
としての単結晶シリコン基板１１側に、シリコン酸化膜
１４中に埋込電極パターン１５を設けたパターン構造体
を形成することで、特殊な構造である埋込電極パターン
１５を設けた半導体基板を製作する場合でも簡単な工程
を経ることにより貼り合わせ前の段差を抑制したものと
して貼り合わせに適した状態とすることができる。

【００７９】また、本実施形態によれば、埋込電極パタ
ーン１５の段差を解消するために、シリコン酸化膜１４
ａに凹部３２を形成し、多結晶シリコン膜３３を形成し
て研磨により埋込電極パターン１５を形成し、この上に
多結晶シリコン膜３４を形成して研磨することにより平
坦化し、熱酸化により多結晶シリコン膜３４をシリコン
酸化膜に変化させるようにしたので、埋込電極パターン
１５をシリコン酸化膜１４中に設けた構造を平坦且つ平
滑な状態に形成することができる。さらに、埋込電極パ
ターン１５を絶縁分離するためのシリコン酸化膜１４
が、膜厚均一性の高い熱酸化膜もしくはＣＶＤ酸化膜と
して構成されているから、加工精度の確保が容易になる
という利点も出てくる。

【００８０】（第２の実施形態）図９は、本発明の第２
の実施形態を示すもので、第１の実施形態と異なるとこ
ろは、埋込電極用凹部形成工程Ｐ２における凹部３２の
形成の方法である。すなわち、まず、シリコン酸化膜１
４ａを形成した単結晶シリコン基板１２に対して、フォ
トリソグラフィ処理により埋込電極パターン１５に対応
した形状にフォトレジスト３７を塗布形成する（同図
（ａ）参照）。

【００８１】次に、フォトレジスト３７によりパターニ
ングされて露出しているシリコン酸化膜１４ａをエッチ
ング処理により除去し、単結晶シリコン基板１２の面が
露出する状態とし、この後、フォトレジスト３７を剥離
する（同図（ｂ）参照）。次に、単結晶シリコン基板１
２が露出している部分を覆うように再びシリコン酸化膜
１４ｂを全面に所定膜厚だけ形成し、これによって埋込
電極用の凹部３２を形成する（同図（ｃ）参照）。

【００８２】なお、この実施形態においては、初めに形
成するシリコン酸化膜１４ａの膜厚を、凹部３２の深さ
寸法に相当する膜厚例えば３５０ｎｍ程度に設定するこ
とにより、最終的に形成される凹部３２の深さ寸法を第
１の実施形態と同様の寸法とすることができる。

【００８３】このような第２の実施形態によれば、埋込
電極用凹部３２の形成にあたって、対応する部分のシリ
コン酸化膜１４ａを一旦剥離した後に再び酸化膜を形成
することにより設けるので、凹部３２内の底面部のシリ
コン酸化膜１４ｂの膜厚の制御性が高くなると共に、凹
部３２の深さ寸法も正確に設定したものとすることがで
きる。

【００８４】（第３の実施形態）図１０は、本発明の第
３の実施形態を示すもので、第１の実施形態と異なると
ころは、埋込電極用の多結晶シリコン３３を形成した
（Ｐ３）後、２回目の研磨工程Ｐ６に至るまでの処理工
程の違いである。すなわち、この実施形態においては、
多結晶シリコン膜３３を形成した（図１０（ａ）参照）
後に、研磨工程においてはシリコン酸化膜１４ａが露出
するまで行なわず、表面が平坦化された後は、シリコン
酸化膜１４ａの上に所定膜厚だけ残した状態で研磨を終
了するのである（同図（ｂ）参照）。これは、第１の実
施形態における図５（ｂ）に示す状態と同等の状態であ
る。

【００８５】そして、この後、多結晶シリコン膜３３を
酸化して下地のシリコン酸化膜１４ａと一体となるよう
にシリコン酸化膜１４を形成する（図１０（ｃ）参
照）。これにより、シリコン酸化膜１４内に埋込電極パ
ターン１５を設ける構成のパターン構造体１３を表面を
平坦化した状態で形成することができるようになる。

【００８６】このような第３の実施形態によれば、多結
晶シリコン膜３３の研磨厚さの制御が技術的に難しくな
る点はあるものの、埋込電極パターン１５の形成を簡略
化した工程処理を経ることにより形成することができる
ようになる。

【００８７】（第４の実施形態）図１１および図１２
は、本発明の第４の実施形態を示すもので、第１の実施
形態と異なるところは、埋込電極パターンを形成するパ
ターン構造体形成工程であり、以下異なる部分について
説明する。すなわち、この実施形態においては、パター
ン形成工程は図１１に示す工程の流れで行なわれる。

【００８８】まず、酸化膜形成工程Ｓ１では、支持基板
としての単結晶シリコン基板１２上に前述同様にしてシ
リコン酸化膜１４ａを形成し、この後、埋込電極パター
ン形成工程Ｓ２において、埋込電極材料の膜としての多
結晶シリコン膜をシリコン酸化膜１４ａの表面に全面に
形成し、フォトリソグラフィ処理でエッチングすること
によりパターニングして埋込電極パターン１５を形成す
る（同図（ｂ）参照）。

【００８９】次に、酸化膜形成工程Ｓ３により、埋込電
極パターン１５の上から全面に所定膜厚のシリコン酸化
膜１４ｃを形成し（同図（ｃ）参照）、シリコン酸化膜
１４ａと一体となるようにして埋込電極パターン１５を
埋込形成した状態とする。この後、研磨工程Ｓ４によ
り、シリコン酸化膜１４ｃを所定膜厚となるまで研磨す
る（同図（ｄ）参照）。これにより、埋込電極パターン
１５部分により発生した表面の段差を解消して平坦化を
行ない、パターン構造体１３を形成する。

【００９０】このような第４の実施形態によれば、埋込
電極パターン１５を平坦なシリコン酸化膜１４ａ上にパ
ターニングして形成できるので厚さの制御性が向上する
と共に、その後形成するシリコン酸化膜１４ｃを研磨す
ることにより全体を平坦化するので、パターン構造体形
成のための処理工程を簡単にすることができる。

【００９１】なお、この実施形態においては、研磨工程
Ｓ４で研磨する際に、研磨ストッパとなるものがないの
で、所定の膜厚となった時点を判定するのに、例えば研
磨に要する時間をあらかじめ計測しておくことにより研
磨処理を停止することができるが、膜厚を直接測定して
いるわけではないので技術的には制御性の点で難しさが
ある。そこで、シリコン酸化膜１４ｃ中に、あらかじめ
研磨ストッパとなるようになものを埋込形成しておけ
ば、所望の膜厚となった時点で正確に研磨処理を終了さ
せることができるようになる。

【００９２】（第５の実施形態）図１３および図１４
は、本発明の第５の実施形態を示すもので、第１の実施
形態と異なるところは、埋込電極パターンを形成するパ
ターン構造体形成工程であり、以下異なる部分について
説明する。すなわち、この実施形態においては、パター
ン構造体形成工程は図１３に示す工程の流れで行なわれ
る。

【００９３】まず、酸化膜形成工程Ｒ１では、支持基板
としての単結晶シリコン基板１２上に前述同様にしてシ
リコン酸化膜１４ａを形成し、この後、埋込電極パター
ン形成工程Ｒ２において、第１の実施形態あるいは第２
の実施形態と同様にしてシリコン酸化膜１４ａの凹部３
２内に埋込電極材料の膜としての多結晶シリコン膜を埋
込形成して埋込電極パターン１５を形成する（図１４
（ａ）参照）。

【００９４】この場合、凹部３２内に埋込電極パターン
１５を埋込形成した状態では、研磨工程を経ていること
により、表面に段差が発生していることが予想される。
そこで、次の平坦化処理膜形成工程Ｒ３において、表面
に平坦化処理膜としてＢＰＳＧ（Boron-doped Phosphor
Silicate Glass ）やＰＳＧ（Phosphor Silicate Glas
s ）あるいはＳＯＧ（Spin On Glass ）などの熱流動性
のある材質を用いた平坦化処理膜３８を形成する（同図
（ｂ）参照）。

【００９５】これにより、埋込電極パターン１５を絶縁
膜中に埋め込んだ状態で表面を平坦化したパターン構造
体１３を形成することができる。この後、半導体層用基
板としての単結晶シリコン基板３１と貼り合わせ工程に
て貼り合わせを行なうと共に、剥離工程，剥離面処理工
程を経てＳＯＩ基板１１を形成する。

【００９６】このような第５の実施形態によっても第１
の実施形態と同様の効果を得ることができるようにな
る。また、絶縁膜としての平坦化処理膜３８は、研磨工
程を経ることがないので、膜厚の制御性については良好
となる。

【００９７】この場合において、貼り合わせを行なう相
手の単結晶シリコン基板３１については、表面に形成し
ているシリコン酸化膜３５を全部剥離しないで一部を残
した状態とするかあるいはエッチング処理をしないでそ
のまま残した状態とすることが好ましい。これは、ＳＯ
Ｉ基板１１として形成した場合に、単結晶シリコン薄膜
１６の下地となる絶縁膜の質として、上述した平坦化処
理膜３８を直接配置するよりも、熱酸化などにより形成
した良質なシリコン酸化膜３５を配設した方が特性が良
好となることが予想されるからである。

【００９８】（第６の実施形態）図１５および図１６
は、本発明の第６の実施形態を示すもので、第１の実施
形態と異なるところは、埋込電極パターンを形成するパ
ターン構造体形成工程であり、以下異なる部分について
説明する。すなわち、この実施形態においては、パター
ン構造体形成工程は図１５に示す工程の流れで行なわれ
る。

【００９９】まず、酸化膜形成工程Ｔ１では、支持基板
としての単結晶シリコン基板１２上に前述同様にしてシ
リコン酸化膜１４ａを形成し、この後、埋込電極パター
ン形成工程Ｔ２において、第１の実施形態あるいは第２
の実施形態と同様にしてシリコン酸化膜１４ａの凹部３
２内に埋込電極材料の膜としての多結晶シリコン膜を埋
込形成して埋込電極パターン１５を形成する（図１６
（ａ）参照）。

【０１００】この場合、凹部３２内に埋込電極パターン
１５を埋込形成した状態では、研磨工程を経ていること
により、上述したと同様に、表面に段差が発生している
ことが予想される。次に、多結晶シリコン膜形成工程Ｔ
３にてその表面にノンドープの多結晶シリコン膜３９を
ＬＰＣＶＤ法などの方法により所定膜厚で形成する（同
図（ｂ）参照）。

【０１０１】続いて、熱酸化処理工程Ｔ４にて、多結晶
シリコン膜３９を熱酸化させる（同図（ｃ）参照）。こ
の場合、熱酸化により形成するシリコン酸化膜４０の厚
さは、多結晶シリコン膜３９の全部ではなく、半分の膜
厚程度として多結晶シリコン膜３９を一部残すようにす
る。そして、このとき、埋込電極パターン１５を形成す
る多結晶シリコン中にはあらかじめ電極として機能させ
るために不純物が導入されているので、熱酸化の過程で
その埋込電極パターン１５中の不純物が多結晶シリコン
膜３９側に固相拡散していくようになる。

【０１０２】これによって、埋込電極パターンとして、
下層に位置する多結晶シリコン膜と不純物が拡散するこ
とにより他の部分よりも低抵抗となって埋込電極パター
ンの一部として機能するようになる部分とを積層した状
態の埋込電極パターン４１が形成されることになる。ま
た、このとき、多結晶シリコン膜３９のうちの不純物が
固相拡散された部分以外の領域についてはノンドープの
ままの状態つまり不純物が拡散されていないことによ
り、高抵抗に保持されており、電気的にはほとんど導通
しない絶縁体として機能させることができる。

【０１０３】なお、この場合において、多結晶シリコン
膜３９の状態で表面に発生している凹凸に対して、研磨
処理を行なうことで解消して平坦化した後、熱酸化工程
Ｔ４を行なうことによって表面のシリコン酸化膜４０に
発生する凹凸を平坦にすることができ、続く貼り合わせ
工程での密着性を良好にすることができる。また、熱酸
化処理工程Ｔ４の後、表面のシリコン酸化膜４０に発生
している凹凸は、必要に応じてリフロー処理あるいは研
磨処理をすることによって平坦化することもできる。

【０１０４】このような第６の実施形態によれば、埋込
電極パターン１５をシリコン酸化膜１４ａの凹部３２内
に形成した状態で、多結晶シリコン膜３９を形成した後
に、熱酸化をしながら残す部分に不純物を固相拡散させ
るようにしたので、成膜した多結晶シリコン膜３９全体
を酸化させる方法の場合に比べて、埋込電極パターン１
５部分まで熱酸化が進んでしまった場合に発生する表面
の凹凸の可能性をなくして、確実に平坦な状態に形成す
ることができるようになる。

【０１０５】（第７の実施形態）図１７および図１８
は、本発明の第７の実施形態を示すもので、第１の実施
形態と異なるところは、埋込電極パターンを形成するパ
ターン構造体形成工程であり、以下異なる部分について
説明する。すなわち、この実施形態においては、パター
ン構造体形成工程は図１７に示す工程の流れで行なわれ
る。

【０１０６】まず、酸化膜形成工程Ｑ１では、支持基板
としての単結晶シリコン基板１２上に、シリコン酸化膜
４２を熱酸化あるいはＣＶＤ法などにより形成する（図
１８（ａ）参照）。この後、多結晶シリコン膜形成工程
Ｑ２において、シリコン酸化膜４２の面に所定膜厚の多
結晶シリコン膜４３をＬＰＣＶＤ法などにより全面に形
成する（同図（ｂ）参照）。この場合、多結晶シリコン
膜４３はノンドープあるいはｐ形，ｎ形のいずれかの不
純物が導入された状態で形成し、その膜厚は例えば０．
１μｍから数μｍまでの範囲で、形成しようとする埋込
電極パターンの膜厚に対応して形成する。このとき、多
結晶シリコン膜４３の表面を研磨により平滑な状態に仕
上げておくことが好ましい。

【０１０７】次に、酸化膜形成工程Ｑ３にて、さらにこ
の上にシリコン酸化膜４４を所定膜厚（例えば、数十ｎ
ｍから数百ｎｍ程度の膜厚）で形成する（同図（ｃ）参
照）。なお、この場合には、シリコン酸化膜４４を多結
晶シリコン膜４３を熱酸化させることにより形成するこ
ともできるし、あるいはＣＶＤ法などにより堆積させて
形成することもできる。

【０１０８】続いて、埋込電極部不純物導入工程Ｑ４で
は、シリコン酸化膜４４上にフォトリソグラフィ処理に
よってレジスト膜４５を所定の形状に形成し（同図
（ｄ）参照）、これによって、埋込電極パターンに対応
する部分に開口部４５ａを形成する。そして、この後、
レジスト膜４５をマスクとして不純物をイオン注入法に
より注入し、選択的に不純物を多結晶シリコン膜４３中
に導入して埋込導体パターン４６を形成する（同図
（ｅ）参照）。

【０１０９】ここで、注入するイオンは、多結晶シリコ
ン膜４３がノンドープの場合には所定の形の不純物元素
とし、不純物が導入されている場合にはその導電形（ｐ
形あるいはｎ形）に応じて反対となる不純物元素（ｎ形
あるいはｐ形の不純物）を導入する。また、注入量は、
多結晶シリコン膜４３の抵抗率が十分に低くなる程度
で、例えば、３×１０^１５atoms ／cm^２以上の高濃度で
あることが望ましい。

【０１１０】上述の工程中、イオン注入に対して、シリ
コン酸化膜４４はイオン注入によるダメージや汚染が多
結晶シリコン膜４３に及ぶのを防止する機能を果たして
いる。そして、この後、レジスト膜４５を剥離すること
により、単結晶シリコン基板１２上にパターン構造体４
７が形成される。

【０１１１】このような第７の実施形態によれば、支持
基板としての単結晶シリコン基板１２上にシリコン酸化
膜４２，多結晶シリコン膜４３およびシリコン酸化膜４
４を順次積層し、多結晶シリコン膜４３中に選択的に不
純物を導入することにより埋込電極パターン４６を形成
するので、貼り合わせを行なう場合の表面に段差や凹凸
が発生しないようにして形成することができるようにな
り、簡単かつ確実に埋込電極パターン４６を形成するこ
とができる。

【０１１２】なお、上述の場合に、レジスト膜４５をイ
オン注入のマスク材として用いたが、これに代えて、シ
リコン酸化膜４４をパターニングすることによりマスク
材として機能させることもできる。この場合には、マス
ク材として機能するようにシリコン酸化膜４４の膜厚を
設定する必要がある。

【０１１３】（第８の実施形態）図１９は、本発明の第
８の実施形態を示すもので、第７の実施形態と異なると
ころは、不純物の導入方法である。すなわち、上記実施
形態におけるシリコン酸化膜４４に代えて、不純物導入
時にマスク材として機能する程度の膜厚を有するシリコ
ン酸化膜４８を多結晶シリコン膜４３の熱酸化あるいは
ＣＶＤ法などにより形成し、これをフォトリソグラフィ
処理によって埋込電極パターン４６に対応する部分をエ
ッチング処理により除去して開口部４８ａを形成するよ
うにパターニングする（図１９（ａ）参照）。このエッ
チング処理は、例えば、フッ酸溶液を用いたウェットエ
ッチングやあるいはＣＦ_４ガスなどを用いたドライエッ
チングにより行なうことができる。

【０１１４】この後、埋込電極部不純物導入工程Ｑ４で
は、シリコン酸化膜４８に形成された開口部４８ａを介
して不純物を多結晶シリコン膜４３中に導入する。これ
は、例えば、多結晶シリコン膜４３がノンドープの場合
かあるいはｐ形に形成されている場合には、リンデポジ
ション処理すなわちＨ_３ＰＯ_５ガス雰囲気中で熱処理す
ることにより多結晶シリコン膜４３の表面から不純物
（リン）を導入（拡散）することにより抵抗率を低下さ
せて埋込電極パターン４６を形成するのである。

【０１１５】また、多結晶シリコン膜４３がｎ形に形成
されている場合やノンドープの場合には、ｐ形の不純物
を同様して内部に導入することにより埋込電極パターン
４６を形成することができる。

【０１１６】この後、マスク材として利用したシリコン
酸化膜４８は、エッチング処理によって剥離され、再び
熱酸化法あるいはＣＶＤ法などによって表面にシリコン
酸化膜を形成することにより埋込電極パターン４６を内
部に備え表面が平坦化されたパターン構造体４７を形成
する。このような第８の実施形態によれば、第７の実施
形態と同様にして埋込電極パターン４６を内部に形成し
た状態のパターン構造体４７を形成することができるよ
うになる。

【０１１７】本発明は、上記実施形態にのみ限定される
ものではなく、次のように変形また拡張できる。埋込電
極材料は、アルミニウム（Ａｌ）、銅（Ｃｕ）、タング
ステン（Ｗ）などの金属材料を用いることもできる。特
に、タングステンは、高融点材料であるから、後加工で
熱処理をする場合にも温度の制約を少なくすることがで
きるので使い勝手が良い。パターン構造体は、内層配線
などの他の回路要素を含んでなるものであっても良い。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す製造工程の概略
的な説明図

【図２】ＳＯＩ基板の模式的断面図

【図３】ＳＯＩ基板を利用して形成した半導体素子の模
式的断面図

【図４】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の１）

【図５】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の２）

【図６】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の３）

【図７】ＳＯＩ基板の製造工程を示す模式的断面図（そ
の４）

【図８】研磨後に発生する段差を説明する模式的断面図

【図９】本発明の第２の実施形態を示す製造工程の模式
的断面図

【図１０】本発明の第３の実施形態を示す図９相当図

【図１１】本発明の第４の実施形態を示す製造工程の概
略的な説明図

【図１２】図９相当図

【図１３】本発明の第５の実施形態を示す図１１相当図

【図１４】図９相当図

【図１５】本発明の第６の実施形態を示す図１１相当図

【図１６】図９相当図

【図１７】本発明の第７の実施形態を示す図１１相当図

【図１８】図９相当図

【図１９】本発明の第８の実施形態を示す図９相当図

【図２０】従来例を示す図４相当図（その１）

【図２１】図４相当図（その２）

【符号の説明】

１１はＳＯＩ基板（半導体基板）、１２は単結晶シリコ
ン基板（支持基板）、１３はパターン構造体、１４はシ
リコン酸化膜（絶縁膜）、１５は埋込電極パターン、１
６は単結晶シリコン薄膜（半導体層）、２１は半導体素
子、２２はチャンネル領域、２３はシリコン酸化膜、２
４はゲート電極、３１は単結晶シリコン基板（半導体層
用基板）、３２は埋込電極用凹部、３３，３４は多結晶
シリコン膜、３５はシリコン酸化膜、３６はイオン注入
層、３７はフォトレジスト、３８は平坦化処理膜、３９
は多結晶シリコン膜、４０はシリコン酸化膜、４１は埋
込電極パターン、４２，４４はシリコン酸化膜、４３は
多結晶シリコン膜、４５フォトレジスト、４６は埋込電
極パターン、４７はパターン構造体、４８はシリコン酸
化膜である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野田 邦広 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 大島 久純 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内

Claims (32)

【特許請求の範囲】
1. 【請求項１】 支持基板（１２）上に形成されたパター
   ン構造体（１３）上に半導体層（１６）を設けてなる半
   導体基板の製造方法であって、 前記支持基板（１２）上にパターン構造体（１３）を形
   成するパターン構造体形成工程（Ｐ１〜Ｐ７）と、 前記半導体層（１６）を形成するための半導体層用基板
   （３１）の所定深さに剥離用のイオン注入層（３６）を
   形成するイオン注入層形成工程（Ｐ８〜Ｐ１０）と、 前記支持基板（１２）の構造体形成面と半導体層用基板
   （３１）とを貼り合わせる貼り合わせ工程（Ｐ１１）
   と、 前記支持基板（１２）及び半導体層用基板（３１）に対
   して貼り合わせ状態で熱処理を施して、前記イオン注入
   層（３６）部分で剥離することにより前記支持基板（１
   ２）側のパターン構造体（１３）上に前記半導体層（１
   ６）を形成する半導体層形成工程（Ｐ１２〜Ｐ１３）と
   を備えたことを特徴とする半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   において、 支持基板（１２）に形成されるパターン構造体（１３）
   は、絶縁膜（１４）中に埋込電極用材料を選択的に配置
   した電極パターンからなるものであり、 前記支持基板（１２）上に形成する絶縁膜（１４）中に
   埋込電極用材料を選択的に配置した埋込電極パターン
   （１５）を設ける埋込電極パターン形成工程（Ｐ１〜Ｐ
   ４，Ｓ１〜Ｓ２，Ｒ１〜Ｒ２，Ｔ１〜Ｔ２）と、 前記半導体層用基板との貼り合わせ工程（Ｐ１１）の前
   の段階で、必要に応じて前記支持基板（１２）側の表面
   を平坦化する平坦化処理工程（Ｐ５〜Ｐ７，Ｓ３〜Ｓ
   ４，Ｒ３，Ｔ３〜Ｔ４）とからなることを特徴とする半
   導体基板の製造方法。
3. 【請求項３】 請求項２に記載の半導体基板の製造方法
   において、 埋込電極を絶縁分離する前記絶縁膜（１４）は、膜厚均
   一性の高い熱酸化膜もしくはＣＶＤ酸化膜により形成さ
   れるものであることをを特徴とする半導体基板の製造方
   法。
4. 【請求項４】 請求項２または３に記載の半導体基板の
   製造方法において、 前記埋込電極パターン形成工程（Ｐ１〜Ｐ４，Ｓ１〜Ｓ
   ２，Ｒ１〜Ｒ２，Ｔ１〜Ｔ２）は、 前記支持基板（１２）上に酸化膜（１４ａ）を形成する
   酸化膜形成工程（Ｐ１，Ｓ１，Ｒ１，Ｔ１）と、 この酸化膜形成工程（Ｐ１，Ｓ１，Ｒ１，Ｔ１）で形成
   された前記酸化膜（１４ａ）に埋込電極パターン用の凹
   部（３２）を形成する埋込電極用凹部形成工程（Ｐ２）
   と、 前記埋込電極パターン用の凹部（３２）内に埋込電極材
   料（３３）を埋め込むように設ける電極埋込工程（Ｐ
   ３，Ｐ４）とからなることを特徴とする半導体基板の製
   造方法。
5. 【請求項５】 請求項４に記載の半導体基板の製造方法
   において、 前記酸化膜形成工程（Ｐ１，Ｓ１，Ｒ１，Ｔ１）は、前
   記支持基板（１２）を熱酸化することにより前記酸化膜
   （１４ａ）を形成することを特徴とする半導体基板の製
   造方法。
6. 【請求項６】 請求項４または５に記載の半導体基板の
   製造方法において、 前記埋込電極用凹部形成工程（Ｐ２）は、前記酸化膜
   （１４ａ）を前記埋込電極パターンの形状で所定深さま
   でエッチングすることにより前記凹部（３２）を形成す
   ることを特徴とする半導体基板の製造方法。
7. 【請求項７】 請求項４または５に記載の半導体基板の
   製造方法において、 前記埋込電極用凹部形成工程（Ｐ２）は、前記酸化膜
   （１４ａ）を前記埋込電極パターンの形状でエッチング
   剥離した後、所定膜厚の酸化膜（１４ｂ）を全面に形成
   することにより前記凹部（３２）を形成することを特徴
   とする半導体基板の製造方法。
8. 【請求項８】 請求項４ないし７のいずれかに記載の半
   導体基板の製造方法において、 前記電極埋込工程（Ｐ３，Ｐ４）は、 前記埋込電極パターン用の凹部（３２）が形成された酸
   化膜（１４ａ）上に全面に埋込電極用材料の膜（３３）
   を形成する埋込電極膜形成工程（Ｐ３）と、 この埋込電極膜形成工程（Ｐ３）で形成された埋込電極
   用材料の膜（３３）を研磨することにより前記凹部（３
   ２）内にのみ埋込電極材料（３３）を残す状態にして埋
   込電極パターン（１５）を形成する研磨工程（Ｐ４）と
   からなることを特徴とする半導体基板の製造方法。
9. 【請求項９】 請求項８に記載の半導体基板の製造方法
   において、 前記埋込電極膜形成工程（Ｐ３）は、前記埋込電極材料
   の膜（３３）として多結晶シリコン膜（３３）を形成す
   ることを特徴とする半導体基板の製造方法。
10. 【請求項１０】 請求項９に記載の半導体基板の製造方
    法において、 前記埋込電極膜形成工程（Ｐ３）は、ＣＶＤ法を用いて
    不純物をドープした多結晶シリコン膜（３３）を形成す
    ることを特徴とする半導体基板の製造方法。
11. 【請求項１１】 請求項８に記載の半導体基板の製造方
    法において、 前記埋込電極膜形成工程は、前記埋込電極材料の膜とし
    てタングステン，銅，アルミニウムなどの金属材料によ
    る膜を形成することを特徴とする半導体基板の製造方
    法。
12. 【請求項１２】 請求項２ないし１１のいずれかに記載
    の半導体基板の製造方法において、 前記平坦化処理工程（Ｐ５〜Ｐ７，Ｓ３〜Ｓ４）は、 前記パターン構造体（１３）を形成した前記支持基板
    （１２）上に平坦化処理用膜（３４，１４ｃ）を形成す
    る平坦化処理膜形成工程（Ｐ５，Ｓ３）と、 前記平坦化処理用膜（３４）面を研磨することにより平
    坦な表面に形成する研磨処理工程（Ｐ６，Ｓ４）とを含
    んでなることを特徴とする半導体基板の製造方法。
13. 【請求項１３】 請求項１２に記載の半導体基板の製造
    方法において、 前記平坦化処理膜形成工程（Ｐ５〜Ｐ７）においては、
    前記平坦化処理用膜（３４）として多結晶シリコン膜
    （３４）を形成し、 前記研磨処理工程（Ｐ６）の後に、研磨により平坦化さ
    れた多結晶シリコン膜（３４）を熱酸化することにより
    シリコン酸化膜（１４）として形成する熱酸化工程（Ｐ
    ７）を行なうことを特徴とする半導体基板の製造方法。
14. 【請求項１４】 請求項２ないし１１のいずれかに記載
    の半導体基板の製造方法において、 前記平坦化処理膜形成工程（Ｒ３）においては、ＢＰＳ
    Ｇ，ＰＳＧ，ＳＯＧなどの熱流動性を有する平坦化処理
    膜（３８）を形成することにより表面を平坦化すること
    を特徴とする半導体基板の製造方法。
15. 【請求項１５】 請求項２ないし１１のいずれかに記載
    の半導体基板の製造方法において、 前記平坦化処理工程（Ｔ３〜Ｔ４）は、 前記パターン構造体（１３）を形成した前記支持基板
    （１２）上に絶縁性を有する多結晶シリコン膜（３９）
    を形成する多結晶シリコン膜形成工程（Ｔ３）と、 こ
    の多結晶シリコン膜（３９）を研磨することにより平坦
    化する研磨処理工程と、 この多結晶シリコン膜（３９）を所定膜厚分だけ熱酸化
    して表層部をシリコン酸化膜（４０）にする熱酸化処理
    工程（Ｔ４）とを含んでなることを特徴とする半導体基
    板の製造方法。
16. 【請求項１６】 請求項１に記載の半導体基板の製造方
    法において、 前記パターン構造体形成工程（Ｐ１〜Ｐ４，Ｐ７）は、 前記支持基板（１２）上に酸化膜（４２）を形成する酸
    化膜形成工程（Ｐ１）と、 この酸化膜形成工程（Ｐ１）で形成された前記酸化膜
    （４２）に埋込電極パターン用の凹部（３２）を形成す
    る埋込電極用凹部形成工程（Ｐ２）と、 前記埋込電極パターン用の凹部（３２）が形成された酸
    化膜（１４ａ）上に全面に埋込電極材料として多結晶シ
    リコン膜（３３）を形成する多結晶シリコン膜形成工程
    （Ｐ３）と、 この多結晶シリコン膜形成工程（Ｐ３）で形成された多
    結晶シリコン膜（３３）を研磨することによりその多結
    晶シリコン膜（３３）を前記酸化膜（１４ａ）の表面か
    ら所定の膜厚だけ残した状態にする研磨工程（Ｐ４）
    と、 この研磨工程（Ｐ４）により前記酸化膜（１４ａ）の表
    面に残された前記多結晶シリコン膜（３３）を熱酸化し
    て前記凹部（３２）内に多結晶シリコン膜（３３）を埋
    込電極パターン（１５）として残した状態に形成する熱
    酸化工程（Ｐ７）とからなることを特徴とする半導体基
    板の製造方法。
17. 【請求項１７】 請求項１６に記載の半導体基板の製造
    方法において、 前記多結晶シリコン膜形成工程（Ｐ３）においては、前
    記多結晶シリコン膜（３３）を、不純物をドープした状
    態に形成することを特徴とする半導体基板の製造方法。
18. 【請求項１８】 請求項１に記載の半導体基板の製造方
    法において、 前記パターン構造体形成工程（Ｓ１〜Ｓ４）は、 前記支持基板（１２）に酸化膜（１４ａ）を形成する酸
    化膜形成工程（Ｓ１）と、 この酸化膜形成工程（Ｓ１）で形成された前記酸化膜
    （１４ａ）上に埋込電極材料膜を設けて埋込電極パター
    ン（１５）を形成する埋込電極パターン形成工程（Ｓ
    ２）と、 前記埋込電極パターン（１５）の上から全面に平坦化処
    理用膜（１４ｃ）を形成する平坦化処理用膜形成工程
    （Ｓ３）と、 この平坦化処理用膜（１４ｃ）を所定膜厚まで研磨する
    ことにより表面を平坦化する研磨工程（Ｓ４）とからな
    ることを特徴とする半導体基板の製造方法。
19. 【請求項１９】 請求項１８に記載の半導体基板の製造
    方法において、 前記平坦化処理用膜形成工程（Ｓ３）は、平坦化処理用
    膜（１４ｃ）として酸化膜（１４ｃ）を形成することを
    特徴とする半導体基板の製造方法。
20. 【請求項２０】 支持基板（１２）上に絶縁状態で設け
    た埋込電極用膜（４３）に選択的に不純物を導入して埋
    込電極パターン（４７）を形成するパターン構造体形成
    工程（Ｑ１〜Ｑ４）と、 半導体層（１６）を形成するための半導体層用基板（３
    １）の所定深さに剥離用のイオン注入層（３６）を形成
    するイオン注入層形成工程（Ｐ８〜Ｐ１０）と、 前記パターン構造体（４７）を形成した支持基板（１
    ２）と前記イオン注入層（３６）を形成した半導体層用
    基板（３１）とを貼り合わせる貼り合わせ工程（Ｐ１
    １）と、 前記支持基板（１２）と半導体層用基板（３１）とを貼
    り合わせた状態で熱処理を行なって前記イオン注入層
    （３６）部分で剥離することにより前記支持基板（１
    ２）側に前記半導体層（１６）を形成する剥離工程（Ｐ
    １２）と、 この剥離工程（Ｐ１２）により得られた前記半導体層
    （１６）の剥離面を表面処理する剥離面処理工程（Ｐ１
    ３）とを備えたことを特徴とする半導体基板の製造方
    法。
21. 【請求項２１】 請求項２０に記載の半導体基板の製造
    方法において、 前記パターン構造体形成工程（Ｑ１〜Ｑ４）において
    は、前記埋込電極用膜（４３）として多結晶シリコン膜
    （４３）を形成することを特徴とする半導体基板の製造
    方法。
22. 【請求項２２】 請求項２１に記載の半導体基板の製造
    方法において、 前記パターン構造体形成工程（Ｑ１〜Ｑ４）は、前記支
    持基板（１２）上に酸化膜（４２）を介して形成した前
    記多結晶シリコン膜（４３）にイオン注入法により選択
    的に不純物を導入して前記埋込電極パターン（４６）を
    形成することを特徴とする半導体基板の製造方法。
23. 【請求項２３】 請求項２１に記載の半導体基板の製造
    方法において、 前記パターン構造体形成工程（Ｑ１〜Ｑ４）は、前記支
    持基板（１２）上に酸化膜（４２）を介して形成した前
    記多結晶シリコン膜（４３）に酸化膜（４８）をパター
    ニングして形成すると共に、そのパターニングされた酸
    化膜（４８）の開口部（４８ａ）を介して不純物を選択
    的に拡散させることにより前記埋込電極パターン（４
    ６）を形成することを特徴とする半導体基板の製造方
    法。
24. 【請求項２４】 請求項２１ないし２３のいずれかに記
    載の半導体基板の製造方法において、 前記パターン構造体形成工程（Ｑ１〜Ｑ４）は、前記多
    結晶シリコン膜（４３）を形成した後にその表面を研磨
    することにより平滑化する処理を含んでなることを特徴
    とする半導体基板の製造方法。
25. 【請求項２５】 請求項１ないし２４のいずれかに記載
    の半導体基板の製造方法において、 前記イオン注入層形成工程（Ｐ８〜Ｐ１０）は、 前記半導体層用基板（３１）に酸化膜（１４ａ）を形成
    する酸化膜形成工程（Ｐ８）と、 前記半導体層用基板（３１）の前記酸化膜（１４ａ）を
    形成した面からイオン注入を行なって前記剥離用のイオ
    ン注入層（３６）を形成するイオン注入工程（Ｐ９）と
    からなることを特徴とする半導体基板の製造方法。
26. 【請求項２６】 請求項２５に記載の半導体基板の製造
    方法において、 前記酸化膜形成工程（Ｐ８）は、前記半導体層用基板
    （３１）を熱酸化することにより前記酸化膜（１４ａ）
    を形成することを特徴とする半導体基板の製造方法。
27. 【請求項２７】 請求項２５または６５に記載の半導体
    基板の製造方法において、 前記イオン注入工程（Ｐ９）に続いて、前記酸化膜（１
    ４ａ）をエッチング処理により除去する表面処理工程
    （Ｐ１０）を設けたことを特徴とする半導体基板の製造
    方法。
28. 【請求項２８】 請求項２７に記載の半導体基板の製造
    方法において、 前記表面処理工程（Ｐ１０）に続いて、前記半導体層用
    基板（３１）の前記エッチング処理された表面に再度酸
    化膜を形成する再酸化膜形成工程を設けたことを特徴と
    する半導体基板の製造方法。
29. 【請求項２９】 請求項２５または２６に記載の半導体
    基板の製造方法において、 前記イオン注入工程（Ｐ９）に続いて、前記酸化膜（１
    ４ａ）をエッチング処理によりその表層部を除去する酸
    化膜エッチング工程を設けたことを特徴とする半導体基
    板の製造方法。
30. 【請求項３０】 請求項１ないし２９のいずれかに記載
    の半導体基板の製造方法において、 前記剥離工程（Ｐ１２）においては、４００〜６００℃
    で行なう剥離のための第１の熱処理と、１０００℃以上
    で行なう貼り合わせを強固にするための第２の熱処理と
    を含んでなることを特徴とする半導体基板の製造方法。
31. 【請求項３１】 請求項１ないし３０のいずれかに記載
    の半導体基板の製造方法において、 前記剥離面処理工程（Ｐ１３）においては、前記剥離面
    を研削および研磨する処理工程を含んでなることを特徴
    とする半導体基板の製造方法。
32. 【請求項３２】 請求項１ないし３１のいずれかに記載
    の半導体基板の製造方法において、 前記剥離工程（Ｐ１２）においては、酸素雰囲気中で熱
    処理を行なうことにより剥離面に熱酸化膜を形成し、 前記剥離面処理工程（Ｐ１３）においては、剥離面に形
    成されている熱酸化膜をエッチングにより剥離する処理
    およびその後の研磨処理を含んでいることを特徴とする
    半導体基板の製造方法。