KR100989614B1

KR100989614B1 - 매립전극 발광다이오드 및 그 제조방법

Info

Publication number: KR100989614B1
Application number: KR1020080106357A
Authority: KR
Inventors: 공명국
Original assignee: 동화제네라이트 주식회사
Priority date: 2007-11-24
Filing date: 2008-10-29
Publication date: 2010-10-26
Also published as: KR20070118064A; KR20090053878A

Abstract

본 발명의 매립전극 발광다이오드 및 그 제조방법에 관한 것으로, 특히 기판(101)의 상부면에 형성된 매립전극층(111)과; 상기 매립전극층(111)의 상부에 평면상 철(凸) 형상을 형성하는 제1 전극층(140)과; 3개 층의 최하부면과 최상부면이 상기 제1 전극층(140)의 하부면과 상부면에 수평 일직선을 이루고, 상기 3개 층이 각각 평면상 사각형상으로 형성된 제1 반도체층(102)과; 평면상 요(凹) 형상을 형성하는 발광층(103)과; 평면상 요(凹) 형상을 형성하는 제2 반도체층(104)과; 상기 요(凹) 형상을 갖는 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 형성된 투명옴접촉층(121); 및 상기 투명옴접촉층(121)의 상부면 후방 중앙에 제2 본딩패드(141)를 형성하고, 상기 제2 본딩패드(141)의 좌우측에 연결된 제2 세부전극(142)을 포함한 제2 전극층(150);으로 구성된 것을 특징으로 하는 매립전극 발광다이오드 및 그 제조방법에 관한 것이다.

반도체층, 요 형상, 철 형상, 매립전극, 발광층, 공극

Description

매립전극 발광다이오드 및 그 제조방법{Embedded Electrode Light Emitting Diode And Manufacturing Method Therof}

본 발명의 매립전극 발광다이오드 및 그 제조방법에 관한 것으로, 발광 다이오드의 광 출력을 발광층 전체면에 균일하게 발생시키며, 다수개의 전극 부재를 형성하여 외력에 의해 전극의 단락을 방지하여 신뢰성을 높이는 것을 특징으로 하는 매립전극 발광다이오드 및 그 제조방법에 관한 것이다.

일반적으로 발광 다이오드(Light Emitting Diode:LED)는 전류가 흐를 때 빛을 발산하는 반도체 소자의 일종이다.

여기서, 상기 빛은 전자(electron) 및 정공(hole)의 결합에 의해 방출되는 에너지로써, 전기발광(electroluminescence)의 형태이다. 상기 발광 다이오드로부터 발산되는 빛의 색상은 사용된 물질의 종류 및 조건에 의해 결정된다.

여기서, 상기 발광 다이오드는 통상의 전구와 비교할 때, 많은 이점을 갖고 있다. 예컨대, 상기 발광 다이오드는 와트 (Watt)당 더 많은 빛을 발산하므로 전력 소모면에서 유리하다. 뿐만 아니라, 상기 발광 다이오드는 칼라 필터(color filter)를 사용하지 않고도 자체적으로 원하는 색상을 나타낼 수 있어 비용면에서 더욱 효율적이다.

또한, 상기 발광 다이오드는 오랜 수명으로도 잘 알려져 있고, 충분히 작게 제작이 가능하며 점등 및 소등 시간이 매우 짧다. 따라서, 상기 발광 다이오드는 램프 및 디스플레이와 같은 여러 가지 제품에 적용되며 지속적으로 연구되고 있다.

이하, 통상적인 발광 다이오드가 설명된다.

발광 다이오드는 기판 상에 형성된 발광 구조물을 포함한다. 상기 발광 구조물은 상기 기판 상에 순차적으로 형성된 p형 반도체층, 다중 양자 우물(MQW:multi-quantum well) 구조의 활성층 및 n형 반도체층을 포함한다.

여기서, 상기 n형 반도체층 상에 n형 전극이 구비되고, 상기 발광 구조물이 형성된 기판의 반대면에 p형 전극이 구비되어 발광 다이오드가 완성된다. 이때, 상기 n형 전극은 외부 단자와 연결되는 본딩 패드를 포함할 수 있다.

여기서, 상기 발광 다이오드에 있어서, 발광 효율을 향상시키기 위한 많은 요소들이 고려된다. 예컨대, 외부에서 공급되는 전류를 원활하게 공급하기 위해서, 전도성이 우수한 물질로 균일한 분포를 갖는 전극을 형성하는 것이 바람직하다.

일반적으로 상기 전극은 금속물질을 포함하므로, 상기 전극 및 상기 발광 구조물간의 접촉 특성 또한 고려되어야 한다. 발광 활성층에서 전자 및 정공이 결합하여 빛을 발산하므로, 발광 다이오드의 휘도를 향상시키기 위해, 발광 다이오드의 전극은 하부의 발광 활성층을 노출하도록 형성되는 것이 바람직하다. 그러나, 상기 요소들을 모두 충족하는 것은 어려우므로, 발광 다이오드의 발광 효율을 향상시키는 것에 많은 연구가 요구된다.

또한, 전면방출형 LED는 제조 및 조립의 용이성, 그리고 저가의 장점으로 지속적으로 시장이 성장하고 있으며, 성능 개선이 계속되고 있다.

그런데, 상기 전면방출형 LED 칩의 제조방법은 대부분 순전압과 광출력의 상반적인 관계로 다른 한가지 특성을 나쁘게 하는 부작용이 발생하는 경우가 많다. 또한, 상기 전면방출형 LED는 양산 제조가 쉽고 비용이 적게 드는 반면 투명전극의 특성제한으로 상대적으로 제2 기판(=웨이퍼,도 5참조,202)) 부착 방법보다는 효율을 증가시키기 어려운 단점을 가지고 있다.

도 5는 종래 기술의 수직형 발광다이오드을 나타낸 도면이다.

도 5에 도시된 바와 같이, 종래기술의 수직형 발광다이오드는 제1 전극층(201), 제2 기판(202), 접합층(203), 제2 반도체층(205), 발광층(204), 제1 반도체층(206), 제2 전극층(207), 및 제2 세부전극층(208)으로 구성된다. 이때, 제1 기판(미도시)는 상기 제1 전극층(201)을 형성시 탈착된다. 또한, 상기 제1 기판(미도시)의 탈착하고 상기 제2 기판(202)을 부착 및 상기 제1 기판(미도시)과 접하고 있던 표면층에 요철을 형성함으로써 이상적인 광추출효율을 얻을 수 있다.

그러나. 아직도 공정의 난점들이 많아 양산제작이 어려운 실정이다. 즉, 상기 제2 기판(202)의 부착이 어려워 두꺼운 금속 도금으로 대체하고 있는 실정이며, 부착 후 요철을 형성하기 위해 필요한 고온공정 처리 시 제2 기판(202)의 탈착 현상 등이 발생할 수 있기 때문에 미세패턴 공정을 적용하면 고비용이 발생하는 문제점이 있다.

따라서, 상기의 문제점을 해결하기 위하여 안출된 본 발명은, 전면방출 수평형 발광다이오드(LED)의 광추출 효율을 증가시키면서 수직형 LED의 전기적 특성 및 종래 기술의 수직형 발광다이오드 구조 중에서 제2 기판 부착 및 제1 기판 탈착 방법으로 만들어진 LED와 형태 및 특성을 가지도록 상기 발광다이오드(LED) 제조 공정을 최소화하여 성능과 신뢰성을 높이는 것을 특징으로 하는 매립전극 발광다이오드 및 그 제조방법을 제공하는 데 있다.

전술한 목적을 달성하기 위해 본 발명의 매립전극 발광다이오드는,

기판(101)의 상부면에 형성된 매립전극층(111)과;

상기 매립전극층(111)의 상부에 평면상 철(凸) 형상을 형성하는 제1 전극층(140)과;

3개 층의 최하부면과 최상부면이 상기 제1 전극층(140)의 하부면과 상부면에 수평 일직선을 이루고, 상기 3개 층이 각각 평면상 사각형상으로 형성된 제1 반도체층(102)과; 평면상 요(凹) 형상을 형성하는 발광층(103)과; 평면상 요(凹) 형상을 형성하는 제2 반도체층(104)과;

상기 요(凹) 형상을 갖는 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 형성된 투명옴접촉층(121); 및

상기 투명옴접촉층(121)의 상부면 후방 중앙에 제2 본딩패드(141)를 형성하 고, 상기 제2 본딩패드(141)의 좌우측에 연결된 제2 세부전극(142)을 포함한 제2 전극층(150);으로 구성된 것을 특징으로 한다.

상기 제1 전극층(140)은, N형 패턴이며, 제1 세부전극(132)과 제1 본딩패드(131)로 구성된 것을 특징으로 한다.

상기 기판(101)은, 사파이어 기판 또는 유리 기판인 것을 특징으로 한다.

상기 매립전극층(111)은, 일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상 중 어느 하나로 된 것을 특징으로 한다.

상기 매립전극층(111)은, 전극 폭 크기가 0.1um~100um이고, 간격이 0.1um~100um의 범위를 형성된 것을 특징으로 한다.

상기 제1 반도체층(102)은, N형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 유기금속화학기상증착기(MOCVD), HVPE(Hydride Vapor Phase Epitaxy)로 1㎛ 내지 10㎛ 높이로 형성한 것을 특징으로 한다.

상기 제2 반도체층(104)은, P형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 0.1㎛ 내지 2㎛ 높이로 형성한 것을 특징으로 한다.

상기 투명옴접촉층(121)은, ITO 투명전극, Ni-AU계 전극, 산화아연(ZnO) 전극의 재질을 사용하여 0.1㎛ 내지 0.5㎛ 높이로 형성한 것을 특징으로 한다.

상기 제2 본딩패드(141)는, 상부 중앙이 평평하며, 상기 상부 중앙보다 상부 가장자리를 0.1㎛ 내지 2㎛ 더 높게 형성한 것을 특징으로 한다.

상기 발광층(103)은, 하부에 전체면에 균일하게 빛을 발산하기 위해 "^" 형 상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것을 특징으로 한다.

상기 매립전극층(111)은, 상기 기판(101)의 상부에 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag), 마그네슘(Mg), 코발트(Co), 게르마늄(Ge), 실리콘(Si), 탄소(C)중, 어느 하나이상의 조합으로 전극을 형성하는 것을 특징으로 한다.

상기 매립전극층(111)의 상기 전극을 보호하기 위해 보호막을 더 포함하는 것을 특징으로 한다.

상기 보호막은, 산화실리콘(SiO2), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화스트론튬(SrO), 산화가돌륨(Gd2O3), 산화지르코늄(ZrO2), 산화아연(ZnO); 질화물로서 질화실리콘(Si3N4), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be3N2); 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON)중, 어느 하나이상의 조합으로 형성한 것을 특징으로 한다.

또 다른 목적의 본 발명인 매립전극 발광다이오드 제조방법은,

기판(101)의 상부면에 매립전극층(111)을 형성하는 제1 단계와;

상기 매립전극층(111)의 상부면에 제1 반도체층(102)을 형성하는 제2 단계와;

상기 제1 반도체층(102)의 상부면에 발광층(103), 제2 반도체층(104), 투명옴접촉층(121) 및 제2 전극층(150)을 순서대로 형성하는 제3 단계와;

상기 매립전극층(111)의 가장자리가 노출되도록 상기 제1 반도체층(102)과 상기 발광층(103) 및 상기 제2 반도체층(104)을 식각하는 제4 단계와;

상기 식각된 상태에서 상기 매립전극층(111)의 상부면과 상기 제1 반도체층(102)의 상부면에 각각의 하부면이 동시에 접촉되도록 제1 본딩패드(131) 및 제1 세부전극(132)을 형성하고, 상기 제1 본딩패드(131) 및 제1 세부전극(132)을 상기 제2 반도체층(104)의 상부면까지 증착하는 제5 단계와;

상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 투명옴접촉층(121)을 형성하는 제6 단계; 및

두께가 1㎛ 내지 3㎛인 제2 전극층(150)을 식각하여 제2 본딩패드(141)와 제2 세부전극(142) 부분의 패턴을 형성하는 제7 단계;로 이루어진 것을 특징으로 한다.

상기 발광층(103)은, 하부에 전체면에 균일하게 빛을 발산하기 위해 "^" 형상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것을 특징으로 한다.

상기에서와 같이, 본 발명의 매립전극 발광다이오드 및 그 제조방법은, 반도체 사용하는 공정인 해당 층의 식각하여 패턴을 형성하므로 최소한의 공정으로 발광 다이오드를 제작할 수 있으며, 광 출력을 발광층 전체면에 균일하게 발생시킬 수 있어 다수개의 발광 다이오드를 직렬 또는 병렬로 인접 배열시에 각 발광 다이오드 간의 경계선을 최소화 할 수 있는 이점이 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.

도 1은 본 발명의 일실시예에 따른 매립전극 발광다이오드의 사시도이고, 도 2a 내지 도 2e는 상기 도 1에 도시된 A1-A2 구간에서 매립전극 발광다이오드를 형 성하는 단계를 단면도로 나타낸 것이고, 도 3은 본 발명의 일실시예에 따른 매립전극 발광다이오드의 분해도이고, 도 4는 본 발명의 일실시예에 따른 매립전극 발광다이오드의 매립전극층과 제1 반도체층 및 공극이 형성된 발광층 단면도이다.

도 1 내지 도 4에 도시된 바와 같이, 본 발명의 발광 다이오드는, 기판(101)의 상부면에 형성된 매립전극층(111)과, 상기 매립전극층(111)의 상부에 제1 전극층(140)을 평면상 철(凸) 형상을 형성한다. 상기 기판(101)은, 사파이어 기판 또는 유리 기판인 것이 바람직하다.

여기서, 상기 제1 전극층(140)은, 상부에 제1 반도체층(102)과, 발광층(103) 및 제2 반도체층(104)을 순서대로 형성한다. (상기 제1 반도체층(102)과, 상기 발광층(103) 및 상기 제2 반도체층(104)을 동시에 지칭할 경우 이하 "3개 층"이라 한다.)

여기서, 상기 3개 층는, 상부에 투명옴접촉층(121) 및 제2 전극층(150 )을 순서대로 형성한다. 상기 3개 층 중, 최하부층에 해당하는 제1 반도체층(102)은, 평면상 사각형상으로 형성된다. 상기 3개 층 중, 가운데층에 해당하는 발광층(103)은, 평면상 요(凹) 형상을 형성된다. 상기 3개 층 중, 최상부에 해당하는 제2 반도체층(104)은, 평면상 요(凹) 형상을 형성된다. 이때, 상기 3개 층은, 최하부면과 최상부면이 상기 제1 전극층(140)의 하부면과 상부면에 수평 일직선을 이룬다.

여기서, 상기 투명옴접촉층(121)은, 상기 요(凹) 형상을 갖는 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 형성된다.

여기서, 상기 투명옴접촉층(121)은, 상부면 후방 중앙에 제2 본딩패드(141)를 형성하고, 상기 제2 본딩패드(141)의 좌우측에 연결된 제2 세부전극(142)을 포함한 제2 전극층(150)으로 구비한다.

여기서, 상기 매립전극층(111)은, 기판(101)의 상부에 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag), 마그네슘(Mg), 코발트(Co), 게르마늄(Ge), 실리콘(Si), 탄소(C) 중, 어느 하나이상의 조합으로 전극을 형성한다.

여기서, 상기 매립전극층(111)은, 일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상으로 형성된다. 상기 매립전극층(111)의 전극을 보호하기 위해 보호막(미도시)을 더 포함한다. 상기 보호막(미도시)은 산화실리콘(SiO2), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화스트론튬(SrO), 산화가돌륨(Gd2O3), 산화지르코늄(ZrO2), 산화아연(ZnO), 질화물로서 질화실리콘(Si3N4), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be3N2), 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON)을 각각 재질로하거나 또는 2개이상의 조합으로 형성한다. 이때, 상기 매립전극층(111)은, 전극의 폭 크기가 0.1um~100um이고, 간격이 0.1um~100um의 범위를 가지며, 격자 형상을 형성시 교차각의 범위는 20도~90도 각도를 이룬다.

여기서, 상기 제1 전극층(140)은, N형 패턴이며, 제1 세부전극(132)과 제1 본딩패드(131)로 구성된다.

여기서, 상기 3개 층은, 각각 제1 반도체층(102)과 발광층(103) 및 제2 반도체층(104)이 구성되며, 상기 각 층이 순서대로 하부에서 상부로 형성한 것이다. 이때, 상기 제1 반도체층(102)은, 평면상 사각형상으로 전면에 상기 제1 세부전극(132)의 후면이 접착된다. 또한, 상기 발광층(103)과 상기 제2 반도체층(104)은 각각 평면상 요(凹) 형상을 형성한다.

여기서, 상기 제1 본딩패드(131)은, 상기 제1 반도체층(102)의 상부면에서 상기 요(凹) 형상의 오목한 홈을 따라 상기 제2 반도체층(104)의 상부면과 수평 일직선 될 때까지 증착하여 형성된다.

여기서, 상기 제1 세부전극(132)은, 상기 매립전극층(111)의 상부면에서 후면 중앙을 상기 제1 본딩패드(131)의 전면에 접착되어 상기 제1 본딩패드(131)의 상부면 또는 제2 반도체층(104)의 상부면과 수평 일직선을 이루게 증착한다.

이때, 상기 투명옴접촉층(121)은, 상기 철(凸) 형상을 제외한 나머지 부분인 상기 요(凹) 형상을 갖는 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 형성된다.

아울러, 상기 투명옴접촉층(121)의 상부면에 제2 전극층(150)를 형성한다. 이때, 상기 제2 전극층(150)은, 상기 투명옴접촉층(121)의 상부면 후방 중앙에 제2 본딩패드(141)를 형성하고, 상기 제2 본딩패드(141)의 좌우측에 연결된 제2 세부전 극(142)으로 형성된다.

여기서, 상기 제1 반도체층(102)은, N형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 유기금속화학기상증착기(MOCVD), HVPE(Hydride Vapor Phase Epitaxy)로 1㎛ 내지 10㎛ 높이로 형성한다.

여기서, 상기 투명옴접촉층(121)은, ITO 투명전극, Ni-AU계 전극, 산화아연(ZnO) 전극의 재질을 사용하여 0.1㎛ 내지 0.5㎛ 높이로 형성한다. 상기 투명옴접촉층(121)은 티탄(Ti)을 포함할 수 있다.

여기서, 상기 제2 반도체층(104)은, P형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 0.1㎛ 내지 2㎛ 높이로 형성한 것이 바람직하다.

여기서, 상기 제1,2 본딩패드(131,141)는, 각각 사용되는 전극의 구성으로 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag) 중, 어느 하나이상의 조합으로 형성된다.

여기서, 상기 제1,2 본딩패드(131,141)는 각각 N형과 P형 패턴이다. 이때, 상기 제1 본딩패드(131)과 상기 제2 본딩패드(141)의 에너지 레벨이 다르게 형성하기 위해 각각 다른 물질을 사용한다. 이와 같이 상기 각각 다른 물질을 사용함으로써, 전압이 제공된 상기 제2 본딩패드(141) 및 제2 반도체층(104)의 하부에 형성된 발광층(103)으로 전류가 집중되지 않는다.

또한, 상기 발광층(103)은, 하부에 다수개의 공극(151)을 형성한다(도 4 참 조). 따라서, 상기 발광층(103) 전체면에 균일하게 빛을 발산할 수 있다. 이때, 상기 공극(151)은, "^" 형상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것이 바람직하다.

여기서, 상기 제1,2 전극층(140,150)은, 알미늄(Al), 동박, 금(Au)의 재질을 사용하여 형성한다. 상기 제2 전극층(150)을 형성함에 있어 제2 본딩패드(141)와 제2 세부전극(142) 부분의 패턴으로 두께는 1㎛ 내지 3㎛ 정도로 한다.

여기서, 상기 제1,2 세부전극(132,142)은, 각각의 사용되는 전극의 구성으로 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag) 중, 어느 하나이상의 조합으로 형성된다.

이하, 본 발명의 일실시예에 따른 매립전극 발광다이오드를 형성하는 단계를 상세히 설명한다.

먼저, 기판(101)의 상부면에 매립전극층(111)을 형성한다(도 2a 참조). 이때, 상기 매립전극층(111)은, 일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상으로 형성된다. 상기 매립전극층(111)의 전극을 보호하기 위해 보호막(미도시)을 더 포함한다.

여기서, 상기 보호막(미도시)은 산화실리콘(SiO2), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화스트론튬(SrO), 산화가돌륨(Gd2O3), 산화지르코늄(ZrO2), 산 화아연(ZnO); 질화물로서 질화실리콘(Si3N4), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be3N2); 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON)을 각각 재질로하거나 또는 2개이상의 조합으로 형성한다.

여기서, 상기 매립전극층(111)은, 일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상 중 어느 하나로 된 것이 바람직하다. 또한, 상기 매립전극층(111)은, 전극 폭 크기가 0.1um~100um이고, 간격이 0.1um~100um의 범위를 형성된 것이 바람직하다.

이어서, 상기 매립전극층(111)의 상부면에 제1 반도체층(102)을 형성한다(도 2b 참조). 또 다른 방법으로 상기 매립전극층(111)의 상부면에 제1 반도체층(102)을 형성하는 구조가 아닌 상기 매립전극층(111)에 제1 반도체층(102)을 조합하여 형성할 수도 있다(도 4 참조). 즉, 상기 매립전극층(111)의 전극만 남기고 나머지는 식각하여 제1 반도체층(102)를 형성되고 보다 정확하게는 정면에서 보면 상기 매립전극층(111)의 전극과 제1 반도체층(102)가 수평으로 교번하여 구성된다. 상기 제1 반도체층(102)은, N형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 유기금속화학기상증착기(MOCVD), HVPE(Hydride Vapor Phase Epitaxy)로 1㎛ 내지 10㎛ 높이로 형성한 것이 바람직하다.

이어서, 상기 제1 반도체층(102)의 상부면에 발광층(103), 제2 반도체층(104), 투명옴접촉층(121) 및 제2 전극층(150)을 순서대로 형성한다(도 2c 참조 ). 이때, 상기 발광층(103)은, 하부에 전체면에 균일하게 빛을 발산하기 위해 "^" 형상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것이 바람직하다. 또한, 상기 투명옴접촉층(121)은, ITO 투명전극, Ni-AU계 전극, 산화아연(ZnO) 전극의 재질을 사용하여 0.1㎛ 내지 0.5㎛ 높이로 형성한 것이 바람직하다. 아울러, 상기 제2 반도체층(104)은, P형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 0.1㎛ 내지 2㎛ 높이로 형성한 것이 바람직하다.

이어서, 상기 매립전극층(111)의 가장자리가 노출되도록 상기 제1 반도체층(102)과 상기 발광층(103) 및 상기 제2 반도체층(104)을 식각한다(도 2d 참조). 이때, 상기 제1 반도체층(102)은, 평면상 사각형상으로 식각되며 전면에 상기 제1 세부전극(132)의 후면이 접착된다. 또한, 상기 발광층(103)과 상기 제2 반도체층(104)은 각각 평면상 전방의 상기 제1 반도체층(102)의 식각부분에 요(凹) 형상의 오목한 홈 형성된다. 상기 식각은 반도체 공정에서 실시하는 통상적인 방법으로 하는 것이 자명하다.

이어서, 상기 식각된 상태에서 상기 매립전극층(111)의 상부면과 상기 제1 반도체층(102)의 상부면에 각각의 하부면이 동시에 접촉되도록 제1 본딩패드(131) 및 제1 세부전극(132)을 형성하고, 상기 제1 본딩패드(131) 및 제1 세부전극(132)을 상기 제2 반도체층(104)의 상부면까지 증착한다(도 2e 참조).

이어서, 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 투명옴접촉 층(121)을 형성한다(도 2e 참조).

다음으로, 상기 제2 전극층(150)을 식각하여 제2 본딩패드(141)와 제2 세부전극(142) 부분의 패턴을 형성한다(도 2e 참조). 이때, 상기 제2 전극층(150)은 두께가 1㎛ 내지 3㎛인 것이다.

전술한 바와 같이, 본 발명의 매립전극 발광다이오드는, 수평형 엘이디(LED)를 제작하더라도 제1 본딩패드(131)와 한 줄의 제1 세부전극(132)만을 형성하여도 제1 전극(140)에 연결된 금속이 에피층의 전면에 분산된 형태이므로 겉보기 구조로는 수평형 LED이지만 실질적으로 전류는 수직형과 같게 흐르게 된다.

여기서, 상기 발광 다이오드와 상기 엘이디(LED)는 동일한 소자로 설명한 것이 자명하다.

이상에서 설명한 본 발명은 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 한정되는 것은 아니다.

도 1은 본 발명의 일실시예에 따른 매립전극 발광다이오드의 사시도이다.

도 2a 내지 도 2e는 상기 도 1에 도시된 A1-A2 구간에서 매립전극 발광다이오드를 형성하는 단계를 단면도로 나타낸 것이다.

도 3은 본 발명의 일실시예에 따른 매립전극 발광다이오드의 분해도이다.

도 4는 본 발명의 일실시예에 따른 매립전극 발광다이오드의 매립전극층과 제1 반도체층 및 공극이 형성된 발광층 단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

101 : 기판 102 : 제1 반도체층

103 : 발광층 104 : 제2 반도체층

111 : 매립전극 121 : 투명옴접촉층

131 : 제1 본딩패드 132 : 제1 세부전극

140 : 제1 전극 141 : 제2 본딩패드

142 : 제2 세부전극 150 : 제2 전극

151 : 공극

Claims

기판(101)의 상부면에 형성된 매립전극층(111)과;

상기 매립전극층(111)의 상부에 평면상 철(凸) 형상을 형성하는 제1 전극층(140)과;

3개 층의 최하부면과 최상부면이 상기 제1 전극층(140)의 하부면과 상부면에 수평 일직선을 이루고, 상기 3개 층이 각각 평면상 사각형상으로 형성된 제1 반도체층(102)과; 평면상 요(凹) 형상을 형성하는 발광층(103)과; 평면상 요(凹) 형상을 형성하는 제2 반도체층(104)과;

상기 요(凹) 형상을 갖는 상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 형성된 투명옴접촉층(121); 및

상기 투명옴접촉층(121)의 상부면 후방 중앙에 제2 본딩패드(141)를 형성하고, 상기 제2 본딩패드(141)의 좌우측에 연결된 제2 세부전극(142)을 포함한 제2 전극층(150);으로 구성된 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 제1 전극층(140)은,

N형 패턴이며, 제1 세부전극(132)과 제1 본딩패드(131)로 구성된 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 기판(101)은,

사파이어 기판 또는 유리 기판인 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 매립전극층(111)은,

일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상 중 어느 하나로 된 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 매립전극층(111)은,

전극 폭 크기가 0.1um~100um이고, 간격이 0.1um~100um의 범위를 형성된 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 제1 반도체층(102)은,

N형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 유기금속화학기상증 착기(MOCVD), HVPE(Hydride Vapor Phase Epitaxy)로 1㎛ 내지 10㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 제2 반도체층(104)은,

P형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 0.1㎛ 내지 2㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 투명옴접촉층(121)은,

ITO 투명전극, Ni-AU계 전극, 산화아연(ZnO) 전극의 재질을 사용하여 0.1㎛ 내지 0.5㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 제2 본딩패드(141)는,

상부 중앙이 평평하며, 상기 상부 중앙보다 상부 가장자리를 0.1㎛ 내지 2㎛ 더 높게 형성한 것을 특징으로 하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 발광층(103)은,

하부에 전체면에 균일하게 빛을 발산하기 위해 "^" 형상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것을 특징하는 매립전극 발광다이오드.
제 1 항에 있어서,

상기 매립전극층(111)은,

상기 기판(101)의 상부에 크롬(Cr), 니켈(Ni), 금(Au), 타이타늄(Ti), 백금(Pt), 팔라듐(Pd), 알루미늄(Al), 인듐(In), 텅스텐(W), 바나듐(V), 몰리브덴(Mo), 지르코늄(Zr), 니오브(Nb), 루테늄(Ru), 로듐(Rh), 탄탈(Ta), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 주석(Sn), 인듐(In), 아연(Zn), 은(Ag), 마그네슘(Mg), 코발트(Co), 게르마늄(Ge), 실리콘(Si), 탄소(C)중, 어느 하나 이상의 조합으로 전극을 형성하는 것을 특징으로 하는 매립전극 발광다이오드.
제 5 항에 있어서,

상기 매립전극층(111)의 상기 전극을 보호하기 위해 보호막을 더 포함하는 것을 특징으로 하는 매립전극 발광다이오드.
제 12 항에 있어서,

상기 보호막은,

산화실리콘(SiO2), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화스트론 튬(SrO), 산화가돌륨(Gd2O3), 산화지르코늄(ZrO2), 산화아연(ZnO); 질화물로서 질화실리콘(Si3N4), 질화타이타늄(TiN), 질화알루미늄(AlN), 질화붕소(BN), 질화갈륨(GaN), 질화베릴륨(Be3N2); 산화 및 질화합물로서 산화질화합실리콘(SiON), 산화질화합알루미늄(AlON)중, 어느 하나 이상의 조합으로 형성한 것을 특징으로 하는 매립전극 발광다이오드.
기판(101)의 상부면에 매립전극층(111)을 형성하는 제1 단계와;

상기 매립전극층(111)의 상부면에 제1 반도체층(102)을 형성하는 제2 단계와;

상기 제1 반도체층(102)의 상부면에 발광층(103), 제2 반도체층(104), 투명옴접촉층(121) 및 제2 전극층(150)을 순서대로 형성하는 제3 단계와;

상기 매립전극층(111)의 가장자리가 노출되도록 상기 제1 반도체층(102)과 상기 발광층(103) 및 상기 제2 반도체층(104)을 식각하는 제4 단계와;

상기 식각된 상태에서 상기 매립전극층(111)의 상부면과 상기 제1 반도체층(102)의 상부면에 각각의 하부면이 동시에 접촉되도록 제1 본딩패드(131) 및 제1 세부전극(132)을 형성하고, 상기 제1 본딩패드(131) 및 제1 세부전극(132)을 상기 제2 반도체층(104)의 상부면까지 증착하는 제5 단계와;

상기 제2 반도체층(104)의 상부면 가장자리를 기준으로 상기 제2 반도체층(104)보다 평면으로 1㎛ 내지 10㎛ 내향 차감 계산(offset)하여 투명옴접촉층(121)을 형성하는 제6 단계; 및

두께가 1㎛ 내지 3㎛인 제2 전극층(150)을 식각하여 제2 본딩패드(141)와 제2 세부전극(142) 부분의 패턴을 형성하는 제7 단계;로 이루어진 것을 특징으로 하는 매립전극 발광다이오드 제조방법.
제 14 항에 있어서,

상기 발광층(103)은,

하부에 전체면에 균일하게 빛을 발산하기 위해 "^" 형상 또는 원형 오목 형상의 홈 또는 1 내지 1.5 굴절율을 갖는 홈 구조 중 어느 하나 이상 혼합하여 공극(151)을 형성한 것을 특징하는 매립전극 발광다이오드 제조방법.
제 14 항에 있어서,

상기 매립전극층(111)은,

일직선 바(Bar) 형상 또는 격자 형상 또는 다수개의 사각 형상 또는 다수개의 원형 형상 또는 수직이 일직선이며 수평이 유선형인 바(Bar) 형상 중 어느 하나로 된 것을 특징으로 하는 발광다이오드 제조방법.
제 14 항에 있어서,

상기 매립전극층(111)은,

전극 폭 크기가 0.1um~100um이고, 간격이 0.1um~100um의 범위를 형성된 것을 특징으로 하는 매립전극 발광다이오드 제조방법.
제 14 항에 있어서,

상기 제1 반도체층(102)은,

N형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 유기금속화학기상증착기(MOCVD), HVPE(Hydride Vapor Phase Epitaxy)로 1㎛ 내지 10㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드 제조방법.
제 14 항에 있어서,

상기 투명옴접촉층(121)은,

ITO 투명전극, Ni-AU계 전극, 산화아연(ZnO) 전극의 재질을 사용하여 0.1㎛ 내지 0.5㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드 제조방법.
제 14 항에 있어서,

상기 제2 반도체층(104)은,

P형 패턴을 형성하고, 질화갈륨(GaN)의 재질을 사용하여 0.1㎛ 내지 2㎛ 높이로 형성한 것을 특징으로 하는 매립전극 발광다이오드 제조방법.