JPH11168513A - データ送受信回路及びその方法 - Google Patents
データ送受信回路及びその方法Info
- Publication number
- JPH11168513A JPH11168513A JP10244169A JP24416998A JPH11168513A JP H11168513 A JPH11168513 A JP H11168513A JP 10244169 A JP10244169 A JP 10244169A JP 24416998 A JP24416998 A JP 24416998A JP H11168513 A JPH11168513 A JP H11168513A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- pulse
- pulse signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1803—Stop-and-wait protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4902—Pulse width modulation; Pulse position modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
- H04L1/1692—Physical properties of the supervisory signal, e.g. acknowledgement by energy bursts
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 データ伝送する際に発生されるＥＭＩ放射を
減少させることができるデータ送受信回路を提供する。 【解決手段】 第１データ伝送端子Ｔ１と、第２データ
伝送端子Ｔ２と、データを単一のパルス信号及びその相
補的な信号に変換して第１及び第２データ伝送端子Ｔ
１，Ｔ２を通じて出力するための変換部１４０と、第１
及び第２伝送端子Ｔ１，Ｔ２を通じてパルス信号として
変換されたデータを受け入れ、第２パルス幅からデータ
を復元するための復元部とを備えていることを特徴とす
る。
減少させることができるデータ送受信回路を提供する。 【解決手段】 第１データ伝送端子Ｔ１と、第２データ
伝送端子Ｔ２と、データを単一のパルス信号及びその相
補的な信号に変換して第１及び第２データ伝送端子Ｔ
１，Ｔ２を通じて出力するための変換部１４０と、第１
及び第２伝送端子Ｔ１，Ｔ２を通じてパルス信号として
変換されたデータを受け入れ、第２パルス幅からデータ
を復元するための復元部とを備えていることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明はデータ送受信回路及
びその方法に関するものであり、具体的には一つのパル
ス信号の長さにより伝送データを表示して送受信するた
めのデータ送受信回路及びその方法に関するものであ
る。
びその方法に関するものであり、具体的には一つのパル
ス信号の長さにより伝送データを表示して送受信するた
めのデータ送受信回路及びその方法に関するものであ
る。
【０００２】
【従来の技術】データが一つの集積回路（integrated c
ircuit：IC）又は集積回路の間で直列に伝送される時、
一般的に同期入出力（synchronous input/output）方
式、ＵＡＲＴ（universal asynchronous receiver/tran
smitter）方式、Ｉ2ＣＢＵＳ方式等が利用されている。
ircuit：IC）又は集積回路の間で直列に伝送される時、
一般的に同期入出力（synchronous input/output）方
式、ＵＡＲＴ（universal asynchronous receiver/tran
smitter）方式、Ｉ2ＣＢＵＳ方式等が利用されている。
【０００３】同期入出力方式は同期を合わせるためのク
ロックライン（clock line）と、データの伝送のための
データライン（data line）を要求する。すなわち、デ
ータ伝送のために基本的に二つのラインを必要とする。
そして、方式はいろいろな集積回路（ICs）の間のデー
タ送受信のために該当する集積回路をインエーブル／デ
ィスエーブル（enable/disable）するための余分のライ
ンと、直列にデータを送受信するための専用のコントロ
ーラーブロック（control block）、すなわち、送受信
回路（receiver/transmitter circuit）を必要とする。
ロックライン（clock line）と、データの伝送のための
データライン（data line）を要求する。すなわち、デ
ータ伝送のために基本的に二つのラインを必要とする。
そして、方式はいろいろな集積回路（ICs）の間のデー
タ送受信のために該当する集積回路をインエーブル／デ
ィスエーブル（enable/disable）するための余分のライ
ンと、直列にデータを送受信するための専用のコントロ
ーラーブロック（control block）、すなわち、送受信
回路（receiver/transmitter circuit）を必要とする。
【０００４】ＵＡＲＴ方式も直列にデータを送受信する
ための専用の送受信回路を必要とし、データ送受信速度
が制限される短所を持っている。そして、Ｉ2ＣＢＵＳ
方式も直列にデータを送受信するための専用の送受信回
路を必要とする。
ための専用の送受信回路を必要とし、データ送受信速度
が制限される短所を持っている。そして、Ｉ2ＣＢＵＳ
方式も直列にデータを送受信するための専用の送受信回
路を必要とする。
【０００５】上述した通信方式を採用した送受信回路を
含む集積回路が具現される時、送受信回路が集積回路の
チップ内で占める面積が大きいという問題点を持ってい
る。その上、通信方式を採用した集積回路においては、
クロックラインあるいはデータラインの状態が変わる
時、ＥＭＩ（Electromagnetic Interfernece）ノイズが
放射される問題点を持っている。
含む集積回路が具現される時、送受信回路が集積回路の
チップ内で占める面積が大きいという問題点を持ってい
る。その上、通信方式を採用した集積回路においては、
クロックラインあるいはデータラインの状態が変わる
時、ＥＭＩ（Electromagnetic Interfernece）ノイズが
放射される問題点を持っている。
【０００６】一方、送信されたデータを受信側で有効な
信号（valid signal）に受信したかを確認するために
は、一般的にパリティ（parity）を利用してエラーを検
出する方法あるいは送信するデータの歩数値を共に送信
して受信側でこれを確認してエラーを検出する方法が使
われてきた。しかし、このようなエラー検出方法はエラ
ーを確認するための複雑な機能を持つ専用の送受信回路
により達成されることができるが、又、そのエラー検出
方法そのものの体系が非常に複雑な問題点があった。
信号（valid signal）に受信したかを確認するために
は、一般的にパリティ（parity）を利用してエラーを検
出する方法あるいは送信するデータの歩数値を共に送信
して受信側でこれを確認してエラーを検出する方法が使
われてきた。しかし、このようなエラー検出方法はエラ
ーを確認するための複雑な機能を持つ専用の送受信回路
により達成されることができるが、又、そのエラー検出
方法そのものの体系が非常に複雑な問題点があった。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は、データ伝送する時、発生されるＥＭＩ放射を減少さ
せることができるデータ送受信回路及びその方法を提供
することである。
は、データ伝送する時、発生されるＥＭＩ放射を減少さ
せることができるデータ送受信回路及びその方法を提供
することである。
【０００８】本発明の他の目的は高集積可能なデータ送
受信回路を提供することである。
受信回路を提供することである。
【０００９】本発明の他の目的は伝送データが有効な信
号として伝送されたかの可否を早く簡単に確認すること
ができるデータ送受信回路及びその方法を提供すること
である。
号として伝送されたかの可否を早く簡単に確認すること
ができるデータ送受信回路及びその方法を提供すること
である。
【００１０】
【課題を解決するための手段】上述したように目的を達
成するための本発明の一つの特徴によると、並列に提供
されるデータを直列に送信するためのデータ送信回路に
おいて、並列に提供されるデータを単一のパルス信号及
びその相補的な信号に変換するための変換部と、単一の
パルス信号を出力する第１データ伝送端子及び、相補的
な信号を出力する第２データ伝送端子を具備し、単一の
パルス信号のパルス幅は送信開示を表示する第１パルス
幅とデータの絶対値に対応される第２パルス幅を持つこ
とを特徴とする。
成するための本発明の一つの特徴によると、並列に提供
されるデータを直列に送信するためのデータ送信回路に
おいて、並列に提供されるデータを単一のパルス信号及
びその相補的な信号に変換するための変換部と、単一の
パルス信号を出力する第１データ伝送端子及び、相補的
な信号を出力する第２データ伝送端子を具備し、単一の
パルス信号のパルス幅は送信開示を表示する第１パルス
幅とデータの絶対値に対応される第２パルス幅を持つこ
とを特徴とする。
【００１１】この特徴において、データの値が０である
時、第２パルス幅は０であるこを特徴とする。
時、第２パルス幅は０であるこを特徴とする。
【００１２】この特徴において、データの値が０ではな
い時、第２パルス幅は１のデータ値を表示する単位パル
ス信号の幅に比例することを特徴とする。
い時、第２パルス幅は１のデータ値を表示する単位パル
ス信号の幅に比例することを特徴とする。
【００１３】この特徴において、第１パルス幅と単位パ
ルス信号の幅は同一なことを特徴とする。
ルス信号の幅は同一なことを特徴とする。
【００１４】この特徴において、第１パルス幅と単位パ
ルス信号の幅は相違なことを特徴とする。
ルス信号の幅は相違なことを特徴とする。
【００１５】この特徴において、第１パルス幅と単位パ
ルスは同一な位相を持つことを特徴とする。
ルスは同一な位相を持つことを特徴とする。
【００１６】この特徴において、第１パルスは０のデー
タ値を示すことを特徴とする。
タ値を示すことを特徴とする。
【００１７】この特徴において、変換部はデータを受け
入れデータの値に第１パルスに該当するデータの値を付
加し、パルス信号及びその相補信号が有効な信号として
送信されたことを知らせるアクナリジ信号が受信された
かの可否を判別するためのデータ処理手段と、データ処
理手段から付加されたデータを受け入れ、付加されたデ
ータをパルス信号に符号化するためのエンコーダと、パ
ルス信号を受け入れパルス信号及びその相補的な信号を
同時に出力するための出力手段とを含むことを特徴とす
る。
入れデータの値に第１パルスに該当するデータの値を付
加し、パルス信号及びその相補信号が有効な信号として
送信されたことを知らせるアクナリジ信号が受信された
かの可否を判別するためのデータ処理手段と、データ処
理手段から付加されたデータを受け入れ、付加されたデ
ータをパルス信号に符号化するためのエンコーダと、パ
ルス信号を受け入れパルス信号及びその相補的な信号を
同時に出力するための出力手段とを含むことを特徴とす
る。
【００１８】この特徴において、エンコーダは、付加さ
れたデータが入力される時、第１及び第２制御信号を発
生する制御信号発生手段と、付加されたデータの値を貯
蔵するための貯蔵手段と、単位パルス幅に同期されるよ
うにクロック信号を分周するための分周手段と、第１制
御信号が印加される時、初期化されるカウンターと、第
２制御信号に応答して分周手段により分周されたクロッ
ク信号をカウンターの活性化信号として供給するための
スイッチと、カウンターによりカウントされた値と貯蔵
手段に貯蔵されたデータの値を比較してパルス信号を出
力する比較器とを備え、比較器は、カウンターが初期化
される時にパルス信号を第１レベルから第２レベルに遷
移させ、また、カウントされた値と貯蔵手段に貯蔵され
たデータの値と一致する時にパルス信号を第２レベルか
ら第１レベルに遷移させ、パルス信号が第２レベルから
第１レベルに遷移される時、スイッチをスイッチ−オフ
させるためのスイッチ非活性化信号を出力するスイッチ
非活性化手段をさらに備えていることを特徴とする。
れたデータが入力される時、第１及び第２制御信号を発
生する制御信号発生手段と、付加されたデータの値を貯
蔵するための貯蔵手段と、単位パルス幅に同期されるよ
うにクロック信号を分周するための分周手段と、第１制
御信号が印加される時、初期化されるカウンターと、第
２制御信号に応答して分周手段により分周されたクロッ
ク信号をカウンターの活性化信号として供給するための
スイッチと、カウンターによりカウントされた値と貯蔵
手段に貯蔵されたデータの値を比較してパルス信号を出
力する比較器とを備え、比較器は、カウンターが初期化
される時にパルス信号を第１レベルから第２レベルに遷
移させ、また、カウントされた値と貯蔵手段に貯蔵され
たデータの値と一致する時にパルス信号を第２レベルか
ら第１レベルに遷移させ、パルス信号が第２レベルから
第１レベルに遷移される時、スイッチをスイッチ−オフ
させるためのスイッチ非活性化信号を出力するスイッチ
非活性化手段をさらに備えていることを特徴とする。
【００１９】本発明の他の特徴によると、単一のパルス
信号を受け入れるための第１データ受信端子と、単一の
パルス信号の相補的な信号を受け入れるための第２デー
タ受信端子と、単一のパルス信号を入力してデータの送
信開示を表示する第１パルス幅とデータの絶対値に対応
される第２パルス幅を持つデータに復元するための復元
部とを含む。
信号を受け入れるための第１データ受信端子と、単一の
パルス信号の相補的な信号を受け入れるための第２デー
タ受信端子と、単一のパルス信号を入力してデータの送
信開示を表示する第１パルス幅とデータの絶対値に対応
される第２パルス幅を持つデータに復元するための復元
部とを含む。
【００２０】この特徴において、データの値が０である
時、第２パルス幅は０である。
時、第２パルス幅は０である。
【００２１】この特徴において、データの値が０ではな
い場合、第２パルス幅は１のデータ値を表示する単位パ
ルス信号の幅に比例する。
い場合、第２パルス幅は１のデータ値を表示する単位パ
ルス信号の幅に比例する。
【００２２】この特徴において、第１パルス幅と単位パ
ルス信号の幅は同一である。
ルス信号の幅は同一である。
【００２３】この特徴において、第１パルス幅と単位パ
ルス信号の幅は相違する。
ルス信号の幅は相違する。
【００２４】この特徴において、第１パルスと単位パル
スは同一な位相を持つ。
スは同一な位相を持つ。
【００２５】この特徴において、第１パルスは０のデー
タ値を示す。
タ値を示す。
【００２６】この特徴において、復元部は、第１データ
受信端子を通じて単一のパルス信号を受け入れ、単一の
パルス信号に対応されるデータの値に変換するための第
１デコーダーと、第２データ受信端子を通じてパルス信
号の相補的な信号を受け入れ、それに対応されるデータ
の値に変換するための第２デコーターと、変換されたデ
ータの値が一致する時、第２パルス幅からデータを復元
し、そして、パルス信号が有効な信号として受信された
かの可否を示すアクナリジ信号を端子中、少なくとも一
つを通じて出力するデータ処理手段とを含む。
受信端子を通じて単一のパルス信号を受け入れ、単一の
パルス信号に対応されるデータの値に変換するための第
１デコーダーと、第２データ受信端子を通じてパルス信
号の相補的な信号を受け入れ、それに対応されるデータ
の値に変換するための第２デコーターと、変換されたデ
ータの値が一致する時、第２パルス幅からデータを復元
し、そして、パルス信号が有効な信号として受信された
かの可否を示すアクナリジ信号を端子中、少なくとも一
つを通じて出力するデータ処理手段とを含む。
【００２７】この特徴において、第１デコーダーは、単
位パルス信号に同期されるようにクロック信号を分周す
るための第１分周手段と、パルス信号に応答して第１分
周手段により分周されたクロック信号によりカウント動
作を始める第１カウンターとを備え、第１カウンター
は、パルス信号が第１レベルから第２レベルに遷移され
る時に活性化され、また、パルス信号が第２レベルから
第１レベルに遷移される時に非活性化され、第１カウン
ターが非活性化される時、最終的にカウントされた値を
貯蔵するための第１貯蔵手段をさらに備えている。
位パルス信号に同期されるようにクロック信号を分周す
るための第１分周手段と、パルス信号に応答して第１分
周手段により分周されたクロック信号によりカウント動
作を始める第１カウンターとを備え、第１カウンター
は、パルス信号が第１レベルから第２レベルに遷移され
る時に活性化され、また、パルス信号が第２レベルから
第１レベルに遷移される時に非活性化され、第１カウン
ターが非活性化される時、最終的にカウントされた値を
貯蔵するための第１貯蔵手段をさらに備えている。
【００２８】この特徴において、第２デコーダは、単位
パルス信号に同期されるようにクロック信号を分周する
ための第２分周手段と、パルス信号の相補的な信号に応
答して第２分周手段により分周されたクロック信号によ
りカウンター動作を始める第２カウンターとを備え、第
２カウンターは、相補信号が第２レベルから第１レベル
に遷移される時に活性化され、また、相補信号が第１レ
ベルから第２レベルに遷移される時に非活性化され、第
２カウンターが非活性化される時、最終的にカウントさ
れた値を貯蔵するための第２貯蔵手段をさらに備えてい
る。
パルス信号に同期されるようにクロック信号を分周する
ための第２分周手段と、パルス信号の相補的な信号に応
答して第２分周手段により分周されたクロック信号によ
りカウンター動作を始める第２カウンターとを備え、第
２カウンターは、相補信号が第２レベルから第１レベル
に遷移される時に活性化され、また、相補信号が第１レ
ベルから第２レベルに遷移される時に非活性化され、第
２カウンターが非活性化される時、最終的にカウントさ
れた値を貯蔵するための第２貯蔵手段をさらに備えてい
る。
【００２９】この特徴において、アクナリジ信号はパル
スに出力される。
スに出力される。
【００３０】本発明の他の特徴によると、外部の回路と
データを送信及び受信するデータ送受信回路において、
第１データ端子と、第２データ端子と、外部の回路にデ
ータを送信する中には並列のデータをこのデータ値に対
応する単一のパルス信号及びその相補的な信号に変換し
て第１及び第２データ端子を通じて各々出力するための
変換手段と、外部の回路からデータを受信する中には、
第１及び第２データ端子を通じて単一のパルス信号及び
その相補的な信号を各々入力してデータの送信開示を表
示する第１パルス幅とデータの絶対値に対応される第２
パルス幅を持つデータに復元するための復元手段を含
む。
データを送信及び受信するデータ送受信回路において、
第１データ端子と、第２データ端子と、外部の回路にデ
ータを送信する中には並列のデータをこのデータ値に対
応する単一のパルス信号及びその相補的な信号に変換し
て第１及び第２データ端子を通じて各々出力するための
変換手段と、外部の回路からデータを受信する中には、
第１及び第２データ端子を通じて単一のパルス信号及び
その相補的な信号を各々入力してデータの送信開示を表
示する第１パルス幅とデータの絶対値に対応される第２
パルス幅を持つデータに復元するための復元手段を含
む。
【００３１】この特徴において、データの値が０である
時、第２パルス幅は０である。
時、第２パルス幅は０である。
【００３２】この特徴において、データの値が０ではな
い時、第２パルス幅は１のデータ値を表示する単位パル
ス信号の幅に比例する。
い時、第２パルス幅は１のデータ値を表示する単位パル
ス信号の幅に比例する。
【００３３】この特徴において、第１パルス幅と単位パ
ルス信号の幅は同一である。
ルス信号の幅は同一である。
【００３４】この特徴において、第１パルス幅と単位パ
ルス信号の幅は相違である。
ルス信号の幅は相違である。
【００３５】この特徴において、第１パルスと単位パル
スは同一な位相を持つ。
スは同一な位相を持つ。
【００３６】この特徴において、第１パルスは０のデー
タ値を示す
タ値を示す
【００３７】この特徴において、変換手段は、データを
受け入れデータの値に第１パルスに該当するデータの値
を付加し、出力されたパルス信号及びその相補信号が有
効な信号として送信されたかを知らせるアクナリジ信号
が受信されたかの可否を判別するための第１データ処理
手段と、付加されたデータを受け入れるために付加され
たデータをパルス信号に符号化するためのエンコーダ
と、パルス信号を受け入れパルス信号及びその相補的な
信号に同時に出力する手段とを含む。
受け入れデータの値に第１パルスに該当するデータの値
を付加し、出力されたパルス信号及びその相補信号が有
効な信号として送信されたかを知らせるアクナリジ信号
が受信されたかの可否を判別するための第１データ処理
手段と、付加されたデータを受け入れるために付加され
たデータをパルス信号に符号化するためのエンコーダ
と、パルス信号を受け入れパルス信号及びその相補的な
信号に同時に出力する手段とを含む。
【００３８】この特徴において、エンコーダは、付加さ
れたデータが入力された時、第１及び第２制御信号を発
生する制御信号発生手段と、付加されたデータの値を貯
蔵するための第１貯蔵手段と、単位パルス信号に同期さ
れるようにクロック信号を分周するための第１分周手段
と、第１制御信号が印加される時、初期化される第１カ
ウンターと、第２制御信号に応答して第１分周手段によ
り分周されたクロック信号を第１カウンターの活性化信
号として供給するための第１スイッチと、第１カウンタ
ーによりカウントされた値と第１貯蔵手段に貯蔵された
データの値を比較してパルス信号を出力する第１比較器
とを備え、第１比較器は、第１カウンターが初期化され
る時にパルス信号を第１レベルから第２レベルに遷移さ
せ、また、カウントされた値と貯蔵手段に貯蔵されたデ
ータの値が一致する時にパルス信号を第２レベルから第
１レベルに遷移させ、パルス信号が第２レベルから第１
レベルに遷移される時、スイッチをスイッチ−オフさせ
るためのスイッチ非活性化信号を出力するスイッチ非活
性化手段をさらに備えている。
れたデータが入力された時、第１及び第２制御信号を発
生する制御信号発生手段と、付加されたデータの値を貯
蔵するための第１貯蔵手段と、単位パルス信号に同期さ
れるようにクロック信号を分周するための第１分周手段
と、第１制御信号が印加される時、初期化される第１カ
ウンターと、第２制御信号に応答して第１分周手段によ
り分周されたクロック信号を第１カウンターの活性化信
号として供給するための第１スイッチと、第１カウンタ
ーによりカウントされた値と第１貯蔵手段に貯蔵された
データの値を比較してパルス信号を出力する第１比較器
とを備え、第１比較器は、第１カウンターが初期化され
る時にパルス信号を第１レベルから第２レベルに遷移さ
せ、また、カウントされた値と貯蔵手段に貯蔵されたデ
ータの値が一致する時にパルス信号を第２レベルから第
１レベルに遷移させ、パルス信号が第２レベルから第１
レベルに遷移される時、スイッチをスイッチ−オフさせ
るためのスイッチ非活性化信号を出力するスイッチ非活
性化手段をさらに備えている。
【００３９】この特徴において、復元手段は第１データ
伝送端子を通じてパルス信号を受け入れ、パルス信号に
対応されるデータの値に変換するための第１デコーダ
と、第２データ伝送端子を通じて相補信号を受け入れ相
補信号に対応されるデータの値に変換するための第２デ
コーダと、変換されたデータの値が一致する時、第２パ
ルス幅からデータを復元し、そして、パルス信号が有効
な信号として受信されたかの可否を示すアクナリジ信号
を端子中、一つを通じて出力する第２データ処理手段と
を含む。
伝送端子を通じてパルス信号を受け入れ、パルス信号に
対応されるデータの値に変換するための第１デコーダ
と、第２データ伝送端子を通じて相補信号を受け入れ相
補信号に対応されるデータの値に変換するための第２デ
コーダと、変換されたデータの値が一致する時、第２パ
ルス幅からデータを復元し、そして、パルス信号が有効
な信号として受信されたかの可否を示すアクナリジ信号
を端子中、一つを通じて出力する第２データ処理手段と
を含む。
【００４０】この特徴において、第１デコーダーは、単
位パルス信号に同期されるようにクロック信号を分周す
るための第２分周手段と、パルス信号に応答して第２分
周手段により分周されたクロック信号によりカウント動
作を始める第２カウンターとを備え、第２カウンター
は、パルス信号が第１レベルから第２レベルに遷移され
る時に活性化され、また、パルス信号が第２レベルから
第１レベルに遷移される時に非活性化され、第２カウン
ターが非活性化される時、最終的にカウントされた値を
貯蔵するための第２貯蔵手段をさらに備えている。
位パルス信号に同期されるようにクロック信号を分周す
るための第２分周手段と、パルス信号に応答して第２分
周手段により分周されたクロック信号によりカウント動
作を始める第２カウンターとを備え、第２カウンター
は、パルス信号が第１レベルから第２レベルに遷移され
る時に活性化され、また、パルス信号が第２レベルから
第１レベルに遷移される時に非活性化され、第２カウン
ターが非活性化される時、最終的にカウントされた値を
貯蔵するための第２貯蔵手段をさらに備えている。
【００４１】この特徴において、第２デコーダーは、単
位パルス信号に同期されるようにクロック信号を分周す
るための第３分周手段と、相補信号に応答して第３分周
手段により分周されたクロック信号によりカウント動作
を始める第３カウンターとを備え、第３カウンターは、
相補信号が第２レベルから第１レベルに遷移される時に
活性化され、また、相補信号が第１レベルから第２レベ
ルに遷移される時に非活性化され、第３カウンターが非
活性化される時、最終的にカウントされた値を貯蔵する
ための第３貯蔵手段をさらに備えている。
位パルス信号に同期されるようにクロック信号を分周す
るための第３分周手段と、相補信号に応答して第３分周
手段により分周されたクロック信号によりカウント動作
を始める第３カウンターとを備え、第３カウンターは、
相補信号が第２レベルから第１レベルに遷移される時に
活性化され、また、相補信号が第１レベルから第２レベ
ルに遷移される時に非活性化され、第３カウンターが非
活性化される時、最終的にカウントされた値を貯蔵する
ための第３貯蔵手段をさらに備えている。
【００４２】この特徴において、アクナリジ信号はパル
スに出力される。
スに出力される。
【００４３】本発明の他の特徴によると、データを処理
するためのデータ処理部と、処理されたデータを単一の
パルス信号及びその相補的な信号に変換するための変換
部と、単一のパルス信号を出力する第１データ伝送端子
と、相補信号を出力する第２データ伝送端子とを具備
し、単一のパルス信号の幅は送信開示を表示する第１パ
ルス幅とデータの絶対値に対応される第２パルス幅を持
つ。
するためのデータ処理部と、処理されたデータを単一の
パルス信号及びその相補的な信号に変換するための変換
部と、単一のパルス信号を出力する第１データ伝送端子
と、相補信号を出力する第２データ伝送端子とを具備
し、単一のパルス信号の幅は送信開示を表示する第１パ
ルス幅とデータの絶対値に対応される第２パルス幅を持
つ。
【００４４】本発明の他の特徴によると、送信開示を表
示する第１パルス幅と送信されるデータの絶対値に対応
される第２パルス幅を持つ単一のパルス信号に変換され
たデータを受け入れるための第１データ受信端子と、パ
ルス信号の相補的な信号を受け入れるための第２データ
受信端子と、第２パルス幅からデータを復元するための
復元部と、復元されたデータを処理するためのデータ処
理部とを含む。
示する第１パルス幅と送信されるデータの絶対値に対応
される第２パルス幅を持つ単一のパルス信号に変換され
たデータを受け入れるための第１データ受信端子と、パ
ルス信号の相補的な信号を受け入れるための第２データ
受信端子と、第２パルス幅からデータを復元するための
復元部と、復元されたデータを処理するためのデータ処
理部とを含む。
【００４５】本発明の他の特徴によると、第１データ端
子と、第２データ端子と、データをそのデータ値に対応
するパルス幅を持つ単一のパルス信号及びその相補的な
信号に変換して第１及び第２データ端子を通じて出力す
る変換部と、第１及び第２データ端子を通じて単一のパ
ルス信号及び相補的な信号を各々受け入れ、単一のパル
ス信号のパルス幅に対応するデータに復元するための復
元部と、復元されたデータ及び伝送されたデータを処理
するためのデータ処理部とを含み、復元されたデータは
送信開示を表示する第１パルス幅とデータの絶対値に対
応される第２パルス幅を持つ。
子と、第２データ端子と、データをそのデータ値に対応
するパルス幅を持つ単一のパルス信号及びその相補的な
信号に変換して第１及び第２データ端子を通じて出力す
る変換部と、第１及び第２データ端子を通じて単一のパ
ルス信号及び相補的な信号を各々受け入れ、単一のパル
ス信号のパルス幅に対応するデータに復元するための復
元部と、復元されたデータ及び伝送されたデータを処理
するためのデータ処理部とを含み、復元されたデータは
送信開示を表示する第１パルス幅とデータの絶対値に対
応される第２パルス幅を持つ。
【００４６】本発明の他の特徴によると、第１及び第２
データ伝送端子を具備したデータ送信回路のデータ送信
方法において、並列のデータを発生する段階と、並列の
データをそのデータの値に対応されるパルス幅を持つ単
一のパルス信号に変換する段階と、パルス信号の相補的
な信号に出力する段階と、パルス信号及びその相補的な
信号を第１及び第２データ伝送端子を通じて同時に出力
する段階とを含むことを特徴とする。
データ伝送端子を具備したデータ送信回路のデータ送信
方法において、並列のデータを発生する段階と、並列の
データをそのデータの値に対応されるパルス幅を持つ単
一のパルス信号に変換する段階と、パルス信号の相補的
な信号に出力する段階と、パルス信号及びその相補的な
信号を第１及び第２データ伝送端子を通じて同時に出力
する段階とを含むことを特徴とする。
【００４７】この特徴において、変換段階は、データの
伝送有無を判別する段階と、判別段階の結果として伝送
するデータがない時、判別段階を再遂行する段階と、判
別段階の結果として伝送するデータがある時、データの
値に対応されるパルス幅を計算する段階と、計算された
幅のパルス信号を発生する段階とを含むことを特徴とす
る。
伝送有無を判別する段階と、判別段階の結果として伝送
するデータがない時、判別段階を再遂行する段階と、判
別段階の結果として伝送するデータがある時、データの
値に対応されるパルス幅を計算する段階と、計算された
幅のパルス信号を発生する段階とを含むことを特徴とす
る。
【００４８】この特徴において、パルス信号を発生する
段階は、計算されたパルス幅に該当するデュレーション
が経過したかの可否を判別する段階と、判別段階の結果
として該当するデュレーションが経過しなかった場合、
パルス発生段階に進行する段階と、判別段階の結果とし
て該当するデュレーションが経過した場合、パルス信号
の発生を中断する段階とを含むことを特徴とする。
段階は、計算されたパルス幅に該当するデュレーション
が経過したかの可否を判別する段階と、判別段階の結果
として該当するデュレーションが経過しなかった場合、
パルス発生段階に進行する段階と、判別段階の結果とし
て該当するデュレーションが経過した場合、パルス信号
の発生を中断する段階とを含むことを特徴とする。
【００４９】この特徴において、パルス信号及びその相
補信号が正確に伝送されたことを知らせるアクナリジ信
号が受信されたかの可否を判別する段階を付加的に含ん
で、判別段階の結果として受信されなかった場合、パル
ス発生段階に進行する段階及び判別段階の結果として受
信された場合、データの伝送有無を判別する段階に進行
する段階を遂行することを特徴とする。
補信号が正確に伝送されたことを知らせるアクナリジ信
号が受信されたかの可否を判別する段階を付加的に含ん
で、判別段階の結果として受信されなかった場合、パル
ス発生段階に進行する段階及び判別段階の結果として受
信された場合、データの伝送有無を判別する段階に進行
する段階を遂行することを特徴とする。
【００５０】本発明の他の特徴によると、第１及び第２
データ伝送端子を具備したデータ受信回路のデータ受信
方法において、データの送信開示を表示する第１パルス
幅とデータの絶対値に対応される第２パルス幅を持つ単
一のパルス信号及びその相補信号を第１及び第２データ
伝送端子を通じて同時に受信する段階及び、第２パルス
幅からデータを復元する段階を含む。
データ伝送端子を具備したデータ受信回路のデータ受信
方法において、データの送信開示を表示する第１パルス
幅とデータの絶対値に対応される第２パルス幅を持つ単
一のパルス信号及びその相補信号を第１及び第２データ
伝送端子を通じて同時に受信する段階及び、第２パルス
幅からデータを復元する段階を含む。
【００５１】この特徴において、受信段階は、データ伝
送開示を知らせる信号が検出されたかの可否を判別する
段階と、判別段階で伝送開示信号が検出されなかった場
合、判別段階に進行する段階と、判別段階で伝送開示信
号が検出された場合、パルス信号及びその相補信号を受
信する段階と、受信されたパルス信号及びその相補信号
の伝送終了の情報が受信されたかの可否を判別する段階
と、判別段階の結果として伝送終了の情報が受信されな
かった場合、受信段階に進行する段階と、判別段階の結
果として伝送終了の情報が受信された場合、復元段階に
進行する段階とを含むことを特徴とする。
送開示を知らせる信号が検出されたかの可否を判別する
段階と、判別段階で伝送開示信号が検出されなかった場
合、判別段階に進行する段階と、判別段階で伝送開示信
号が検出された場合、パルス信号及びその相補信号を受
信する段階と、受信されたパルス信号及びその相補信号
の伝送終了の情報が受信されたかの可否を判別する段階
と、判別段階の結果として伝送終了の情報が受信されな
かった場合、受信段階に進行する段階と、判別段階の結
果として伝送終了の情報が受信された場合、復元段階に
進行する段階とを含むことを特徴とする。
【００５２】この特徴において、復元段階は、パルス信
号及びその相補信号のパルス幅を計算する段階と、パル
ス信号の幅と相補信号の幅が同一であるかを判別する段
階と、判別段階の結果として同一する場合、パルス信号
あるいは相補信号をデータに再生する段階と、パルス信
号が有効する信号として伝送されたことを知らせるアク
ナリジ信号を発生する段階と、判別段階の結果として同
一ではない場合、パルス信号をエラー処理して終了する
段階とを含むことを特徴とする。
号及びその相補信号のパルス幅を計算する段階と、パル
ス信号の幅と相補信号の幅が同一であるかを判別する段
階と、判別段階の結果として同一する場合、パルス信号
あるいは相補信号をデータに再生する段階と、パルス信
号が有効する信号として伝送されたことを知らせるアク
ナリジ信号を発生する段階と、判別段階の結果として同
一ではない場合、パルス信号をエラー処理して終了する
段階とを含むことを特徴とする。
【００５３】本発明の他の特徴によると、第１及び第２
データ伝送端子を備えたデータ送受信回路のデータ送受
信方法において、データを発生する段階と、データをそ
のデータの値に対応されるパルス幅を持つ単一のパルス
信号に変換する段階と、パルス信号の相補的な信号に出
力する段階と、パルス信号及びその相補的な信号を第１
及び第２データ伝送端子を通じて同時に出力する段階
と、第１及び第２データ伝送端子を通じてパルス信号及
びその相補的な信号を受信する段階と、受信されたパル
ス信号及び相補信号中、一つを第２パルス幅からデータ
に復元する段階とを含むことを特徴とする。
データ伝送端子を備えたデータ送受信回路のデータ送受
信方法において、データを発生する段階と、データをそ
のデータの値に対応されるパルス幅を持つ単一のパルス
信号に変換する段階と、パルス信号の相補的な信号に出
力する段階と、パルス信号及びその相補的な信号を第１
及び第２データ伝送端子を通じて同時に出力する段階
と、第１及び第２データ伝送端子を通じてパルス信号及
びその相補的な信号を受信する段階と、受信されたパル
ス信号及び相補信号中、一つを第２パルス幅からデータ
に復元する段階とを含むことを特徴とする。
【００５４】このような回路及び方法により、送信しよ
うとするデータをパルス信号のデュレーションで表示す
ることができる。
うとするデータをパルス信号のデュレーションで表示す
ることができる。
【００５５】
【発明の実施の形態】以下、本発明の実施形態を図１〜
図１０を用いて詳細に説明する。
図１０を用いて詳細に説明する。
【００５６】図５及び図６を参照すると、本発明の好ま
しい実施形態としてのデータ送受信回路のデータ送信回
路１００及びデータ受信回路１２０を具備しており、こ
のデータ送信回路１００は伝送しようとする並列のデー
タをこのデータ値に対応する単一のパルス信号ＰＤａｔ
ａ及びその相補的な信号ＰＤａｔａに変換し、パルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａをデータ
受信回路１２０に送信する機能を持つ。パルス信号ＰＤ
ａｔａはデータの送信開始を表示する第１パルス幅Ｄ０
とデータの絶対値に対応される第２パルス幅ＳＵｄを持
つ。第２パルス幅ＳＵｄは１のデータ値を表示する単位
パルス信号Ｕｄに倍数的に比例するデュレーションを持
つ。第１パルス幅Ｄ０は単位パルス信号Ｕｄの幅と同一
としたり相違させたりすることができる。そして、本発
明のデータ送受信回路はあるいはデータ受信回路１２０
を具備している。このデータ受信回路１２０はパルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａを受信
し、第２パルスの幅ＳＵｄから並列のデータを復元す
る。そして、本発明によるデータ送受信回路はデータ伝
送する時、発生されるＥＭＩ放射を減少されることがで
きるし、データが本来の値で伝送されたかの可否を確認
する過程が簡単に早くなる。それと共に、データ送受信
回路１００及び１２０を簡単なハードウェア構成で早く
て簡便なエラー検出機能を持つように設計することがで
きるので、高集積可能なデータ送受信回路が提供され
る。
しい実施形態としてのデータ送受信回路のデータ送信回
路１００及びデータ受信回路１２０を具備しており、こ
のデータ送信回路１００は伝送しようとする並列のデー
タをこのデータ値に対応する単一のパルス信号ＰＤａｔ
ａ及びその相補的な信号ＰＤａｔａに変換し、パルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａをデータ
受信回路１２０に送信する機能を持つ。パルス信号ＰＤ
ａｔａはデータの送信開始を表示する第１パルス幅Ｄ０
とデータの絶対値に対応される第２パルス幅ＳＵｄを持
つ。第２パルス幅ＳＵｄは１のデータ値を表示する単位
パルス信号Ｕｄに倍数的に比例するデュレーションを持
つ。第１パルス幅Ｄ０は単位パルス信号Ｕｄの幅と同一
としたり相違させたりすることができる。そして、本発
明のデータ送受信回路はあるいはデータ受信回路１２０
を具備している。このデータ受信回路１２０はパルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａを受信
し、第２パルスの幅ＳＵｄから並列のデータを復元す
る。そして、本発明によるデータ送受信回路はデータ伝
送する時、発生されるＥＭＩ放射を減少されることがで
きるし、データが本来の値で伝送されたかの可否を確認
する過程が簡単に早くなる。それと共に、データ送受信
回路１００及び１２０を簡単なハードウェア構成で早く
て簡便なエラー検出機能を持つように設計することがで
きるので、高集積可能なデータ送受信回路が提供され
る。
【００５７】図１は本発明によるデータ送受信回路の接
続関係を示すブロック図である。図２は本発明による伝
送データのパルス信号及びその相補信号の波形を示す図
面であり、図３は図１のデータラインＤＬを通じて伝送
されるパルス信号の構成を示す図面である。そして、図
４は本発明の好ましい実施形態による各データを表示す
るパルス信号の長さを示す図面である。
続関係を示すブロック図である。図２は本発明による伝
送データのパルス信号及びその相補信号の波形を示す図
面であり、図３は図１のデータラインＤＬを通じて伝送
されるパルス信号の構成を示す図面である。そして、図
４は本発明の好ましい実施形態による各データを表示す
るパルス信号の長さを示す図面である。
【００５８】図１を参照すると、データ送受信回路１０
０及び１２０は各々第１データ伝送端子（first data t
ransfer terminal）Ｔ１及びＴ３と第２データに伝送端
子（second data tranfer terminal）Ｔ２及びＴ４を持
ち、各々対応される端子Ｔ１及びＴ３、Ｔ２及びＴ４は
第１データラインＤＬと第２データラインＤＬを通じて
連結されている。データ送信回路１００は第１データラ
インＤＬを通じて単一パルス信号ＰＤａｔａをデータ受
信回路１２０に伝送し、そして、第２データラインＤＬ
を通じてパルス信号ＰＤａｔａの相補的な信号ＰＤａｔ
ａを回路１２０に伝送する。データ送信回路１００及び
データ受信回路１２０に対した説明は以後上述された図
５及び図６を通じて説明される。
０及び１２０は各々第１データ伝送端子（first data t
ransfer terminal）Ｔ１及びＴ３と第２データに伝送端
子（second data tranfer terminal）Ｔ２及びＴ４を持
ち、各々対応される端子Ｔ１及びＴ３、Ｔ２及びＴ４は
第１データラインＤＬと第２データラインＤＬを通じて
連結されている。データ送信回路１００は第１データラ
インＤＬを通じて単一パルス信号ＰＤａｔａをデータ受
信回路１２０に伝送し、そして、第２データラインＤＬ
を通じてパルス信号ＰＤａｔａの相補的な信号ＰＤａｔ
ａを回路１２０に伝送する。データ送信回路１００及び
データ受信回路１２０に対した説明は以後上述された図
５及び図６を通じて説明される。
【００５９】図２を参照すると、符号１０は論理的にハ
イレベル（logic high level）の位置であり、符号２０
は論理的にローレベル（logic low level）の位置であ
る。論理的にハイレベルの位置にある符号３０及び４０
はデータ送信が遂行されなかった時を示し、論理的にロ
ーレベルの位置にある符号７はデータ送信が遂行される
時を示す。この時、符号５０，すなわち、第１データラ
インＤＬの下降エッジ（falling edge）はデータ送信始
めを意味し、符号６０，すなわち、第１データラインＤ
Ｌの上昇エッジ（rising edge）はデータ送信終了を意
味する。言い換えれば、実質的に送信されるデータは符
号７０の区間に該当し、その区間に対応されるローレベ
ルの長さとして表示される。そして、第２データライン
ＤＬは第１データラインＤＬの位相が反転されたことで
ある。ただし、第２データラインＤＬの実質的なデータ
が送信される区間は論理的にハイレベルの符号８０に該
当する。
イレベル（logic high level）の位置であり、符号２０
は論理的にローレベル（logic low level）の位置であ
る。論理的にハイレベルの位置にある符号３０及び４０
はデータ送信が遂行されなかった時を示し、論理的にロ
ーレベルの位置にある符号７はデータ送信が遂行される
時を示す。この時、符号５０，すなわち、第１データラ
インＤＬの下降エッジ（falling edge）はデータ送信始
めを意味し、符号６０，すなわち、第１データラインＤ
Ｌの上昇エッジ（rising edge）はデータ送信終了を意
味する。言い換えれば、実質的に送信されるデータは符
号７０の区間に該当し、その区間に対応されるローレベ
ルの長さとして表示される。そして、第２データライン
ＤＬは第１データラインＤＬの位相が反転されたことで
ある。ただし、第２データラインＤＬの実質的なデータ
が送信される区間は論理的にハイレベルの符号８０に該
当する。
【００６０】図３を参照すると、参照記号Ｄ０はデー
タ’０’を示す第１パルス幅（firstpulse duration）
を表示する。参照記号ＳＵｄはデータ１を表示する単位
パルス信号（unit pulse signal:Ud）の合成された信号
ＳＵｄを示す第２パルス幅（second pulse duration）
を表示する。ここで、第１パルス幅Ｄ０は第２パルス幅
Ｕｄと同一としたり、相違させても関係ない。よく知ら
れている事実であるが、第２データラインＤＬ上のパル
ス信号は図３の位相が反転されたものと同一のパルスデ
ュレーション（pulse duration）を持つ。図４に図示さ
れたように、データ’０’は第１パルス幅Ｄ０で表現さ
れ、余りのデータ１〜ｎ（ここで、ｎは定数）も第１パ
ルス幅Ｄ０にデータに各々対応される単位パルス信号Ｕ
ｄが付加されて表現される。ここで、第１パルス幅Ｄ０
は第２パルス幅と同一なデュレーションで表示されてい
る。言い換えれば、送信しようとするデータの値が０で
ある時、第２パルス幅ＳＵｄは０であり、そして、第１
パルス幅Ｄ０は単位パルス信号Ｕｄの幅と同一である。
又、第１パルスＤ０と単位パルス信号Ｕｄは同一の位相
を持つが、互いに相反する位相で表現されることはこの
分野の知識を習得した人々に自明である。
タ’０’を示す第１パルス幅（firstpulse duration）
を表示する。参照記号ＳＵｄはデータ１を表示する単位
パルス信号（unit pulse signal:Ud）の合成された信号
ＳＵｄを示す第２パルス幅（second pulse duration）
を表示する。ここで、第１パルス幅Ｄ０は第２パルス幅
Ｕｄと同一としたり、相違させても関係ない。よく知ら
れている事実であるが、第２データラインＤＬ上のパル
ス信号は図３の位相が反転されたものと同一のパルスデ
ュレーション（pulse duration）を持つ。図４に図示さ
れたように、データ’０’は第１パルス幅Ｄ０で表現さ
れ、余りのデータ１〜ｎ（ここで、ｎは定数）も第１パ
ルス幅Ｄ０にデータに各々対応される単位パルス信号Ｕ
ｄが付加されて表現される。ここで、第１パルス幅Ｄ０
は第２パルス幅と同一なデュレーションで表示されてい
る。言い換えれば、送信しようとするデータの値が０で
ある時、第２パルス幅ＳＵｄは０であり、そして、第１
パルス幅Ｄ０は単位パルス信号Ｕｄの幅と同一である。
又、第１パルスＤ０と単位パルス信号Ｕｄは同一の位相
を持つが、互いに相反する位相で表現されることはこの
分野の知識を習得した人々に自明である。
【００６１】図５を参照すると、本発明の好ましい実施
形態によるデータ送信回路の構成を示すブロック図が図
示されている。データ送信回路１００は送信しようとす
るデータをパルス信号ＰＤａｔａ及びその相補的な信号
ＰＤａｔａに変換し、そして、信号ＰＤａｔａ及びＰＤ
ａｔａを対応する第１及び第２データ伝送端子Ｔ１及び
Ｔ２に出力する。ここで、送信しようとするデータはデ
ータ送信回路１００の外部から印加され、並列にあるい
は直列に伝送される。
形態によるデータ送信回路の構成を示すブロック図が図
示されている。データ送信回路１００は送信しようとす
るデータをパルス信号ＰＤａｔａ及びその相補的な信号
ＰＤａｔａに変換し、そして、信号ＰＤａｔａ及びＰＤ
ａｔａを対応する第１及び第２データ伝送端子Ｔ１及び
Ｔ２に出力する。ここで、送信しようとするデータはデ
ータ送信回路１００の外部から印加され、並列にあるい
は直列に伝送される。
【００６２】パルス信号ＰＤａｔａ及びその相補的な信
号ＰＤａｔａはデータの送信開始を表示する第１パルス
幅Ｄ０とデータの絶対値に比例する第２パルス幅ＳＵｄ
を持つ。例えば、送信しようとするデータの値が５であ
り、１のデータを表示する単位パルス信号Ｕｄのデュレ
ーションが１００ｎｓであり、第１パルスＤ０のデュレ
ーションが２００ｎｓとすると、パルス信号ＰＤａｔａ
は第１パルスＤ０のデュレーション２００ｎｓと送信し
ようとするデータの値に該当するデュレーション（１０
０ｎｓ×５）を持つ。すなわち、パルス信号ＰＤａｔａ
のデュレーションは７００ｎｓを持つ。そして、第１パ
ルス幅Ｄ０は第２のパルス幅ＳＵｄが０である時、デー
タ０を示す。共に、第１のパルス幅Ｄ０が送信しようと
するデータに付加されるのは、受信側からパルス信号Ｐ
Ｄａｔａが安定に受信されるようにするためである。
号ＰＤａｔａはデータの送信開始を表示する第１パルス
幅Ｄ０とデータの絶対値に比例する第２パルス幅ＳＵｄ
を持つ。例えば、送信しようとするデータの値が５であ
り、１のデータを表示する単位パルス信号Ｕｄのデュレ
ーションが１００ｎｓであり、第１パルスＤ０のデュレ
ーションが２００ｎｓとすると、パルス信号ＰＤａｔａ
は第１パルスＤ０のデュレーション２００ｎｓと送信し
ようとするデータの値に該当するデュレーション（１０
０ｎｓ×５）を持つ。すなわち、パルス信号ＰＤａｔａ
のデュレーションは７００ｎｓを持つ。そして、第１パ
ルス幅Ｄ０は第２のパルス幅ＳＵｄが０である時、デー
タ０を示す。共に、第１のパルス幅Ｄ０が送信しようと
するデータに付加されるのは、受信側からパルス信号Ｐ
Ｄａｔａが安定に受信されるようにするためである。
【００６３】データ送信回路１００はデータ処理部１４
０，エンコーダ１６０，バッファー１８０及びクロック
発生部２００を含む。データ処理部１４０はプロセッサ
ー２２０とメモリ２４０で構成され、外部から印加され
るデータＤを受け入れデータＤの値に第１パルスＤ０の
デュレーションを持つデータ（好ましい実施形態の場
合、０）の値を付加された送信データＴＤを出力する。
そして、プロセッサー２２０は送信が完了された後、受
信側から送信データＴＤが有効なデータから送信された
かを知らせるアクナリジ信号（acknowledge signal）が
受信されたかを検出してパルス信号ＰＤａｔａ及びその
相補的な信号ＰＤａｔａの再伝送可否を決定する。そし
て、メモリ２４０はプロセッサー２２０の処理プログラ
ム及び伝送データを貯蔵する。
０，エンコーダ１６０，バッファー１８０及びクロック
発生部２００を含む。データ処理部１４０はプロセッサ
ー２２０とメモリ２４０で構成され、外部から印加され
るデータＤを受け入れデータＤの値に第１パルスＤ０の
デュレーションを持つデータ（好ましい実施形態の場
合、０）の値を付加された送信データＴＤを出力する。
そして、プロセッサー２２０は送信が完了された後、受
信側から送信データＴＤが有効なデータから送信された
かを知らせるアクナリジ信号（acknowledge signal）が
受信されたかを検出してパルス信号ＰＤａｔａ及びその
相補的な信号ＰＤａｔａの再伝送可否を決定する。そし
て、メモリ２４０はプロセッサー２２０の処理プログラ
ム及び伝送データを貯蔵する。
【００６４】エンコーダ１６０はクロック発生器（cloc
k generator）２００から供給されるクロック信号ＣＬ
Ｋ１及び送信データＴＤを受け入れ、送信データＴＤを
単一のパルス信号ＰＤａｔａに符号化する。エンコーダ
１６０は制御信号発生部（control signal generating
section）２６０及びパルス発生部（pulse generating
section）２８０で構成される。そして、パルス発生部
２８０は分周器（divider）３００，スイッチ（switc
h）３２０、カウンター（counter）３４０、レジスター
（register）３６０，比較器（comparator）３８０，そ
して、スイッチ非活性化部（switch disable section）
４００で構成される。
k generator）２００から供給されるクロック信号ＣＬ
Ｋ１及び送信データＴＤを受け入れ、送信データＴＤを
単一のパルス信号ＰＤａｔａに符号化する。エンコーダ
１６０は制御信号発生部（control signal generating
section）２６０及びパルス発生部（pulse generating
section）２８０で構成される。そして、パルス発生部
２８０は分周器（divider）３００，スイッチ（switc
h）３２０、カウンター（counter）３４０、レジスター
（register）３６０，比較器（comparator）３８０，そ
して、スイッチ非活性化部（switch disable section）
４００で構成される。
【００６５】制御信号発生部２６０は、データ処理部１
４０から送信データＴＤが印加される時、スイッチ３２
０をスイッチ−オンさせるための第１制御信号ＳＷＥと
カウンター３４０を初期化させるための第２制御信号
（Reset）を発生する。分周器３００はクロック信号Ｃ
ＬＫ１を受け入れ、単位パルス幅Ｕｄに同期されるよう
にクロック信号ＣＬＫ１を分周する。このような動作は
送受信側の通信速度を合わせるためのものである。すな
わち、送信側のクロック周波数と受信側のクロック周波
数が一致しない場合、単位パルス幅Ｕｄに両側の分周信
号（divided clock）を同期させることにより円滑な通
信が保障されることができる。
４０から送信データＴＤが印加される時、スイッチ３２
０をスイッチ−オンさせるための第１制御信号ＳＷＥと
カウンター３４０を初期化させるための第２制御信号
（Reset）を発生する。分周器３００はクロック信号Ｃ
ＬＫ１を受け入れ、単位パルス幅Ｕｄに同期されるよう
にクロック信号ＣＬＫ１を分周する。このような動作は
送受信側の通信速度を合わせるためのものである。すな
わち、送信側のクロック周波数と受信側のクロック周波
数が一致しない場合、単位パルス幅Ｕｄに両側の分周信
号（divided clock）を同期させることにより円滑な通
信が保障されることができる。
【００６６】カウンター３４０は第２制御信号Ｒｅｓｅ
ｔにより初期化される。以後、カウンター３４０は第１
制御信号ＳＷＥにより活性化されるスイッチ３２０を通
じて供給されるクロック信号ＤＣＬＫ１に同期され、カ
ウント動作を始める。レジスター３６０はデータ処理部
１４０から提供される送信データＴＤを貯蔵する。そし
て、比較器３８０はカウンター３４０がカウント動作を
始める時、図７に図示されたように、ハイレベルからロ
ーレベルに遷移されるパルス信号ＰＤａｔａを出力す
る。以後、比較器３８０はカウンター３４０によりカウ
ントされた値とレジスター３６０に貯蔵された送信デー
タＴＤの値を比較し、二つのデータの値が一致する時、
パルス信号ＰＤａｔａの発生を中止する。すなわち、ロ
ーレベルのパルス信号ＰＤａｔａはハイレベルに遷移さ
れる。
ｔにより初期化される。以後、カウンター３４０は第１
制御信号ＳＷＥにより活性化されるスイッチ３２０を通
じて供給されるクロック信号ＤＣＬＫ１に同期され、カ
ウント動作を始める。レジスター３６０はデータ処理部
１４０から提供される送信データＴＤを貯蔵する。そし
て、比較器３８０はカウンター３４０がカウント動作を
始める時、図７に図示されたように、ハイレベルからロ
ーレベルに遷移されるパルス信号ＰＤａｔａを出力す
る。以後、比較器３８０はカウンター３４０によりカウ
ントされた値とレジスター３６０に貯蔵された送信デー
タＴＤの値を比較し、二つのデータの値が一致する時、
パルス信号ＰＤａｔａの発生を中止する。すなわち、ロ
ーレベルのパルス信号ＰＤａｔａはハイレベルに遷移さ
れる。
【００６７】続いて、スイッチ非活性化部４００はパル
ス信号ＰＤａｔａがローレベルからハイレベルに遷移さ
れる時、スイッチ３２０をスイッチ−オフさせるための
信号ＳＷＤを発生する。従って、スイッチ３２０がスイ
ッチ−オフされると、スイッチ３２０を通じてカウンタ
ー３４０に供給されたクロック信号ＤＣＬＫ１が遮断さ
れ、その結果比較器３８０からパルス信号ＰＤａｔａが
出力されないことになる。そして、出力部１８０はエン
コーダ１６０から出力されるパルス信号ＰＤａｔａを受
け入れ、パルス信号ＰＤａｔａ及びその相補的な信号Ｐ
Ｄａｔａを第１及び第２データ伝送端子Ｔ１及びＴ２に
同時に出力する。出力部１８０は一つのインバーターＩ
Ｖ１と一つのバッファーＢ１で構成される。
ス信号ＰＤａｔａがローレベルからハイレベルに遷移さ
れる時、スイッチ３２０をスイッチ−オフさせるための
信号ＳＷＤを発生する。従って、スイッチ３２０がスイ
ッチ−オフされると、スイッチ３２０を通じてカウンタ
ー３４０に供給されたクロック信号ＤＣＬＫ１が遮断さ
れ、その結果比較器３８０からパルス信号ＰＤａｔａが
出力されないことになる。そして、出力部１８０はエン
コーダ１６０から出力されるパルス信号ＰＤａｔａを受
け入れ、パルス信号ＰＤａｔａ及びその相補的な信号Ｐ
Ｄａｔａを第１及び第２データ伝送端子Ｔ１及びＴ２に
同時に出力する。出力部１８０は一つのインバーターＩ
Ｖ１と一つのバッファーＢ１で構成される。
【００６８】図６を参照すると、本発明の好ましい実施
形態によるデータ受信回路の構成を示すブロック図が図
示されている。データ受信回路１２０は第１及び第２の
データラインＤＬ及びＤＬを通じて伝送されたパルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａを第１及
び第２データ伝送端子Ｔ３及びＴ４を通じて受信し、そ
して、第２パルスＳＵｄの幅から送信データＴＤを復元
する。そして、データ受信回路１２０は二つの信号ＰＤ
ａｔａ及びＰＤａｔａに対応されるデータの値を比較し
て受信されたパルス信号ＰＤａｔａが有効な信号（vali
d signal）として受信されたかを判断する。続いて、有
効な信号として受信された場合、データ受信回路１２０
は送信部１００にパルス信号ＰＤａｔａが有効な信号、
すなわち、ノイズが含まれない信号として伝送されたか
を知らせるためのアクナリジ信号（acknowledge signa
l）を第１データ伝送端子Ｔ３あるいは第２データ伝送
端子Ｔ４中、一つ（例えば、第１データラインＤＬ）を
通じて伝送する。
形態によるデータ受信回路の構成を示すブロック図が図
示されている。データ受信回路１２０は第１及び第２の
データラインＤＬ及びＤＬを通じて伝送されたパルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａを第１及
び第２データ伝送端子Ｔ３及びＴ４を通じて受信し、そ
して、第２パルスＳＵｄの幅から送信データＴＤを復元
する。そして、データ受信回路１２０は二つの信号ＰＤ
ａｔａ及びＰＤａｔａに対応されるデータの値を比較し
て受信されたパルス信号ＰＤａｔａが有効な信号（vali
d signal）として受信されたかを判断する。続いて、有
効な信号として受信された場合、データ受信回路１２０
は送信部１００にパルス信号ＰＤａｔａが有効な信号、
すなわち、ノイズが含まれない信号として伝送されたか
を知らせるためのアクナリジ信号（acknowledge signa
l）を第１データ伝送端子Ｔ３あるいは第２データ伝送
端子Ｔ４中、一つ（例えば、第１データラインＤＬ）を
通じて伝送する。
【００６９】データ受信回路１２０は第１及び第２デコ
ーダー４２０及び４２０ａ、データ処理部４４０，そし
て、クロック発生器４６０を含む。第１デコーダ４２０
は第１データラインＤＬにより伝送されたパルス信号Ｐ
ｄａｔａを第１データ伝送端子Ｔ３を通じて受け入れ、
パルス信号Ｐｄａｔａに対応されるデータの値で変換す
る。そして、第２デコーダは４２０ａは第２データライ
ンＤＬにより伝送されたパルス信号ＰＤａｔａの相補的
な信号ＰＤａｔａを第２データ伝送端子Ｔ４を通じて受
け入れ、パルス信号ＰＤａｔａの相補的な信号ＰＤａｔ
ａに対応されるデータの値で変換する。第１デコーダ４
２０は分周器４８０，カウンター５００，そしてレジス
ター５２０で構成される。分周器４８０はデータ送信回
路１００のそれと同一な目的のために使用されるので、
ここではそれに対した説明を省略する。
ーダー４２０及び４２０ａ、データ処理部４４０，そし
て、クロック発生器４６０を含む。第１デコーダ４２０
は第１データラインＤＬにより伝送されたパルス信号Ｐ
ｄａｔａを第１データ伝送端子Ｔ３を通じて受け入れ、
パルス信号Ｐｄａｔａに対応されるデータの値で変換す
る。そして、第２デコーダは４２０ａは第２データライ
ンＤＬにより伝送されたパルス信号ＰＤａｔａの相補的
な信号ＰＤａｔａを第２データ伝送端子Ｔ４を通じて受
け入れ、パルス信号ＰＤａｔａの相補的な信号ＰＤａｔ
ａに対応されるデータの値で変換する。第１デコーダ４
２０は分周器４８０，カウンター５００，そしてレジス
ター５２０で構成される。分周器４８０はデータ送信回
路１００のそれと同一な目的のために使用されるので、
ここではそれに対した説明を省略する。
【００７０】カウンター５００はパルス信号ＰＤａｔａ
により制御される。例えば、パルス信号ＰＤａｔａが伝
送される第１データラインＤＬのレベルがハイレベルか
らローレベルに遷移される時、すなわち、伝送開示を知
らせる情報が印加される時、カウンター５００は初期化
される。そして、カウンター５００は分周期４８０によ
り分周されたクロック信号ＤＣＬＫ２により順次的にカ
ウント動作を始める。以後、パルス信号ＰＤａｔａがロ
ーレベルからハイレベルに、すなわち、伝送終了を知ら
せる情報が印加される時、カウンター５００は非活性化
され、カウンター５００により最終的にカウントされた
値ＲＤ１はレジスター５２０に貯蔵される。第２デコー
ダ４２０ａも第１デコーダ４２０と同一の構成を持つの
で、便宜上それに対した図面及び説明はここでは省略さ
れる。第２デコーダ４２０ａも前記の一連の動作を遂行
してパルス信号ＰＤａｔａの相補的な信号ＰＤａｔａに
該当するデータの値ＲＤ２を計算するようになる。
により制御される。例えば、パルス信号ＰＤａｔａが伝
送される第１データラインＤＬのレベルがハイレベルか
らローレベルに遷移される時、すなわち、伝送開示を知
らせる情報が印加される時、カウンター５００は初期化
される。そして、カウンター５００は分周期４８０によ
り分周されたクロック信号ＤＣＬＫ２により順次的にカ
ウント動作を始める。以後、パルス信号ＰＤａｔａがロ
ーレベルからハイレベルに、すなわち、伝送終了を知ら
せる情報が印加される時、カウンター５００は非活性化
され、カウンター５００により最終的にカウントされた
値ＲＤ１はレジスター５２０に貯蔵される。第２デコー
ダ４２０ａも第１デコーダ４２０と同一の構成を持つの
で、便宜上それに対した図面及び説明はここでは省略さ
れる。第２デコーダ４２０ａも前記の一連の動作を遂行
してパルス信号ＰＤａｔａの相補的な信号ＰＤａｔａに
該当するデータの値ＲＤ２を計算するようになる。
【００７１】データ処理部４４０はプロセッサー５４０
及びメモリ５６０で構成され、第１及び第２デコーダ４
２０及び４２０ａにより計算されたデータの値ＲＤ１及
びＲＤ２を比較して受信されたパルス信号ＰＤａｔａあ
るいは相補信号ＰＤａｔａが有効な信号として受信され
たかを判断するようになる。万一、有効な信号として判
断される場合、図８に図示されたように、データ処理部
４４０は第２パルスＳＵｄの幅から送信データＴＤを復
元し、そして、有効な信号として受信されたことを知ら
せるアクナリジ信号（acknowledge signal）を発生す
る。図８で、アクナリジ信号が発生されない以前に一定
時間の間、ハイレベルに維持される区間はプロセッサー
４４０で判断することにかかる時間を示す。これと反対
に、判断結果として有効な信号ではない場合、受信され
たパルス信号ＰＤａｔａはエラーとして処理される。ア
クナリジ信号が発生されない場合、データ送信回路１０
０はパルス信号ＰＤａｔａを再伝送するようになる。
及びメモリ５６０で構成され、第１及び第２デコーダ４
２０及び４２０ａにより計算されたデータの値ＲＤ１及
びＲＤ２を比較して受信されたパルス信号ＰＤａｔａあ
るいは相補信号ＰＤａｔａが有効な信号として受信され
たかを判断するようになる。万一、有効な信号として判
断される場合、図８に図示されたように、データ処理部
４４０は第２パルスＳＵｄの幅から送信データＴＤを復
元し、そして、有効な信号として受信されたことを知ら
せるアクナリジ信号（acknowledge signal）を発生す
る。図８で、アクナリジ信号が発生されない以前に一定
時間の間、ハイレベルに維持される区間はプロセッサー
４４０で判断することにかかる時間を示す。これと反対
に、判断結果として有効な信号ではない場合、受信され
たパルス信号ＰＤａｔａはエラーとして処理される。ア
クナリジ信号が発生されない場合、データ送信回路１０
０はパルス信号ＰＤａｔａを再伝送するようになる。
【００７２】図９は本発明の好ましい実施形態による送
信方法を示す流れ図である。本発明による送信方法につ
いて参照図面を用いて以下に説明する。
信方法を示す流れ図である。本発明による送信方法につ
いて参照図面を用いて以下に説明する。
【００７３】パワーがオンされるにより送信が始まる
と、まず、段階Ｓ１から送信されるデータが存在するか
の可否が判断される（Ｓ２）。送信するデータが存在し
ない場合、続いて段階Ｓ１を再遂行するようになる。こ
れと反対に、送信するデータが存在する場合、次の段階
Ｓ３から送信するデータの値に対応するパルス幅を計算
するようになる。このような一連の段階Ｓ２及びＳ３は
データ処理部１４０により遂行される。パルス幅に対す
る計算は次のようである。送信するデータの値が２であ
り、第１パルスＤ０のデュレーションが５００ｎｓであ
り、単位パルス信号Ｕｄのデュレーションが１００ｎｓ
である時、第２のパルス幅ＳＵｄは単位パルス信号Ｕｄ
の２倍に該当するデュレーション２００ｎｓを持つ。そ
して、第２のパルス幅ＳＵｄに第１パルス幅Ｄ０を付加
することにより送信するデータに対するパルス幅（例え
ば、７００ｎｓのデュレーション）が計算される。
と、まず、段階Ｓ１から送信されるデータが存在するか
の可否が判断される（Ｓ２）。送信するデータが存在し
ない場合、続いて段階Ｓ１を再遂行するようになる。こ
れと反対に、送信するデータが存在する場合、次の段階
Ｓ３から送信するデータの値に対応するパルス幅を計算
するようになる。このような一連の段階Ｓ２及びＳ３は
データ処理部１４０により遂行される。パルス幅に対す
る計算は次のようである。送信するデータの値が２であ
り、第１パルスＤ０のデュレーションが５００ｎｓであ
り、単位パルス信号Ｕｄのデュレーションが１００ｎｓ
である時、第２のパルス幅ＳＵｄは単位パルス信号Ｕｄ
の２倍に該当するデュレーション２００ｎｓを持つ。そ
して、第２のパルス幅ＳＵｄに第１パルス幅Ｄ０を付加
することにより送信するデータに対するパルス幅（例え
ば、７００ｎｓのデュレーション）が計算される。
【００７４】送信するデータに対応するパルス幅が計算
された後、計算された幅のパルス信号ＰＤａｔａ及びそ
の相補信号ＰＤａｔａ を発生する段階Ｓ４が遂行さ
れ、以後、段階Ｓ５で計算されたデュレーションが経過
したかを判断するようになる。万一、計算されたデュレ
ーションが経過しなかった場合、続いてパルス発生段階
Ｓ４を遂行する。反面、計算されたデュレーションと実
際に測定されたデュレーションが一致する場合、次の段
階Ｓ６からパルス信号ＰＤａｔａ及び相補信号ＰＤａｔ
ａの発生を中断するようになる。このような一連の段階
Ｓ４〜Ｓ６はデータ送信回路１００のエンコーダ１６０
及び出力部１８０で遂行される。これに対応する動作は
図５に関連された説明を参照されたい。
された後、計算された幅のパルス信号ＰＤａｔａ及びそ
の相補信号ＰＤａｔａ を発生する段階Ｓ４が遂行さ
れ、以後、段階Ｓ５で計算されたデュレーションが経過
したかを判断するようになる。万一、計算されたデュレ
ーションが経過しなかった場合、続いてパルス発生段階
Ｓ４を遂行する。反面、計算されたデュレーションと実
際に測定されたデュレーションが一致する場合、次の段
階Ｓ６からパルス信号ＰＤａｔａ及び相補信号ＰＤａｔ
ａの発生を中断するようになる。このような一連の段階
Ｓ４〜Ｓ６はデータ送信回路１００のエンコーダ１６０
及び出力部１８０で遂行される。これに対応する動作は
図５に関連された説明を参照されたい。
【００７５】以後、データ送信回路１００は受信側から
パルス信号ＰＤａｔａが有効な信号として送信されたか
を知らせるためのアクナリジ信号（acknowledge signa
l）が受信されたかを判別するようになる。万一、受信
側のプロセッサー５４０が判別する時間が経過した後、
受信されるアクナリジ信号（acknowlege signal）がな
い場合、データ送信回路１００はパルス信号ＰＤａｔａ
がエラー処理されたと判断してパルス発生段階Ｓ４を再
遂行するによりエラーが発生されたパルス信号ＰＤａｔ
ａに対した再伝送動作が遂行される。
パルス信号ＰＤａｔａが有効な信号として送信されたか
を知らせるためのアクナリジ信号（acknowledge signa
l）が受信されたかを判別するようになる。万一、受信
側のプロセッサー５４０が判別する時間が経過した後、
受信されるアクナリジ信号（acknowlege signal）がな
い場合、データ送信回路１００はパルス信号ＰＤａｔａ
がエラー処理されたと判断してパルス発生段階Ｓ４を再
遂行するによりエラーが発生されたパルス信号ＰＤａｔ
ａに対した再伝送動作が遂行される。
【００７６】このように、データ送信回路１００の送信
方法によると、送信するデータを一つの単位パルス信号
Ｕｄの合成された信号ＳＵｄで表現される単一パルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに変換し
て送信することができる。このような送信方法は従来デ
ータ伝送方法で発生されたＥＭＩ放射を減少させること
ができる。
方法によると、送信するデータを一つの単位パルス信号
Ｕｄの合成された信号ＳＵｄで表現される単一パルス信
号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに変換し
て送信することができる。このような送信方法は従来デ
ータ伝送方法で発生されたＥＭＩ放射を減少させること
ができる。
【００７７】図１０は本発明の好ましい実施形態による
受信方法を示す流れ図である。本発明による受信方法に
ついて参照図面を用いて以下に説明する。図９で説明し
たように、データ送信回路１００で送信データＴＤをパ
ルス信号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに
変換して送信するようになると、データ受信回路１２０
はパルス信号ＰＤａｔａ及びその相補信号ＰＤａｔａを
受信して本来のデータに復元するようになる。便宜上、
データ受信回路１２０の第１デコーダ４２０に関連され
た動作が以後説明されるが、第２デコーダ４２０ａも同
一な過程で遂行されることができることはよく知られて
いるので、それに対する説明は省略する。
受信方法を示す流れ図である。本発明による受信方法に
ついて参照図面を用いて以下に説明する。図９で説明し
たように、データ送信回路１００で送信データＴＤをパ
ルス信号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに
変換して送信するようになると、データ受信回路１２０
はパルス信号ＰＤａｔａ及びその相補信号ＰＤａｔａを
受信して本来のデータに復元するようになる。便宜上、
データ受信回路１２０の第１デコーダ４２０に関連され
た動作が以後説明されるが、第２デコーダ４２０ａも同
一な過程で遂行されることができることはよく知られて
いるので、それに対する説明は省略する。
【００７８】まず、段階Ｓ１１は第１データ伝送端子Ｔ
３を通じてデータ伝送開始を知らせる信号、すなわち、
データ０を表現するデュレーションを持つ第１パルスＤ
０（単位パルス信号Ｕｄのデュレーションと同一であっ
たり、相違させたりすることができる）が検出されるか
の可否を判別するようになる。言い換えれば、第１デー
タ伝送端子Ｔ３のデータラインＤＬがデータ伝送のない
時のレベル（例えば、ハイレベル）でデータ伝送のある
時のレベル（例えば、ローレベル）に遷移されるかを検
出されるようになる。データ伝送開始を知らせる信号が
検出されると、次の段階Ｓ１２でパルス信号ＰＤａｔａ
が受信される。このような一連の段階Ｓ１１及びＳ１２
は第１デコーダ４２０の分周器４８０及びカウンター５
００により遂行される。便宜上、これに対する動作説明
は図６のそれを参照されたい。カウンター５００はデー
タラインＤＬのレベルがハイレベルからローレベルに遷
移される時、すなわち、パルス信号ＰＤａｔａが伝送さ
れる時、初期化され、分周器４８０から供給される分周
されたクロック信号ＤＣＬＫ２に応答して次第にカウン
ト動作を始める。
３を通じてデータ伝送開始を知らせる信号、すなわち、
データ０を表現するデュレーションを持つ第１パルスＤ
０（単位パルス信号Ｕｄのデュレーションと同一であっ
たり、相違させたりすることができる）が検出されるか
の可否を判別するようになる。言い換えれば、第１デー
タ伝送端子Ｔ３のデータラインＤＬがデータ伝送のない
時のレベル（例えば、ハイレベル）でデータ伝送のある
時のレベル（例えば、ローレベル）に遷移されるかを検
出されるようになる。データ伝送開始を知らせる信号が
検出されると、次の段階Ｓ１２でパルス信号ＰＤａｔａ
が受信される。このような一連の段階Ｓ１１及びＳ１２
は第１デコーダ４２０の分周器４８０及びカウンター５
００により遂行される。便宜上、これに対する動作説明
は図６のそれを参照されたい。カウンター５００はデー
タラインＤＬのレベルがハイレベルからローレベルに遷
移される時、すなわち、パルス信号ＰＤａｔａが伝送さ
れる時、初期化され、分周器４８０から供給される分周
されたクロック信号ＤＣＬＫ２に応答して次第にカウン
ト動作を始める。
【００７９】そして、以後の段階Ｓ１３で伝送終了情報
が受信されたかの可否が検出される。すなわち、データ
ラインＤＬのレベルがローレベルからハイレベルに遷移
されたかを検出するようになる。伝送終了情報が受信さ
れなかった場合、続いてパルス信号ＰＤａｔａを受信す
るようになる。これと反対に、伝送終了情報が受信され
ると、受信されたパルス信号ＰＤａｔａに対応されるデ
ータの値ＲＤ１を計算するようになる。このような一連
の段階Ｓ１３及びＳ１４も分周器４８０及びカウンター
５００で遂行される。すなわち、パルス信号ＰＤａｔａ
がローレベルからハイレベルに遷移される時、カウンタ
ー５００は非活性化される。そして、最終的にカウント
された値はレジスター５２０に貯蔵される。これで、受
信されたパルス信号ＰＤａｔａの幅に対応されるデータ
の値が計算される。それに、説明されたように、このよ
うな一連の動作はパルス信号ＰＤａｔａの相補的な信号
ＰＤａｔａを受信する場合にも同一に遂行され、その結
果として相補信号ＰＤａｔａの幅に対応されるデータの
値ＲＤ２が第２デコーダ４２０ａで計算される。
が受信されたかの可否が検出される。すなわち、データ
ラインＤＬのレベルがローレベルからハイレベルに遷移
されたかを検出するようになる。伝送終了情報が受信さ
れなかった場合、続いてパルス信号ＰＤａｔａを受信す
るようになる。これと反対に、伝送終了情報が受信され
ると、受信されたパルス信号ＰＤａｔａに対応されるデ
ータの値ＲＤ１を計算するようになる。このような一連
の段階Ｓ１３及びＳ１４も分周器４８０及びカウンター
５００で遂行される。すなわち、パルス信号ＰＤａｔａ
がローレベルからハイレベルに遷移される時、カウンタ
ー５００は非活性化される。そして、最終的にカウント
された値はレジスター５２０に貯蔵される。これで、受
信されたパルス信号ＰＤａｔａの幅に対応されるデータ
の値が計算される。それに、説明されたように、このよ
うな一連の動作はパルス信号ＰＤａｔａの相補的な信号
ＰＤａｔａを受信する場合にも同一に遂行され、その結
果として相補信号ＰＤａｔａの幅に対応されるデータの
値ＲＤ２が第２デコーダ４２０ａで計算される。
【００８０】以後、続く段階Ｓ１５でパルス信号ＰＤａ
ｔａの幅と相補信号ＰＤａｔａの幅が同一であるかを判
別するようになる。二つの信号ＰＤａｔａ及びＰＤａｔ
ａの幅、すなわち、対応されるデータの値ＲＤ１及びＲ
Ｄ２が一致する場合、それらうちの一つのデータの値か
ら第１パルス幅Ｄ０を除くことにより本来伝送しようと
するデータを再生するようになる。そして、伝送された
パルス信号が有効な信号として受信されたことを知らせ
るためのアクナリジ信号（acknowledge signal）を発生
してデータラインＤＬ及びＤＬのうちの一つを通じてデ
ータ送信回路１００に伝送するようになる。これで、デ
ータ送信回路１００のプロセッサー２２０はアクナリジ
信号（acknowledge signal）を感知して次のデータ伝送
のための準備を遂行するようになる。反面、二つの信号
ＰＤａｔａ及びＰＤａｔａの幅、すなわち、対応される
データの値ＲＤ１及びＲＤ２が一致しない場合、受信さ
れたパルス信号ＰＤａｔａはエラー処理されるので、ア
クナリジ信号を発生しないようになる。これで、データ
送信回路１００のプロセッサー２２０はアクナリジ信号
（acknowledge signal）が受信されなかったので、デー
タに対して再伝送する。このような一連の動作はデータ
受信回路１２０のプロセッサー５４０により遂行され
る。
ｔａの幅と相補信号ＰＤａｔａの幅が同一であるかを判
別するようになる。二つの信号ＰＤａｔａ及びＰＤａｔ
ａの幅、すなわち、対応されるデータの値ＲＤ１及びＲ
Ｄ２が一致する場合、それらうちの一つのデータの値か
ら第１パルス幅Ｄ０を除くことにより本来伝送しようと
するデータを再生するようになる。そして、伝送された
パルス信号が有効な信号として受信されたことを知らせ
るためのアクナリジ信号（acknowledge signal）を発生
してデータラインＤＬ及びＤＬのうちの一つを通じてデ
ータ送信回路１００に伝送するようになる。これで、デ
ータ送信回路１００のプロセッサー２２０はアクナリジ
信号（acknowledge signal）を感知して次のデータ伝送
のための準備を遂行するようになる。反面、二つの信号
ＰＤａｔａ及びＰＤａｔａの幅、すなわち、対応される
データの値ＲＤ１及びＲＤ２が一致しない場合、受信さ
れたパルス信号ＰＤａｔａはエラー処理されるので、ア
クナリジ信号を発生しないようになる。これで、データ
送信回路１００のプロセッサー２２０はアクナリジ信号
（acknowledge signal）が受信されなかったので、デー
タに対して再伝送する。このような一連の動作はデータ
受信回路１２０のプロセッサー５４０により遂行され
る。
【００８１】このような方法により、データ送信回路１
００は伝送するためのデータを第１パルス幅Ｄ０と第２
パルス幅ＳＵｄに変換した単一のパルス信号ＰＤａｔａ
及びその相補的な信号ＰＤａｔａをデータ受信回路１２
０に伝送することができる。そして、データ受信回路１
２０はパルス信号ＰＤａｔａ及びその相補的な信号ＰＤ
ａｔａを受信してデータを復元するようになる。結局、
単一のパルス信号ＰＤａｔａにデータを送受信するによ
り、従来のデータ伝送する時、クロック及びデータの遷
移により発生されるＥＭＩ放射を減少させることができ
る。そして、データ受信回路１２０は信号ＰＤａｔａ及
びＰＤａｔａの幅を簡単に比較してエラー可否を検出す
るにより、従来のデータ送受信方法に比べてエラー検出
が容易である。このように、容易なエラー検出を遂行す
るためのハードウェア構成が簡単であるので、データ送
受信回路は、それが集積回路で具現される時、高集積さ
れることができる。
００は伝送するためのデータを第１パルス幅Ｄ０と第２
パルス幅ＳＵｄに変換した単一のパルス信号ＰＤａｔａ
及びその相補的な信号ＰＤａｔａをデータ受信回路１２
０に伝送することができる。そして、データ受信回路１
２０はパルス信号ＰＤａｔａ及びその相補的な信号ＰＤ
ａｔａを受信してデータを復元するようになる。結局、
単一のパルス信号ＰＤａｔａにデータを送受信するによ
り、従来のデータ伝送する時、クロック及びデータの遷
移により発生されるＥＭＩ放射を減少させることができ
る。そして、データ受信回路１２０は信号ＰＤａｔａ及
びＰＤａｔａの幅を簡単に比較してエラー可否を検出す
るにより、従来のデータ送受信方法に比べてエラー検出
が容易である。このように、容易なエラー検出を遂行す
るためのハードウェア構成が簡単であるので、データ送
受信回路は、それが集積回路で具現される時、高集積さ
れることができる。
【００８２】既に、説明された図１のデータ送受信回路
はデータ送信回路１００とデータ受信回路１２０で構成
されたが、この分野の通常的な知識を習得した人々に知
られているように、データ送受信回路は送信用、受信
用、そして送受信兼用で区分されることができる。理解
に役に立つために、図１のデータ送受信回路が送信用と
受信用として各々図示された。しかし、本発明の技術的
思想や概念は送受信兼用にも適用されることができる
し、そして、それらが一つのチップ（on chip）で集積
され、データ送受信用インターフェース（interface）
として利用されることができるのはこの分野の通常的な
知識を習得した人々に自明である。
はデータ送信回路１００とデータ受信回路１２０で構成
されたが、この分野の通常的な知識を習得した人々に知
られているように、データ送受信回路は送信用、受信
用、そして送受信兼用で区分されることができる。理解
に役に立つために、図１のデータ送受信回路が送信用と
受信用として各々図示された。しかし、本発明の技術的
思想や概念は送受信兼用にも適用されることができる
し、そして、それらが一つのチップ（on chip）で集積
され、データ送受信用インターフェース（interface）
として利用されることができるのはこの分野の通常的な
知識を習得した人々に自明である。
【００８３】
【発明の効果】上述したように、本発明によるデータ送
受信用集積回路及びそれの方法は、データを単一のパル
ス信号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに送
受信するにより、データ伝送する時、発生されるＥＭＩ
放射を減少させることができるし、また、送受信される
データのエラー検出が容易な利点を持っている。それ
に、本発明によると、高集積できるデータ送受信回路を
提供することができる。
受信用集積回路及びそれの方法は、データを単一のパル
ス信号ＰＤａｔａ及びその相補的な信号ＰＤａｔａに送
受信するにより、データ伝送する時、発生されるＥＭＩ
放射を減少させることができるし、また、送受信される
データのエラー検出が容易な利点を持っている。それ
に、本発明によると、高集積できるデータ送受信回路を
提供することができる。
【図１】 本発明によるデータ送受信回路の接続関係を
示すブロック図である。
示すブロック図である。
【図２】 本発明による伝送データを表示するパルス信
号及びその相補的な信号の波形を示す波形図である。
号及びその相補的な信号の波形を示す波形図である。
【図３】 図１のデータライン（ＤＬ）を通じて伝送さ
れるパルス信号の構成を示す図面である。
れるパルス信号の構成を示す図面である。
【図４】 本発明の好ましい実施形態による各データを
表示するパルス信号の長さを示す図面である。
表示するパルス信号の長さを示す図面である。
【図５】 本発明の好ましい実施形態によるデータ送信
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図６】 本発明の好ましい実施形態によるデータ受信
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図７】 図５のデータ送信回路から出力されるパルス
信号及びその相補信号の波形を示す図面である。
信号及びその相補信号の波形を示す図面である。
【図８】 図６のデータ受信回路の入力信号の波形と入
力されたパルス信号にエラー処理されなかった時、発生
されるアクナリジ信号を示す図面である。
力されたパルス信号にエラー処理されなかった時、発生
されるアクナリジ信号を示す図面である。
【図９】 本発明の好ましい実施形態による送信方法を
示す流れ図である。
示す流れ図である。
【図１０】本発明の好ましい実施形態による受信方法を
示す流れ図である。
示す流れ図である。
１００ データ送信回路 １２０ データ受信回路 １４０，４４０ データ処理部 １６０ エンコーダ １８０ バッファー ２００，４６０ クロック発生器 ２２０，５４０ プロセッサー ２４０，５６０ メモリ ２６０ 制御信号発生器 ２８０ パルス発生器 ３００，４８０ 分周器 ３２０ スイッチ ３４０，５００ カウンター ３６０，５２０ レジスター ３８０ 比較器 ４００ スイッチ非活性化部 ４２０，４２０ａ デコーダー
Claims (44)
- 【請求項１】 並列に提供されるデータを直列に送信す
るためのデータ送信回路において、 前記並列に提供されるデータを単一のパルス信号及びそ
の相補的な信号に変換するための変換部と、 前記単一のパルス信号を出力する第１データ伝送端子及
び、 前記相補的な信号を出力する第２データ伝送端子を具備
し、 前記単一のパルス信号のパルス幅は送信開示を表示する
第１パルス幅と前記データの絶対値に対応される第２パ
ルス幅を持つことを特徴とするデータ送信回路。 - 【請求項２】 前記データの値が０である時、前記第２
パルス幅は０であるこを特徴とする請求項１に記載のデ
ータ送信回路。 - 【請求項３】 前記データの値が０ではない時、前記第
２パルス幅は、１のデータ値を表示する単位パルス信号
の幅に比例することを特徴とする請求項２に記載のデー
タ送信回路。 - 【請求項４】 前記第１パルス幅と前記単位パルス信号
の幅は同一なことを特徴とする請求項３に記載のデータ
送信回路。 - 【請求項５】 前記第１パルス幅と前記単位パルス信号
の幅は相違なことを特徴とする請求項３に記載のデータ
送信回路。 - 【請求項６】 前記第１パルスと前記単位パルスは同一
な位相を持つことを特徴とする請求項４または５に記載
のデータ送信回路。 - 【請求項７】 前記第１パルスは０のデータ値を示すこ
とを特徴とする請求項６に記載のデータ送信回路。 - 【請求項８】 前記変換部は、前記データを受け入れ前
記データの値に前記第１パルスに該当するデータの値を
付加し、前記パルス信号及びその相補信号が有効な信号
として送信されたことを知らせるアクナリジ信号が受信
されたかの可否を判別するためのデータ処理手段と、 前記データ処理手段から前記付加されたデータを受け入
れ、付加されたデータを前記パルス信号に符号化するた
めのエンコーダと、 前記パルス信号を受け入れ前記パルス信号及びその相補
的な信号を同時に出力するための出力手段とを含むこと
を特徴とする請求項１に記載のデータ送信回路。 - 【請求項９】 前記エンコーダは、前記付加されたデー
タが入力される時、第１及び第２制御信号を発生する制
御信号発生手段と、 前記付加されたデータの値を貯蔵するための貯蔵手段
と、前記単位パルス幅に同期されるようにクロック信号
を分周するための分周手段と、 前記第１制御信号が印加される時、初期化されるカウン
ターと、 前記第２制御信号に応答して前記分周手段により分周さ
れた前記クロック信号を前記カウンターの活性化信号と
して供給するためのスイッチと、 前記カウンターによりカウントされた値と貯蔵手段に貯
蔵されたデータの値を比較して前記パルス信号を出力す
る比較器とを備え、 前記比較器は、前記カウンターが初期化される時に前記
パルス信号を第１レベルから第２レベルに遷移させ、ま
た、前記カウントされた値と前記貯蔵手段に貯蔵された
データの値と一致する時に前記パルス信号を第２レベル
から第１レベルに遷移させ、 前記パルス信号が第２レベルから第１レベルに遷移され
る時、前記スイッチをスイッチ−オフさせるためのスイ
ッチ非活性化信号を出力するスイッチ非活性化手段をさ
らに備えていることを特徴とする請求項７または８に記
載のデータ送信回路。 - 【請求項１０】 単一のパルス信号を受け入れるための
第１データ受信端子と、 前記単一のパルス信号の相補的な信号を受け入れるため
の第２データ受信端子と、 前記単一のパルス信号を入力してデータの送信開示を表
示する第１パルス幅と前記データの絶対値に対応される
第２パルス幅を持つデータに復元するための復元部とを
含むデータ受信回路。 - 【請求項１１】 前記データの値が０である時、前記第
２パルス幅は０である請求項１０に記載のデータ受信回
路。 - 【請求項１２】 前記データの値が０ではない場合、前
記第２パルス幅は１のデータ値を表示する単位パルス信
号の幅に比例する請求項１１に記載のデータ受信回路。 - 【請求項１３】 前記第１パルス幅と前記単位パルス信
号の幅は同一である請求項１２に記載のデータ受信回
路。 - 【請求項１４】 前記第１パルス幅と前記単位パルス信
号の幅は相違する請求項１２に記載のデータ受信回路。 - 【請求項１５】 前記第１パルスと前記単位パルスは同
一な位相を持つ請求項１３または１４に記載のデータ受
信回路。 - 【請求項１６】 前記第１パルスは０のデータ値を示す
請求項１５に記載のデータ受信回路。 - 【請求項１７】 前記復元部は、前記第１データ受信端
子を通じて前記単一のパルス信号を受け入れ、前記単一
のパルス信号に対応されるデータの値に変換するための
第１デコーダーと、 前記第２データ受信端子を通じて前記パルス信号の相補
的な信号を受け入れ、それに対応されるデータの値に変
換するための第２デコーターと、 前記変換されたデータの値が一致する時、前記第２パル
ス幅から前記データを復元し、そして、前記パルス信号
が有効な信号として受信されたかの可否を示すアクナリ
ジ信号を前記端子中、少なくとも一つを通じて出力する
データ処理手段とを含む請求項１０に記載のデータ受信
回路。 - 【請求項１８】 前記第１デコーダーは、前記単位パル
ス信号に同期されるようにクロック信号を分周するため
の第１分周手段と、 前記パルス信号に応答して前記第１分周手段により分周
された前記クロック信号によりカウント動作を始める第
１カウンターとを備え、 前記第１カウンターは、前記パルス信号が第１レベルか
ら第２レベルに遷移される時に活性化され、また、前記
パルス信号が第２レベルから第１レベルに遷移される時
に非活性化され、 前記第１カウンターが非活性化される時、最終的にカウ
ントされた値を貯蔵するための第１貯蔵手段をさらに備
えていることを特徴とする請求項１７に記載のデータ受
信回路。 - 【請求項１９】 前記第２デコーダは、前記単位パルス
信号に同期されるように前記クロック信号を分周するた
めの第２分周手段と、 前記パルス信号の相補的な信号に応答して前記第２分周
手段により分周された前記クロック信号によりカウンタ
ー動作を始める第２カウンターとを備え、 前記第２カウンターは、前記相補信号が第２レベルから
第１レベルに遷移される時に活性化され、また、前記相
補信号が第１レベルから第２レベルに遷移される時に非
活性化され、 前記第２カウンターが非活性化される時、最終的にカウ
ントされた値を貯蔵するための第２貯蔵手段をさらに備
えていることを特徴とする請求項１７または１８に記載
のデータ受信回路。 - 【請求項２０】 前記アクナリジ信号はパルスに出力さ
れる請求項１７に記載のデータ受信回路。 - 【請求項２１】 外部の回路とデータを送信及び受信す
るデータ送受信回路において、 第１データ端子と、第２データ端子と、前記外部の回路
にデータを送信する中には並列のデータをこのデータ値
に対応する単一のパルス信号及びその相補的な信号に変
換して第１及び第２データ端子を通じて各々出力するた
めの変換手段と、 前記外部の回路からデータを受信する中には、前記第１
及び第２データ端子を通じて前記単一のパルス信号及び
その相補的な信号を各々入力してデータの送信開示を表
示する第１パルス幅と前記データの絶対値に対応される
第２パルス幅を持つデータに復元するための復元手段を
含むデータ送受信回路。 - 【請求項２２】 前記データの値が０である時、第２パ
ルス幅は０である請求項２１に記載のデータ送受信回
路。 - 【請求項２３】 前記データの値が０ではない時、前記
第２パルス幅は１のデータ値を表示する単位パルス信号
の幅に比例する請求項２２に記載のデータ送受信回路。 - 【請求項２４】 前記第１パルス幅と前記単位パルス信
号の幅は同一である請求項２３に記載のデータ送受信回
路。 - 【請求項２５】 前記第１パルス幅と前記単位パルス信
号の幅は相違である請求項２３に記載のデータ送受信回
路。 - 【請求項２６】 前記第１パルスと前記単位パルスは同
一な位相を持つ請求項２４または２５に記載のデータ送
受信回路。 - 【請求項２７】 前記第１パルスは０のデータ値を示す
請求項２６に記載のデータ送受信回路。 - 【請求項２８】 前記変換手段は、前記データを受け入
れ前記データの値に前記第１パルスに該当するデータの
値を付加し、前記出力されたパルス信号及びその相補信
号が有効な信号として送信されたかを知らせるアクナリ
ジ信号が受信されたかの可否を判別するための第１デー
タ処理手段と、 前記付加されたデータを受け入れて前記付加されたデー
タをパルス信号に符号化するためのエンコーダと、 前記パルス信号を受け入れ前記パルス信号及びその相補
的な信号に同時に出力する手段とを含む請求項２１に記
載のデータ送受信回路。 - 【請求項２９】 前記エンコーダは、前記付加されたデ
ータが入力された時、第１及び第２制御信号を発生する
制御信号発生手段と、 前記付加されたデータの値を貯蔵するための第１貯蔵手
段と、 前記単位パルス信号に同期されるようにクロック信号を
分周するための第１分周手段と、 前記第１制御信号が印加される時、初期化される第１カ
ウンターと、 前記第２制御信号に応答して前記第１分周手段により分
周された前記クロック信号を前記第１カウンターの活性
化信号として供給するための第１スイッチと、 前記第１カウンターによりカウントされた値と前記第１
貯蔵手段に貯蔵されたデータの値を比較して前記パルス
信号を出力する第１比較器とを備え、 前記第１比較器は、前記第１カウンターが初期化される
時に前記パルス信号を第１レベルから第２レベルに遷移
させ、また、前記カウントされた値と前記貯蔵手段に貯
蔵されたデータの値が一致する時に前記パルス信号を第
２レベルから第１レベルに遷移させ、 前記パルス信号が第２レベルから第１レベルに遷移され
る時、前記スイッチをスイッチ−オフさせるためのスイ
ッチ非活性化信号を出力するスイッチ非活性化手段をさ
らに備えていることを特徴とする請求項２７または２８
に記載のデータ送受信回路。 - 【請求項３０】 前記復元手段は前記第１データ伝送端
子を通じて前記パルス信号を受け入れ、前記パルス信号
に対応されるデータの値に変換するための第１デコーダ
と、 前記第２データ伝送端子を通じて前記相補信号を受け入
れ前記相補信号に対応されるデータの値に変換するため
の第２デコーダと、 前記変換されたデータの値が一致する時、前記第２パル
ス幅から前記データを復元し、そして、前記パルス信号
が有効な信号として受信されたかの可否を示すアクナリ
ジ信号を前記端子中、一つを通じて出力する第２データ
処理手段とを含む請求項２９に記載のデータ送受信回
路。 - 【請求項３１】 前記第１デコーダーは、前記単位パル
ス信号に同期されるようにクロック信号を分周するため
の第２分周手段と、 前記パルス信号に応答して前記第２分周手段により分周
された前記クロック信号によりカウント動作を始める第
２カウンターとを備え、 前記第２カウンターは、前記パルス信号が第１レベルか
ら第２レベルに遷移される時に活性化され、また、前記
パルス信号が第２レベルから第１レベルに遷移される時
に非活性化され、 前記第２カウンターが非活性化される時、最終的にカウ
ントされた値を貯蔵するための第２貯蔵手段をさらに備
えていることを特徴とする請求項３０に記載のデータ送
受信回路。 - 【請求項３２】 前記第２デコーダーは、前記単位パル
ス信号に同期されるように前記クロック信号を分周する
ための第３分周手段と、 前記相補信号に応答して前記第３分周手段により分周さ
れた前記クロック信号によりカウント動作を始める第３
カウンターとを備え、 前記第３カウンターは、前記相補信号が第２レベルから
第１レベルに遷移される時に活性化され、また、前記相
補信号が第１レベルから第２レベルに遷移される時に非
活性化され、 前記第３カウンターが非活性化される時、最終的にカウ
ントされた値を貯蔵するための第３貯蔵手段をさらに備
えていることを特徴とする請求項３０または３１に記載
のデータ送受信回路。 - 【請求項３３】 前記アクナリジ信号はパルスに出力さ
れる請求項３２に記載のデータ送受信回路。 - 【請求項３４】 データを処理するためのデータ処理部
と、 前記処理されたデータを単一のパルス信号及びその相補
的な信号に変換するための変換部と、 前記単一のパルス信号を出力する第１データ伝送端子
と、 前記相補信号を出力する第２データ伝送端子とを具備
し、 前記単一のパルス信号の幅は送信開示を表示する第１パ
ルス幅と前記データの絶対値に対応される第２パルス幅
を持つ集積回路。 - 【請求項３５】 送信開示を表示する第１パルス幅と送
信されるデータの絶対値に対応される第２パルス幅を持
つ単一のパルス信号に変換された前記データを受け入れ
るための第１データ受信端子と、 前記パルス信号の相補的な信号を受け入れるための第２
データ受信端子と、 前記第２パルス幅から前記データを復元するための復元
部と、 前記復元されたデータを処理するためのデータ処理部と
を含む集積回路。 - 【請求項３６】 第１データ端子と、第２データ端子
と、データをそのデータ値に対応するパルス幅を持つ単
一のパルス信号及びその相補的な信号に変換して前記第
１及び第２データ端子を通じて出力する変換部と、 前記第１及び第２データ端子を通じて前記単一のパルス
信号及び相補的な信号を各々受け入れ、前記単一のパル
ス信号のパルス幅に対応するデータに復元するための復
元部と、 前記復元されたデータ及び伝送されたデータを処理する
ためのデータ処理部とを含み、 前記復元されたデータは送信開示を表示する第１パルス
幅と前記データの絶対値に対応される第２パルス幅を持
つデータ送受信用集積回路。 - 【請求項３７】 第１及び第２データ伝送端子を具備し
たデータ送信回路のデータ送信方法において、 並列のデータを発生する段階と、 前記並列のデータをそのデータの値に対応されるパルス
幅を持つ単一のパルス信号に変換する段階と、 前記パルス信号の相補的な信号に出力する段階と、 前記パルス信号及びその相補的な信号を前記第１及び第
２データ伝送端子を通じて同時に出力する段階とを含む
ことを特徴とするデータ送信方法。 - 【請求項３８】 前記変換段階は、前記データの伝送有
無を判別する段階と、前記判別段階の結果として伝送す
るデータがない時、前記判別段階を再遂行する段階と、 前記判別段階の結果として伝送するデータがある時、前
記データの値に対応されるパルス幅を計算する段階と、 前記計算された幅のパルス信号を発生する段階とを含む
ことを特徴とする請求項３７に記載のデータ送信方法。 - 【請求項３９】 前記パルス信号を発生する段階は、 前記計算されたパルス幅に該当するデュレーションが経
過したかの可否を判別する段階と、 前記判別段階の結果として該当するデュレーションが経
過しなかった場合、前記パルス発生段階に進行する段階
と、 前記判別段階の結果として該当するデュレーションが経
過した場合、前記パルス信号の発生を中断する段階とを
含むことを特徴とする請求項３８に記載のデータ送信方
法。 - 【請求項４０】 前記パルス信号及びその相補信号が正
確に伝送されたことを知らせるアクナリジ信号が受信さ
れたかの可否を判別する段階を付加的に含んで、前記判
別段階の結果として受信されなかった場合、前記パルス
発生段階に進行する段階及び前記判別段階の結果として
受信された場合、前記データの伝送有無を判別する段階
に進行する段階を遂行することを特徴とする請求項３８
に記載のデータ送信方法。 - 【請求項４１】 第１及び第２データ伝送端子を具備し
たデータ受信回路のデータ受信方法において、 データの送信開示を表示する第１パルス幅とデータの絶
対値に対応される第２パルス幅を持つ単一のパルス信号
及びその相補信号を前記第１及び第２データ伝送端子を
通じて同時に受信する段階及び、 前記第２パルス幅から前記データを復元する段階を含む
データ受信方法。 - 【請求項４２】 前記受信段階は、データ伝送開示を知
らせる信号が検出されたかの可否を判別する段階と、 前記判別段階で前記伝送開示信号が検出されなかった場
合、判別段階に進行する段階と、 前記判別段階で前記伝送開示信号が検出された場合、パ
ルス信号及びその相補信号を受信する段階と、 前記受信されたパルス信号及びその相補信号の伝送終了
の情報が受信されたかの可否を判別する段階と、 前記判別段階の結果として前記伝送終了の情報が受信さ
れなかった場合、前記受信段階に進行する段階と、 前記判別段階の結果として前記伝送終了の情報が受信さ
れた場合、前記復元段階に進行する段階とを含むことを
特徴とする請求項４１に記載のデータ受信方法。 - 【請求項４３】 前記復元段階は、前記パルス信号及び
その相補信号のパルス幅を計算する段階と、 前記パルス信号の幅と前記相補信号の幅が同一であるか
を判別する段階と、 前記判別段階の結果として同一する場合、前記パルス信
号あるいは前記相補信号をデータに再生する段階と、 前記パルス信号が有効する信号として伝送されたことを
知らせる前記アクナリジ信号を発生する段階と、 前記判別段階の結果として同一ではない場合、前記パル
ス信号をエラー処理して終了する段階とを含むことを特
徴とする請求項４２に記載のデータ受信方法。 - 【請求項４４】 第１及び第２データ伝送端子を備えた
データ送受信回路のデータ送受信方法において、 データを発生する段階と、 前記データをそのデータの値に対応されるパルス幅を持
つ単一のパルス信号に変換する段階と、 前記パルス信号の相補的な信号に出力する段階と、 パルス信号及びその相補的な信号を第１及び第２データ
伝送端子を通じて同時に出力する段階と、 前記第１及び第２データ伝送端子を通じて前記パルス信
号及びその相補的な信号を受信する段階と、 前記受信されたパルス信号及び前記相補信号中、一つを
第２パルス幅から前記データに復元する段階とを含むこ
とを特徴とするデータ送受信方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042213A KR100235842B1 (ko) | 1997-08-28 | 1997-08-28 | 데이터 송/수신 회로 및 그 방법 |
| KR199742213 | 1997-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168513A true JPH11168513A (ja) | 1999-06-22 |
| JP3784176B2 JP3784176B2 (ja) | 2006-06-07 |
Family
ID=19519165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24416998A Expired - Fee Related JP3784176B2 (ja) | 1997-08-28 | 1998-08-28 | データ送受信回路及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6275526B1 (ja) |
| JP (1) | JP3784176B2 (ja) |
| KR (1) | KR100235842B1 (ja) |
| CN (1) | CN1171398C (ja) |
| DE (1) | DE19828632B4 (ja) |
| TW (1) | TW380338B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912246B1 (en) | 1999-11-17 | 2005-06-28 | Nec Corporation | Clock signal transmitting system, digital signal transmitting system, clock signal transmitting method, and digital signal transmitting method |
| JP2013198052A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
| JP2020534723A (ja) * | 2017-09-18 | 2020-11-26 | インテル コーポレイション | 時間エンコードされたデータ通信プロトコル、データ信号を生成および受信するための装置および方法 |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000013037A (ko) * | 1998-08-04 | 2000-03-06 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
| DE19914742A1 (de) * | 1999-03-31 | 2000-10-12 | Siemens Ag | Verfahren zum Übertragen von Daten |
| US6760367B1 (en) * | 2000-09-26 | 2004-07-06 | Eni Technology, Inc. | Internal noise immune data communications scheme |
| KR20030004696A (ko) * | 2001-07-06 | 2003-01-15 | (주)제이앤에스개발무역 | 에러검출 자동 보정 시스템 방식에 의한 양방향 전력선통신 제어 시스템 및 방법 |
| US20050032516A1 (en) * | 2002-05-24 | 2005-02-10 | Bruno Marchevsky | Method and apparatus for detecting the presence of a wireless network |
| DE60209465D1 (de) * | 2002-09-02 | 2006-04-27 | St Microelectronics Srl | Hochgeschwindigkeitschnittstelle für Funkanlagen |
| US7356756B1 (en) * | 2004-08-20 | 2008-04-08 | Altera Corporation | Serial communications data path with optional features |
| US8073040B1 (en) * | 2004-08-20 | 2011-12-06 | Altera Corporation | Serial communications control plane with optional features |
| US8291063B2 (en) * | 2005-03-04 | 2012-10-16 | Netapp, Inc. | Method and apparatus for communicating between an agent and a remote management module in a processing system |
| US7805629B2 (en) * | 2005-03-04 | 2010-09-28 | Netapp, Inc. | Protecting data transactions on an integrated circuit bus |
| US7487343B1 (en) | 2005-03-04 | 2009-02-03 | Netapp, Inc. | Method and apparatus for boot image selection and recovery via a remote management module |
| US8090810B1 (en) | 2005-03-04 | 2012-01-03 | Netapp, Inc. | Configuring a remote management module in a processing system |
| US7899680B2 (en) * | 2005-03-04 | 2011-03-01 | Netapp, Inc. | Storage of administrative data on a remote management device |
| US7634760B1 (en) | 2005-05-23 | 2009-12-15 | Netapp, Inc. | System and method for remote execution of a debugging utility using a remote management module |
| EP1798921A1 (en) * | 2005-12-16 | 2007-06-20 | STMicroelectronics (Research & Development) Limited | Switch with a pulsed serial link |
| US20070240019A1 (en) * | 2005-12-29 | 2007-10-11 | International Business Machines Corporation | Systems and methods for correcting errors in I2C bus communications |
| KR101278270B1 (ko) * | 2011-08-26 | 2013-06-24 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| CN103532686B (zh) * | 2012-07-03 | 2016-09-28 | 中国科学院微电子研究所 | 带有线序自适应功能的串行数据收发电路及其控制方法 |
| CN102799195B (zh) * | 2012-07-12 | 2014-09-24 | 清华大学 | 一种增量光栅信号处理方法 |
| CN103544128B (zh) * | 2013-10-28 | 2016-08-24 | 无锡中感微电子股份有限公司 | 芯片之间的单信号线通信方法、装置及系统 |
| CN104270125B (zh) * | 2014-08-29 | 2016-10-26 | 北京凌云光技术有限责任公司 | 同步脉冲信号补舍方法及装置 |
| CN104298625A (zh) * | 2014-10-11 | 2015-01-21 | 龙迅半导体科技(合肥)有限公司 | 一种iic设备地址的检测方法及装置 |
| JP2016092445A (ja) * | 2014-10-29 | 2016-05-23 | 株式会社リコー | シリアル通信システム |
| CN104967504A (zh) * | 2015-07-08 | 2015-10-07 | 北京麓柏科技有限公司 | 链路数据保护的方法和装置 |
| DE102017214421A1 (de) * | 2017-08-18 | 2019-02-21 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Synchronisation von Prozessen auf wenigstens zwei Prozessoren |
| CN107557984B (zh) * | 2017-08-25 | 2019-05-28 | 肇庆市立泰电子产品有限公司 | 一种高性能的针织机选针器并行数据传输协议 |
| CN112118083A (zh) * | 2020-09-02 | 2020-12-22 | 广东瑞德智能科技股份有限公司 | 一种单线半双工的通信方法、通信装置及设备 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2235438B1 (ja) * | 1973-06-26 | 1976-05-07 | Labo Cent Telecommunicat | |
| US4178549A (en) * | 1978-03-27 | 1979-12-11 | National Semiconductor Corporation | Recognition of a received signal as being from a particular transmitter |
| US5185765A (en) * | 1986-05-08 | 1993-02-09 | Walker Harold R | High speed data communication system using phase shift key coding |
| US5216667A (en) * | 1991-05-24 | 1993-06-01 | International Business Machines Corporation | Simultaneous bidirectional transceiver |
| CH686465A5 (de) * | 1993-01-26 | 1996-03-29 | Royale Consultants Ltd | Verfahren und Einrichtung zur bidirektionalen Informationsuebertragung (Full-Duplex). |
| US5905716A (en) * | 1996-12-09 | 1999-05-18 | Ericsson, Inc. | Asynchronous full duplex communications over a single channel |
-
1997
- 1997-08-28 KR KR1019970042213A patent/KR100235842B1/ko not_active IP Right Cessation
-
1998
- 1998-05-21 TW TW087107914A patent/TW380338B/zh not_active IP Right Cessation
- 1998-06-26 DE DE19828632A patent/DE19828632B4/de not_active Expired - Fee Related
- 1998-08-26 CN CNB981176402A patent/CN1171398C/zh not_active Expired - Fee Related
- 1998-08-26 US US09/140,152 patent/US6275526B1/en not_active Expired - Lifetime
- 1998-08-28 JP JP24416998A patent/JP3784176B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6912246B1 (en) | 1999-11-17 | 2005-06-28 | Nec Corporation | Clock signal transmitting system, digital signal transmitting system, clock signal transmitting method, and digital signal transmitting method |
| JP2013198052A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | 伝送システム、復号装置、メモリコントローラおよびメモリシステム |
| JP2020534723A (ja) * | 2017-09-18 | 2020-11-26 | インテル コーポレイション | 時間エンコードされたデータ通信プロトコル、データ信号を生成および受信するための装置および方法 |
| US11979177B2 (en) | 2017-09-18 | 2024-05-07 | Intel Corporation | Time encoded data communication protocol, apparatus and method for generating and receiving a data signal |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1171398C (zh) | 2004-10-13 |
| DE19828632B4 (de) | 2007-08-02 |
| TW380338B (en) | 2000-01-21 |
| CN1212517A (zh) | 1999-03-31 |
| JP3784176B2 (ja) | 2006-06-07 |
| DE19828632A1 (de) | 1999-03-04 |
| US6275526B1 (en) | 2001-08-14 |
| KR19990018932A (ko) | 1999-03-15 |
| KR100235842B1 (ko) | 1999-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11168513A (ja) | データ送受信回路及びその方法 | |
| JP5066121B2 (ja) | クロック情報とデータを伝送する装置及び方法 | |
| KR100688516B1 (ko) | 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치 | |
| JPH07288516A (ja) | シリアルデータ送受信回路 | |
| US6970527B2 (en) | Transmitting circuit and method thereof, receiving circuit and method thereof, and data communication apparatus | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| JP2978108B2 (ja) | 全電子交換器で二重化されたハイウェイデータ受信装置及び方法 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JP2002208916A (ja) | 自動位相調整回路及びデータ通信システム | |
| KR20000013037A (ko) | 데이터 송/수신 회로 및 그 방법 | |
| JP2513799B2 (ja) | パタ―ン検出回路 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JP3116920B2 (ja) | 受信シンボル誤り検出回路及び誤り検出方法 | |
| JPH05167566A (ja) | 携帯端末装置 | |
| JP3345130B2 (ja) | データ送受信装置 | |
| JP2809202B2 (ja) | クロック切り替え回路及びこれを用いたクロック乗せ換え装置 | |
| JPH0227910B2 (ja) | ||
| JPH0482444A (ja) | シリアルインターフェース | |
| JPH01241246A (ja) | デジタル信号検出回路 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH0327648A (ja) | 調歩同期式受信回路 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JP2001285262A (ja) | 位相補正装置 | |
| JP2000339872A (ja) | デコードフレーム調整方法、デコードフレーム調整回路および磁気記録装置 | |
| JP2002064584A (ja) | Ｈｄｌｃ送受信装置、及び、ｈｄｌｃ受信装置、及び、ｈｄｌｃ送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060214 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130324 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140324 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |