DE19828632A1 - Serielle Datenübertragung zwischen integrierten Schaltungen - Google Patents

Serielle Datenübertragung zwischen integrierten Schaltungen

Info

Publication number
DE19828632A1
DE19828632A1 DE19828632A DE19828632A DE19828632A1 DE 19828632 A1 DE19828632 A1 DE 19828632A1 DE 19828632 A DE19828632 A DE 19828632A DE 19828632 A DE19828632 A DE 19828632A DE 19828632 A1 DE19828632 A1 DE 19828632A1
Authority
DE
Germany
Prior art keywords
data
pulse
pulse signal
signal
time interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19828632A
Other languages
English (en)
Other versions
DE19828632B4 (de
Inventor
Gwang-Myung Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19828632A1 publication Critical patent/DE19828632A1/de
Application granted granted Critical
Publication of DE19828632B4 publication Critical patent/DE19828632B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1803Stop-and-wait protocols
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902Pulse width modulation; Pulse position modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607Details of the supervisory signal
    • H04L1/1692Physical properties of the supervisory signal, e.g. acknowledgement by energy bursts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Die Erfindung betrifft serielle Datenübertragung und insbesondere serielle Datenübertragung und seriellen Datenempfang zwischen Datenübertragungsschaltungen eines Funktionalbausteins, der in integrierten Schaltungen ausgebildet ist.
Als sich eine Technologie für Höchstintegration (VLSI) entwickelt hat, wurden eine oder mehrere Datenübertragungsschaltungen zusammen mit den Logikfunktionen in einem einzigen Chip oder Funktionalbaustein untergebracht. Zwischen diesen integrierten Schaltungen (ICs) können Daten über eine Übertragungsleitung von einem Baustein zu einem anderen seriell übertragen werden. Drei Hauptverfahren zur seriellen Übertragung werden auf diesem Gebiet verwendet: synchrone Eingabe/Ausgabe, UART (kombinierter Sender- Empfänger-Baustein für asynchrone Datenübertragung) und I2C-Übertragung. Bei der synchronen Datenübertragung werden die Sende- und Empfangsteile unter Verwendung einer gewissen Art Hilfssignal, wie z. B. einem Takt, synchronisiert. Jeder Teil besitzt einen Steuerblock zum Freigeben der seriellen Übertragung. Zwischen ihnen sind zwei Übertragungsleitungen erforderlich: eine Takt- und eine Datenleitung. Außerdem ist eine Hilfssteuerleitung erforderlich, um die Datenübertragungsschaltung zu aktivieren/deaktivieren.
UART ist dazu ausgelegt, in beiderlei Hinsicht zu arbeiten- Senden und Empfangen. Gewöhnlich nimmt es acht Datenleitungen als parallelen Eingang auf und liefert einen voll strukturierten seriellen Ausgang. Ein Chip kann somit ein serielles Signal auf einer Übertragungsleitung in die parallele Art umwandeln, die in einem System erforderlich ist, sowie von parallel zu seriell umwandeln. UART weist ebenfalls einen Steuerblock zum Freigeben der seriellen Übertragung auf. Der Nachteil dieses Verfahrens liegt darin, daß es eine begrenzte Übertragungsgeschwindigkeit aufweist.
Außerdem treten Probleme auf, wenn der Steuerblock, der als Datenübertragungsschaltung arbeitet, in einen IC-Baustein integriert ist. Erstens nimmt er in dem IC eine relativ große Chipfläche ein und zweitens verursacht er ein Rauschen durch elektromagnetische Störung (EMI), das durch die Zustandsänderung von Signalen in der Datenleitung und der Taktleitung des Steuerblocks entsteht.
Darüber hinaus wird während der seriellen Datenübertragung häufig ein Paritätsbit in einen Rahmen serieller Daten als Datensicherheitskontrolle eingefügt. Außerdem kann ein komplementäres Datensignal mit den ursprünglichen Daten übertragen werden und die Überprüfung der Übertragung kann am Empfangsteil durchgeführt werden. Diese Überprüfungsmethoden erfordern einen komplizierten Schaltungsaufbau in der Datenübertragungsschaltung und dem Signalübertragungssystem.
Die vorliegende Erfindung ist vorgesehen, die Probleme des Standes der Technik zu lösen, und es ist daher eine Aufgabe der Erfindung, eine Datenübertragungsschaltung bereitzustellen, die EMI-Strahlungen verringern kann, wenn die Daten über eine Übertragungsleitung übertragen werden.
Ferner soll eine Datenübertragungsschaltung bereitgestellt werden, die einen einfachen Aufbau und eine kleine Chipbelegungsfläche aufweist und die eine einfache Datenprüfmethode besitzt.
Gemäß der vorliegenden Erfindung wird eine Schaltung für serielle Datenübertragung bereitgestellt, welche umfaßt: einen Codierer zum Erzeugen eines Impulssignals mit spezifischer Impulsdauer, die Daten darstellt; einen Decodierer zum Wiederherstellen der Daten aus dem vom Codierer empfangenen Impulssignal; eine Datenleitung, die zwischen einem Ausgangsanschluß des Codierers und einem Dateneingangsanschluß des Decodierers angeschlossen ist; und eine Steuereinheit zum Addieren eines Werts spezifischer Daten zum zu übertragenden Datenwert und zum Subtrahieren des spezifischen Datenwerts von dem empfangenen Datenwert.
Gemäß einer bevorzugten Ausführungsform der Erfindung besteht die Dauer des Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die eine Summierung eines Einheitszeitintervalls ist.
Des weiteren entspricht die erste Impulsdauer den spezifischen Daten, die den Start des Impulssignals darstellen. Außerdem ist das Zeitintervall der ersten Impulsdauer länger als das Einheitszeitintervall der zweiten Impulsdauer.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Übertragung serieller Daten zwischen IC-Bausteinen bereitgestellt, wobei das Verfahren folgende Schritte umfaßt: Erzeugen eines ersten Impulssignals mit spezifischer Impulsdauer, die dem Wert von zu übertragenden Daten entspricht; Erzeugen eines zweiten Impulssignals, das zum ersten Impulssignal komplementär ist; und Ausgeben des ersten Impulssignals und des zweiten Impulssignals gleichzeitig über eine erste Datenübertragungsleitung bzw. eine zweite Datenübertragungsleitung.
Vorzugsweise besteht die Dauer des ersten Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die eine Summierung eines Einheitszeitintervalls ist.
Des weiteren stellt die erste Impulsdauer den Start des Impulssignals dar und das Zeitintervall der ersten Impulsdauer ist länger als das Einheitszeitintervall der zweiten Impulsdauer.
Insbesondere umfaßt der Schritt zur Erzeugung des ersten Impulssignals die Schritte: Bestimmen, ob zu übertragende Daten vorhanden sind; Berechnen der Impulsdauer entsprechend dem Wert der Daten; Erzeugen eines Impulssignals PData mit der berechneten Dauer; Bestimmen, ob die berechnete Dauer während der Erzeugung des Impulssignals verstrichen ist; und Abbrechen der Erzeugung des Impulssignals, wenn die berechnete Dauer verstrichen ist.
Vorzugsweise umfaßt der Schritt zur Erzeugung des ersten Impulssignals darüber hinaus die Schritte: Überprüfen, ob ein Bestätigungssignal ACK vom Empfänger empfangen wird; Bestimmen, ob weitere zu übertragende Daten vorhanden sind, wenn das Bestätigungssignal ACK empfangen wurde; und erneutes Übertragen des Impulssignals PData, wenn das Bestätigungssignal ACK nicht innerhalb eines vorgegebenen Zeitintervalls empfangen wurde.
Des weiteren wird gemäß der vorliegenden Erfindung ein Verfahren zum Empfangen serieller Daten zwischen IC-Bau­ steinen bereitgestellt, wobei das Verfahren die Schritte Empfangen eines ersten Impulssignals mit spezifischer Impulsdauer, die dem Wert von Daten entspricht, und eines zweiten Impulssignals, das zum ersten Impulssignal komplementär ist, über eine erste Datenübertragungsleitung und eine zweite Datenübertragungsleitung, wobei die Dauer des ersten Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die die Summierung des Einheitszeitintervalls ist, besteht; und Wiederherstellen der ursprünglichen Daten aus der zweiten Impulsdauer umfaßt.
Gemäß der bevorzugten Ausführungsform der Erfindung stellt die erste Impulsdauer den Start des Impulssignals dar. Außerdem ist das Zeitintervall der ersten Impulsdauer länger als das Einheitszeitintervall der zweiten Impulsdauer.
Vorzugsweise umfaßt der Empfangsschritt die Schritte: Bestimmen, ob die erste Impulsdauer begonnen hat; Zurücksetzen des Zählers und Zählen des vom Teiler ausgegebenen unterteilten Taktsignals; Bestimmen, ob der Endpunkt des Impulssignals während des Empfangs der Impulssignale erfaßt wird; Berechnen des Zählerausgabewerts, der einem Impulsdatensignal entspricht, wenn der Endpunkt des Impulssignals erfaßt wurde; Speichern des Zählerwerts im Register; und Wiederherstellen der ursprünglichen Daten entsprechend der zweiten Impulsdauer des ersten Impulssignals und des zweiten Impulssignals.
Des weiteren umfaßt der Empfangsschritt darüber hinaus die Schritte: Bestimmen, ob die wiederhergestellten Daten von zwei Impulsdatensignalen denselben Wert aufweisen; Erzeugen eines Bestätigungssignals, wenn zwei wiederhergestellte Daten denselben Wert aufweisen; und Senden des Bestätigungssignals über die erste Datenübertragungsleitung zum Sender.
Da gemäß dieser Erfindung die über eine Datenleitung übertragenen seriellen Daten ein einziges Impulsformat aufweisen, kann eine wirksame Verhinderung von EMI bereitgestellt werden, wenn die Daten über eine Übertragungsleitung übertragen werden. Außerdem wird die elektromagnetische Strahlung im Vergleich zu jener, die bei der herkömmlichen synchronen Datenübertragung unter Verwendung von Taktsignalen oder bei der UART-Übertragung auftritt, beträchtlich verringert. Somit können die Datenübertragungsschaltungen oder -Bausteine, die diese Datenübertragungsmethode übernehmen, frei von einem Rauschproblem sein.
Da der Sender und der Empfänger der Erfindung einen Datenausgabesteuerblock und einen Dateneingabesteuerblock mit kleinen Bauelementen aufweisen, kann die Datenübertragungsschaltung des weiteren eine kleine Chipfläche einnehmen, wenn sie in einen IC-Baustein integriert wird.
Außerdem ist gemäß dieser Erfindung eine einfache Datenprüfung und Fehlererkennung für die übertragenen Daten möglich, da ein Impulsdatensignal und sein komplementäres Impulssignal gleichzeitig vom Empfänger empfangen werden und ein Bestätigungssignal zum Sender zurückgesandt wird, wenn zwei wiederhergestellte Daten denselben Wert aufweisen. Somit kann während der seriellen Datenübertragung eine fehlerhafte Übertragung von Daten, die durch das äußere Rauschen entsteht, vermieden werden.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein schematisches Diagramm, das einen Datensender und -empfänger zeigt, die serielle Datenübertragungen über zwei Übertragungsleitungen gemäß der Erfindung durchführen;
Fig. 2 eine Wellenform von Impulsdatensignalen, die über zwei Übertragungsleitungen übertragen werden, wobei jedes Impulssignal gemäß der Erfindung eine komplementäre Beziehung zum anderen aufweist;
Fig. 3 ein Diagramm, das ein in dieser Erfindung verwendetes Datenformat des Impulsdatensignals zeigt;
Fig. 4 eine Wellenform zur Darstellung von Beispielen eines Impulsdatensignals, wobei die vorbestimmte Impulsdauer jedes Signals spezifische Daten darstellt;
Fig. 5 ein schematisches Blockdiagramm eines Datensenders gemäß einer Ausführungsform der Erfindung;
Fig. 6 ein schematisches Blockdiagramm eines Datenempfängers gemäß einer Ausführungsform der Erfindung;
Fig. 7 eine Wellenform, die ein Beispiel von Impulsdatensignalen zeigt, die aus zwei Ausgangsanschlüssen des Senders von Fig. 5 übertragen werden;
Fig. 8 eine Wellenform, die ein Beispiel von Impulsdatensignalen zeigt, die vom Empfänger von Fig. 6 empfangen werden;
Fig. 9 ein Ablaufdiagramm zur Darstellung eines Verfahrens zur seriellen Datenübertragung, das im Sender der Erfindung angewendet wird; und
Fig. 10 ein Ablaufdiagramm zur Darstellung eines Verfahrens zum seriellen Datenempfang, das im Empfänger der Erfindung angewendet wird.
Mit Bezug auf Fig. 1 sind ein Datensender und -empfänger gezeigt, die serielle Datenübertragungen über zwei Übertragungsleitungen gemäß der vorliegenden Erfindung durchführen. Der Datensender 100, der in einem IC-Baustein, wie z. B. einen in elektrischen Haushaltsgeräten verwendeten Mikrocontroller, integriert sein kann, weist einen Datenausgabesteuerblock auf. Ebenso weist der Datenempfänger 120, der in einem IC-Baustein wie z. B. einen Mikrocontroller integriert sein kann, einen Dateneingabesteuerblock auf. Der Datensender 100 weist zwei Datenausgangsanschlüsse T1, T2 auf und der Datenempfänger 120 weist zwei Dateneingangsanschlüsse T3, T4 auf. Diese Datenübertragungsanschlüsse T1 und T3 sind durch eine Datenleitung DL und die Anschlüsse T2 und T4 durch eine weitere Datenleitung DL miteinander verbunden. Die Datenleitung DL überträgt ein vom Sender 100 erzeugtes Impulsdatensignal PData und die Datenleitung DL ein zum Signal PData komplementäres Impulsdatensignal PData. Die serielle Datenübertragung wird zwischen dem Datensender 100 und dem Datenempfänger 120 gemäß der Erfindung durchgeführt. Obwohl der Datensender 100 und der Datenempfänger 120 zur Verständniserleichterung der Erfindung separat dargestellt wurden, können sowohl der Datensender 100 als auch der Datenempfänger 120 zum Aufbau einer Datenübertragungsschaltung in eine integrierte Schaltung (IC) integriert sein.
Fig. 2 zeigt ein Beispiel der Impulsdatensignale PData und PData, die über zwei Übertragungsleitungen DL bzw. DL übertragen werden. Wie gezeigt, springt ein über die Übertragungsleitung DL übertragenes Impulsdatensignal PData zwischen einem hohen und einem niedrigen Logikpegel hin und her. Das Impulssignal PData behält den hohen Pegel bei, wenn keine Daten übertragen werden. Im Gegensatz dazu behält das Impulssignal PData den niedrigen Pegel bei, wenn die Daten übertragen werden. Folglich kennzeichnen die Anteile 30 und 40 von PData mit hohem Pegel den datenlosen Bereich und der Anteil 70 mit niedrigem Pegel kennzeichnet im wesentlichen den Datenbereich. Außerdem kennzeichnet die fallende Flanke 50 des Impulssignals PData den Start der Datenübertragung, wohingegen dessen steigende Flanke 60 das Ende der Datenübertragung kennzeichnet.
Ein weiteres Impulsdatensignal PData wird über die Übertragungsleitung DL übertragen, das zwischen einem niedrigen und hohen Logikpegel mit komplementärer Beziehung zum Impulssignal PData hin- und herspringt. Folglich kennzeichnet der Anteil 80 des komplementären Impulssignals PData mit hohem Pegel den Datensendebereich.
Die durch den Datenbereich 70 des Impulssignals PData übertragenen Daten weisen gemäß dem Prinzip der Erfindung ein spezifisches Format auf. Wie in Fig. 3 dargestellt, besteht ein Datenimpuls aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall DO und einer zweiten Impulsdauer SUd, die eine Summierung eines Einheitszeitintervalls Ud ist. Obwohl in der Zeichnung das Zeitintervall DO als länger als das Einheitszeitintervall Ud dargestellt ist, kann es derart gestaltet sein, daß sie dasselbe Zeitintervall darstellen.
Fig. 4 stellt verschiedene Impulsdatensignale dar, wobei die Impulsdauer jedes Signals spezifische Daten darstellt.
In Fig. 4(a) weist das Impulsdatensignal nur die erste Impulsdauer auf, und dieser Datenimpuls kann die Zahl "0" darstellen. Das Impulssignal von Fig. 4(b) besteht aus der ersten Impulsdauer und der zweiten Impulsdauer aus einem Einheitszeitintervall Ud, und dieser Datenimpuls kann die Zahl "1" darstellen. Da des weiteren das Impulssignal von Fig. 4(c) aus der ersten Impulsdauer und der zweiten Impulsdauer aus zwei Einheitszeitintervallen 2Ud besteht, kann der Datenimpuls die Zahl "2" darstellen. Da außerdem das Impulssignal von Fig. 4(d) aus der ersten Impulsdauer und der zweiten Impulsdauer aus drei Einheitszeitintervallen 3Ud besteht, kann der Datenimpuls die Zahl "3" darstellen. Schließlich, da das Impulssignal von Fig. 4(e) aus der ersten Impulsdauer und der zweiten Impulsdauer aus sechs Einheitszeitintervallen 6Ud besteht, kann der Datenimpuls die Zahl "6" darstellen. Wie vorher angeführt, wird das komplementäre Impulsdatensignal PData, das jedem des vorstehenden Impulsdatensignals entspricht, durch den Sender 100 erzeugt und gleichzeitig über die zweite Datenleitung DL zum Empfänger 120 übertragen.
Eine Ausführungsform des Datensenders 100 ist in Fig. 5 dargestellt. Der Datensender 100 umfaßt einen Taktgenerator 200, eine Steuereinheit 140, einen Codierer 160 und einen Datenausgabepuffer 180. Die Steuereinheit 140 umfaßt eine Zentraleinheit 220 und einen Speicher 240. Der Codierer 160 umfaßt einen Steuersignalgenerator 260 und einen Impulsgenerator 280. Der Impulsgenerator 280 umfaßt einen Teiler 300, einen elektronischen Schalter 320, einen Zähler 340, einen Vergleicher 380, ein Register 360 und eine Schalterdeaktivierungseinheit 400. Der Ausgabepuffer 180 des Senders 100 umfaßt einen Puffer B1 und einen Inverter IU. Außerdem bilden der Ausgang des Puffers B1 und der des Inverters IU die Ausgangsanschlüsse T1 und T2 des Senders 100.
Die Zentraleinheit 220 empfängt ein Befehlssignal D, um ein Impulsdatensignal PData, wie in Fig. 4 dargestellt, zu erzeugen. Außerdem empfängt die Zentraleinheit 220 ein Bestätigungssignal ACK, das vom Empfänger 120 über die Datenleitung DL gesandt wird. Der Speicher 240 speichert das Steuerprogramm der Zentraleinheit 220.
Der Codierer 160 empfängt ein Taktsignal CLK1 vom Taktgenerator 200. Das Taktimpulssignal CLK1 wird im Teiler 300 unterteilt, um das Zeitintervall DO der ersten Impulsdauer und das Einheitszeitintervall Ud der zweiten Impulsdauer SUd zu bestimmen, die ein Impulsdatensignal bilden. Der Zähler 340 zählt die vom Teiler 300 unterteilten Taktimpulse. Das Register 360 empfängt einen zu übertragenden Datenwert TD und es wird der Wert des Zeitintervalls DO der ersten Impulsdauer addiert. Wenn die Daten TD vom Register 360 empfangen werden, wird der Zähler 340 auf Null zurückgesetzt. Außerdem läßt die Zentraleinheit 220 zu diesem Zeitpunkt den Steuersignalgenerator 260 ein Schaltfreigabesignal SWE erzeugen. Dieses Signal SWE wird in den elektronischen Schalter 320 eingespeist, um den Schalter einzuschalten.
Wenn der Schalter 320 eingeschaltet ist, wird der Ausgangsimpuls des Teilers 300 in den Zähler 340 eingespeist. Dann wird am Ausgang des Zählers 340 ein Impulssignal PData derart ausgegeben, daß es beginnt, seinen Logikpegel von einem hohen auf einen niedrigen Pegel zu ändern, wie in Fig. 7 gezeigt. Das Impulssignal wird über den Puffer B1 zum Ausgangsanschluß T1 gesandt. Außerdem wird gleichzeitig durch den Invertierer IU das komplementäre Impulsdatensignal PData am Anschluß T2 ausgegeben.
Während der Ausgabe des Impulssignals PData vergleicht der Vergleicher 380 den Ausgabewert des Zählers 340 mit jenem des Registers 360. Wenn sie denselben Wert aufweisen, gibt der Vergleicher 380 ein Signal an die Schalterdeaktivierungseinheit 400 aus, die wiederum den Schalter 320 abschaltet. Dies verbietet dem Schalter 320, den Ausgangsimpuls des Teilers 300 zum Zähler 340 zu übertragen, und das Impulssignal PData mit niedrigem Pegel wird auf seinen ursprünglichen hohen Pegel zurückgebracht. Dann ist die Übertragung eines Impulssignals beendet.
Mit Bezug auf Fig. 6 ist ein Datenempfänger 120 gezeigt, der gemäß einer Ausführungsform der vorliegenden Erfindung konfiguriert ist. Der Datenempfänger 120 umfaßt einen Taktgenerator 460, einen ersten Decodierer 420, einen zweiten Decodierer 420a und eine Steuereinheit 440. Der erste Decodierer 420 ist mit dem Eingangsanschluß T3 verbunden, um das aus dem Datensender 100 ausgegebene Impulssignal PData über die Datenleitung DL zu empfangen, und der zweite Decodierer 420a ist mit dem Eingangsanschluß T4 verbunden, um das komplementäre Impulssignal PData über die Datenleitung DL zu empfangen. Der erste Decodierer 420 umfaßt einen Teiler 480, einen Zähler 500 und ein Register 520. Der zweite Decodierer 420a weist dieselbe Konfiguration auf wie jene des ersten Decodierers 420. Die Steuereinheit 440 umfaßt eine Zentraleinheit 540 und einen Speicher 560, die ähnlich zu jenen des Senders 100 sind. Der Taktgenerator 460 liefert Taktimpulse CLK2 zum Teiler 480 jedes Decodierers. Die Frequenz des Taktimpulses CLK2 kann identisch zu jener des im Sender 100 verwendeten Taktimpulses CLK1 sein.
Der Takt CLK2 wird vom Teiler 480 zur Anpassung an das Zeitintervall DO der ersten Impulsdauer und das Einheitszeitintervall Ud der zweiten Impulsdauer SUd des über die Datenleitung DL empfangenen Impulsdatensignals PData unterteilt. Der unterteilte Taktimpuls wird zum Bestimmen der Impulsdauer des empfangenen Datensignals in den Zähler 500 eingespeist. Außerdem wird das empfangene Datensignal PData an den Zurücksetzungseingang des Zählers 500 angelegt. An der fallenden Flanke des empfangenen Datensignals PData wird der Zähler 500 zurückgesetzt. An der steigenden Flanke des empfangenen Datensignals PData wird der Ausgabewert des Zählers 500 im Register 520 gespeichert. Die Zentraleinheit 540 berechnet den Ausgabewert des Zählers 500; sie subtrahiert den Wert des Zeitintervalls DO vom Ausgabewert des Zählers 500. Der resultierende Wert kann als die empfangenen Daten RD1 interpretiert werden und folglich ist die Wiederherstellung der Impulsdaten PData beendet. Das komplementäre Impulsdatensignal PData wird zu anderen empfangenen Daten RD2 im zweiten Decodierer 420a in derselben Weise wie vorstehend beschrieben ebenfalls wiederhergestellt.
Des weiteren vergleicht die Zentraleinheit 440 die wiederhergestellten Daten RD1 mit den Daten RD2. Wenn die wiederhergestellten Daten RD1 und RD2 denselben Wert aufweisen, wird erkannt, daß die empfangenen Impulsdaten PData gültig sind. Wenn jedoch die wiederhergestellten Daten RD1 und RD2 unterschiedliche Werte aufweisen, bestimmt die Zentraleinheit, daß die empfangenen Daten PData nicht gültig sind.
Wenn sich herausstellt, daß die wiederhergestellten Daten RD1 und RD2 denselben Wert aufweisen, d. h. in dem Fall, daß während des Empfangs kein Fehler oder Rauschen vorliegt, kann die Zentraleinheit 440 außerdem ein Bestätigungssignal ACK erzeugen, das über die Datenleitung DL zum Sender 100 zurückgesandt wird. Das Bestätigungssignal ACK wird nach einer Zeitverzögerung gegenüber dem Endpunkt des Datenempfangs als Impulssignal erzeugt, wie in Fig. 8 dargestellt. Die Zeitverzögerung und Dauer des Bestätigungssignals ACK kann auf einen geeigneten Zeitwert eingestellt werden. Wenn das Bestätigungssignal ACK vom Sender 100 empfangen wird, wird der Zentraleinheit 220 der sichere Empfang von Impulsdaten PData im Empfänger 120 gemeldet. Wenn jedoch das Bestätigungssignal ACK nicht von der Zentraleinheit 220 empfangen wird, wird ein Befehl ausgegeben, um den Sender 100 die Impulsdaten PData erneut senden zu lassen.
Fig. 9 zeigt ein Verfahren zur seriellen Datenübertragung, das im Sender 100 angewendet wird. In Schritt 2 bestimmt die Zentraleinheit 220 des Senders 100, ob im Register 360 Daten vorhanden sind. Wenn Daten vorhanden sind, wird in Schritt 3 eine Berechnung hinsichtlich der Impulsdauer entsprechend dem Wert der Daten angestellt. Der Zähler 340 erzeugt in Schritt 4 ein Impulssignal PData mit der berechneten Dauer und das komplementäre Impulssignal PData. In Schritt 5 wird während der Erzeugung des Impulssignals bestimmt, ob die berechnete Dauer verstrichen ist. Wenn die berechnete Dauer verstrichen ist, stellt der Zähler in Schritt 6 die Erzeugung des Impulssignals ein. Schließlich überprüft die Zentraleinheit 220 in Schritt 7, ob ein Bestätigungssignal ACK vom Empfänger 120 empfangen wird. Wenn das Bestätigungssignal ACK empfangen wurde, geht es zu Schritt 2 über, um zu bestimmen, ob weitere zu übertragende Daten vorhanden sind. Wenn andererseits das Bestätigungssignal ACK nicht innerhalb des vorgegebenen Zeitintervalls empfangen wurde, geht es zu Schritt 4 über, um das Impulssignal PData und das komplementäre Impulssignal PData erneut zu erzeugen.
Fig. 10 zeigt das im Empfänger angewendete Datenempfangsverfahren gemäß der vorliegenden Erfindung. Der Empfänger 120 empfängt vom Sender 100 über die Datenleitung DL bzw. DL ein Impulssignal PData und sein komplementäres Impulssignal PData und stellt die ursprünglichen Daten durch Berechnen der Dauer des Impulssignals PData wieder her. Wenn das Impulssignal PData empfangen wird, wird zuerst in Schritt 11 bestimmt, ob die fallende Flanke des Impulssignals PData erfaßt wird. Dann werden in Schritt 12 das Impulsdatensignal PData und das komplementäre Impulsdatensignal PData empfangen. Zu diesem Zeitpunkt wird der Zähler 500 zurückgesetzt und die Zählung wird auf der Basis des vom Teiler 480 ausgegebenen unterteilten Taktsignals gestartet. Während des Empfangs dieser Signale wird in Schritt 13 des weiteren bestimmt, ob die steigende Flanke des Impulssignals erfaßt wird. Wenn die steigende Flanke des Impulssignals erfaßt wurde, wird eine Berechnung des Zählerausgabewerts, der dem Impulsdatensignal PData entspricht, angestellt. Der Zählerwert wird im Register 520 gespeichert. Damit können die ursprünglichen Daten RD1, die der Impulsdauer des empfangenen Impulssignals PData entsprechen, erhalten werden.
Das komplementäre Impulssignal PData wird unter Verwendung desselben Verfahrens wie vorstehend beschrieben zu anderen Daten RD2 wiederhergestellt. Die Daten RD2 entsprechen der Impulsdauer des empfangenen Impulssignals PData. In Schritt 15 wird des weiteren bestimmt, ob die wiederhergestellten Daten RD1 und RD2 von zwei Impulsdatensignalen denselben Wert aufweisen. Wenn zwei wiederhergestellte Daten RD1 und RD2 denselben Wert aufweisen, wird ein Bestätigungssignal ACK erzeugt, und dieses Signal wird über die Datenleitung DL zum Sender gesandt.
Wie aus der vorangehenden Beschreibung ersichtlich, weist das über eine Datenleitung übertragene Datensignal gemäß der Erfindung ein einziges Impulsformat auf. Dies trägt zu einer wirksamen Verhinderung von EMI bei, wenn die Daten über eine Übertragungsleitung übertragen werden. Die elektromagnetische Strahlung wird im Vergleich zu jener, die bei der herkömmlichen synchronen Datenübertragung unter Verwendung von Taktsignalen oder bei der UART-Übertragung auftritt, beträchtlich verringert. Somit können die Datenübertragungsschaltungen oder -Bausteine, die diese Datenübertragungsmethode übernehmen, frei von einem Rauschproblem sein.
Da der Sender und der Empfänger der Erfindung einen Datenausgabesteuerblock und einen Dateneingabesteuerblock mit kleinen Bauelementen aufweisen, kann die Datenübertragungsschaltung darüber hinaus eine kleine Chipfläche einnehmen, wenn sie in einen IC-Baustein integriert wird.
Außerdem ist gemäß dieser Erfindung eine einfache Datenprüfung und Fehlererkennung für die übertragenen Daten möglich, da ein Impulsdatensignal und sein komplementäres Impulssignal gleichzeitig vom Empfänger empfangen werden und ein Bestätigungssignal zum Sender zurückgesandt wird, wenn zwei wiederhergestellte Daten denselben Wert aufweisen. Somit kann während der seriellen Datenübertragung eine fehlerhafte Übertragung von Daten, die durch das äußere Rauschen entsteht, vermieden werden.

Claims (30)

1. Schaltung für serielle Datenübertragung, mit:
einem Codierer zum Erzeugen eines Impulssignals mit spezifischer Impulsdauer, die Daten darstellt;
einem Decodierer zum Wiederherstellen der Daten aus dem vom Codierer empfangenen Impulssignal;
einer Datenleitung, die zwischen einem Ausgangsanschluß des Codierers und einem Dateneingangsanschluß des Decodierers angeschlossen ist; und
einer Steuereinheit zum Addieren eines Werts spezifischer Daten zum zu übertragenden Datenwert und zum Subtrahieren des spezifischen Datenwerts von dem empfangenen Datenwert.
2. Datenübertragungsschaltung nach Anspruch 1, wobei die Dauer des Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die eine Summierung eines Einheitszeitintervalls ist, besteht.
3. Datenübertragungsschaltung nach Anspruch 1 oder 2, wobei die erste Impulsdauer den spezifischen Daten entspricht, die den Start des Impulssignals darstellen.
4. Datenübertragungsschaltung nach einem der Ansprüche 1 bis 3, wobei das Zeitintervall der ersten Impulsdauer länger ist als das Einheitszeitintervall der zweiten Impulsdauer.
5. Datenübertragungsschaltung nach einem der Ansprüche 1 bis 3, wobei das Zeitintervall der ersten Impulsdauer dasselbe ist wie das Einheitszeitintervall der zweiten Impulsdauer.
6. Datenübertragungsschaltung nach einem der Ansprüche 1 bis 5, wobei der Codierer einen Teiler zum Unterteilen eines Taktsignals in ein unterteiltes Taktsignal, welches mit dem Einheitszeitintervall der zweiten Impulsdauer synchronisiert wird; ein Mittel zum Speichern des Werts der addierten Daten; einen Zähler, der zurückgesetzt wird, wenn die Daten mit dem spezifischen Wert addiert werden; ein Schaltmittel zum Eingeben des unterteilten Taktsignals in den Zähler als Reaktion auf die addierten Daten; und einen Vergleicher zum Vergleichen des Zählwerts der Daten mit dem im Speichermittel gespeicherten Wert umfaßt, wobei der Vergleicher den Pegel des Impulssignals von einem ersten Pegel auf einen zweiten Pegel ändert, wenn der Zähler zurückgesetzt wird, und auf den ersten Pegel zurücksetzt, wenn die Zählerausgabedaten und die gespeicherten Daten im Speichermittel denselben Wert aufweisen.
7. Datenübertragungsschaltung nach einem der Ansprüche 1 bis 6, wobei der Decodierer einen Teiler zum Unterteilen eines Taktsignals, das mit dem Einheitszeitintervall der zweiten Impulsdauer synchronisiert wird; einen Zähler zum Zählen des unterteilten Taktsignals aus dem Teiler, wobei der Zähler aktiviert wird, wenn das empfangene Impulssignal seinen Pegelzustand von einem ersten Pegel auf einen zweiten Pegel ändert, und deaktiviert wird, wenn sich der Pegelzustand vom zweiten Pegel auf den ersten Pegel ändert; und ein Register zum Speichern des Zählerausgabewerts, wenn der Zähler deaktiviert wird, umfaßt.
8. Schaltung für serielle Datenübertragung, mit:
einem Codierer zum Erzeugen eines Impulssignals mit spezifischer Impulsdauer, die Daten darstellt, und seines komplementären Impulssignals;
einem Decodierer zum Wiederherstellen der Daten aus dem Impulssignal und dem komplementären Impulssignal, die vom Codierer empfangen werden;
einer ersten Datenleitung zum Übertragen des im Codierer erzeugten Impulssignals; und
einer zweiten Datenleitung zum Übertragen des im Codierer erzeugten komplementären Impulssignals.
9. Datenübertragungsschaltung nach Anspruch 8, wobei die Dauer des Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die eine Summierung eines Einheitszeitintervalls ist, besteht.
10. Datenübertragungsschaltung nach Anspruch 8 oder 9, wobei die erste Impulsdauer den spezifischen Daten entspricht, die den Start des Impulssignals darstellen.
11. Datenübertragungsschaltung nach einem der Ansprüche 8 bis 10, wobei das Zeitintervall der ersten Impulsdauer länger ist als das Einheitszeitintervall der zweiten Impulsdauer.
12. Datenübertragungsschaltung nach einem der Ansprüche 8 bis 10, wobei das Zeitintervall der ersten Impulsdauer dasselbe ist wie das Einheitszeitintervall der zweiten Impulsdauer.
13. Datenübertragungsschaltung nach einem der Ansprüche 8 bis 12, wobei der Codierer einen Teiler zum Unterteilen eines Taktsignals, das mit dem Einheitszeitintervall der zweiten Impulsdauer synchronisiert wird; ein Mittel zum Speichern des Werts der addierten Daten; einen Zähler, der zurückgesetzt wird, wenn die Daten mit dem spezifischen Wert addiert werden; ein Schaltmittel zum Eingeben des unterteilten Taktsignals in den Zähler als Reaktion auf die addierten Daten; einen Vergleicher zum Vergleichen des Zählwerts der Daten mit dem im Speichermittel gespeicherten Wert, und einen Ausgabepuffer, der mit der ersten Datenleitung zum Übertragen des Impulssignals und der zweiten Datenleitung zum Übertragen des komplementären Impulssignals verbunden ist, umfaßt, wobei der Vergleicher den Pegel des Impulssignals von einem ersten Pegel auf einen zweiten Pegel ändert, wenn der Zähler zurückgesetzt wird, und auf den ersten Pegel zurücksetzt, wenn die Zählerausgabedaten und die gespeicherten Daten im Speichermittel denselben Wert aufweisen.
14. Datenübertragungsschaltung nach einem der Ansprüche 8 bis 13, wobei der Decodierer einen Teiler zum Unterteilen eines Taktsignals, das mit dem Einheitszeitintervall der zweiten Impulsdauer synchronisiert wird; einen Zähler zum Zählen des unterteilten Taktsignals aus dem Teiler, wobei der Zähler aktiviert wird, wenn das empfangene Impulssignal seinen Pegelzustand von einem ersten Pegel auf einen zweiten Pegel ändert, und deaktiviert wird, wenn sich der Pegelzustand vom zweiten Pegel auf den ersten Pegel ändert; und ein Register zum Speichern des Zählerausgabewerts, wenn der Zähler deaktiviert wird, umfaßt.
15. Datenübertragungsschaltung nach Anspruch 14, wobei der Decodierer des weiteren ein Mittel zum Erzeugen eines Bestätigungssignals, wenn die wiederhergestellten Daten von dem Impulssignal und seinem komplementären Impulssignal denselben Wert aufweisen, umfaßt.
16. Datenübertragungsschaltung nach Anspruch 15, wobei das Bestätigungssignal über die erste Datenleitung zum Codierer gesandt wird.
17. Datenübertragungsschaltung nach Anspruch 13, wobei der Codierer außerdem ein Mittel zum Erfassen des vom Decodierer übertragenen Bestätigungssignals umfaßt.
18. Verfahren zur Übertragung serieller Daten zwischen IC-Bau­ steinen, wobei das Verfahren folgende Schritte umfaßt:
Erzeugen eines ersten Impulssignals mit spezifischer Impulsdauer, die dem Wert von zu übertragenden Daten entspricht;
Erzeugen eines zweiten Impulssignals, das zum ersten Impulssignal komplementär ist; und
Ausgeben des ersten Impulssignals und des zweiten Impulssignals gleichzeitig über eine erste Datenübertragungsleitung bzw. eine zweite Datenübertragungsleitung.
19. Verfahren nach Anspruch 18, wobei die Dauer des ersten Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die eine Summierung eines Einheitszeitintervalls ist, besteht.
20. Verfahren nach Anspruch 18 oder 19, wobei die erste Impulsdauer den Start des Impulssignals darstellt.
21. Verfahren nach einem der Ansprüche 18 bis 20, wobei das Zeitintervall der ersten Impulsdauer länger ist als das Einheitszeitintervall der zweiten Impulsdauer.
22. Verfahren nach einem der Ansprüche 18 bis 20, wobei das Zeitintervall der ersten Impulsdauer dasselbe ist wie das Einheitszeitintervall der zweiten Impulsdauer.
23. Verfahren nach einem der Ansprüche 18 bis 22, wobei der Schritt zur Erzeugung des ersten Impulssignals folgende Schritte umfaßt:
Bestimmen, ob zu übertragende Daten vorhanden sind;
Berechnen der Impulsdauer entsprechend dem Wert der Daten;
Erzeugen eines Impulssignals PData mit der berechneten Dauer;
Bestimmen, ob die berechnete Dauer während der Erzeugung des Impulssignals verstrichen ist; und
Abbrechen der Erzeugung des Impulssignals, wenn die berechnete Dauer verstrichen ist.
24. Verfahren nach Anspruch 23, wobei der Schritt zur Erzeugung des ersten Impulssignals darüber hinaus folgende Schritte umfaßt:
Überprüfen, ob ein Bestätigungssignal ACK vom Empfänger empfangen wird;
Bestimmen, ob weitere zu übertragende Daten vorhanden sind, wenn das Bestätigungssignal ACK empfangen wurde; und
erneutes Übertragen des Impulssignals PData, wenn das Bestätigungssignal ACK nicht innerhalb eines vorgegebenen Zeitintervalls empfangen wurde.
25. Verfahren nach einem der Ansprüche 18 bis 24, wobei der Schritt zur Erzeugung des zweiten Impulssignals den folgenden Schritt umfaßt:
Invertieren des Pegels des ersten Impulssignals am Ausgangsanschluß des Senders zur Erzeugung des komplementären Impulssignals PData.
26. Verfahren zum Empfangen serieller Daten zwischen IC-Bau­ steinen, wobei das Verfahren folgende Schritte umfaßt:
Empfangen eines ersten Impulssignals mit spezifischer Impulsdauer, die dem Wert von Daten entspricht, und eines zweiten Impulssignals, das zum ersten Impulssignal komplementär ist, über eine erste Datenübertragungsleitung und eine zweite Datenübertragungsleitung, wobei die Dauer des ersten Impulssignals aus einer ersten Impulsdauer aus einem vorbestimmten Zeitintervall und einer zweiten Impulsdauer, die die Summierung des Einheitszeitintervalls ist, besteht; und
Wiederherstellen der ursprünglichen Daten aus der zweiten Impulsdauer.
27. Verfahren nach Anspruch 26, wobei die erste Impulsdauer den Start des Impulssignals darstellt.
28. Verfahren nach Anspruch 26, wobei das Zeitintervall der ersten Impulsdauer länger ist als das Einheitszeitintervall der zweiten Impulsdauer.
29. Verfahren nach Anspruch 26 oder 27, wobei der Empfangsschritt folgende Schritte umfaßt:
Bestimmen, ob die erste Impulsdauer begonnen hat;
Zurücksetzen des Zählers und Zählen des vom Teiler ausgegebenen unterteilten Taktsignals;
Bestimmen, ob der Endpunkt des Impulssignals während des Empfangs der Impulssignale erfaßt wird;
Berechnen des Zählerausgabewerts, der einem Impulsdatensignal entspricht, wenn der Endpunkt des Impulssignals erfaßt wurde;
Speichern des Zählerwerts im Register; und
Wiederherstellen der ursprünglichen Daten entsprechend der zweiten Impulsdauer des ersten Impulssignals und des zweiten Impulssignals.
30. Verfahren nach Anspruch 29, wobei der Empfangsschritt darüber hinaus folgende Schritte umfaßt:
Bestimmen, ob die wiederhergestellten Daten von zwei Impulsdatensignalen denselben Wert aufweisen;
Erzeugen eines Bestätigungssignals, wenn zwei wiederhergestellte Daten denselben Wert aufweisen; und
Senden des Bestätigungssignals über die erste Datenübertragungsleitung zum Sender.
DE19828632A 1997-08-28 1998-06-26 Datenempfänger und Datensender zur seriellen Datenübertragung Expired - Fee Related DE19828632B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997-42213 1997-08-28
KR1019970042213A KR100235842B1 (ko) 1997-08-28 1997-08-28 데이터 송/수신 회로 및 그 방법

Publications (2)

Publication Number Publication Date
DE19828632A1 true DE19828632A1 (de) 1999-03-04
DE19828632B4 DE19828632B4 (de) 2007-08-02

Family

ID=19519165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19828632A Expired - Fee Related DE19828632B4 (de) 1997-08-28 1998-06-26 Datenempfänger und Datensender zur seriellen Datenübertragung

Country Status (6)

Country Link
US (1) US6275526B1 (de)
JP (1) JP3784176B2 (de)
KR (1) KR100235842B1 (de)
CN (1) CN1171398C (de)
DE (1) DE19828632B4 (de)
TW (1) TW380338B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1163754A2 (de) * 1999-03-31 2001-12-19 Infineon Technologies AG Diversitätsverfahren zum übertragen von daten

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013037A (ko) * 1998-08-04 2000-03-06 윤종용 데이터 송/수신 회로 및 그 방법
JP3525831B2 (ja) 1999-11-17 2004-05-10 日本電気株式会社 クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法
US6760367B1 (en) * 2000-09-26 2004-07-06 Eni Technology, Inc. Internal noise immune data communications scheme
KR20030004696A (ko) * 2001-07-06 2003-01-15 (주)제이앤에스개발무역 에러검출 자동 보정 시스템 방식에 의한 양방향 전력선통신 제어 시스템 및 방법
US20050032516A1 (en) * 2002-05-24 2005-02-10 Bruno Marchevsky Method and apparatus for detecting the presence of a wireless network
DE60209465D1 (de) * 2002-09-02 2006-04-27 St Microelectronics Srl Hochgeschwindigkeitschnittstelle für Funkanlagen
US8073040B1 (en) * 2004-08-20 2011-12-06 Altera Corporation Serial communications control plane with optional features
US7356756B1 (en) * 2004-08-20 2008-04-08 Altera Corporation Serial communications data path with optional features
US8090810B1 (en) 2005-03-04 2012-01-03 Netapp, Inc. Configuring a remote management module in a processing system
US7487343B1 (en) 2005-03-04 2009-02-03 Netapp, Inc. Method and apparatus for boot image selection and recovery via a remote management module
US8291063B2 (en) * 2005-03-04 2012-10-16 Netapp, Inc. Method and apparatus for communicating between an agent and a remote management module in a processing system
US7899680B2 (en) * 2005-03-04 2011-03-01 Netapp, Inc. Storage of administrative data on a remote management device
US7805629B2 (en) * 2005-03-04 2010-09-28 Netapp, Inc. Protecting data transactions on an integrated circuit bus
US7634760B1 (en) 2005-05-23 2009-12-15 Netapp, Inc. System and method for remote execution of a debugging utility using a remote management module
EP1798921A1 (de) * 2005-12-16 2007-06-20 STMicroelectronics (Research & Development) Limited Vermittlung mit einer gepulsten seriellen Verbindung
US20070240019A1 (en) * 2005-12-29 2007-10-11 International Business Machines Corporation Systems and methods for correcting errors in I2C bus communications
KR101278270B1 (ko) * 2011-08-26 2013-06-24 에스케이하이닉스 주식회사 반도체 장치
JP5801231B2 (ja) * 2012-03-22 2015-10-28 株式会社東芝 伝送システム、復号装置、メモリコントローラおよびメモリシステム
CN103532686B (zh) * 2012-07-03 2016-09-28 中国科学院微电子研究所 带有线序自适应功能的串行数据收发电路及其控制方法
CN102799195B (zh) * 2012-07-12 2014-09-24 清华大学 一种增量光栅信号处理方法
CN103544128B (zh) * 2013-10-28 2016-08-24 无锡中感微电子股份有限公司 芯片之间的单信号线通信方法、装置及系统
CN104270125B (zh) * 2014-08-29 2016-10-26 北京凌云光技术有限责任公司 同步脉冲信号补舍方法及装置
CN104298625A (zh) * 2014-10-11 2015-01-21 龙迅半导体科技(合肥)有限公司 一种iic设备地址的检测方法及装置
JP2016092445A (ja) * 2014-10-29 2016-05-23 株式会社リコー シリアル通信システム
CN104967504A (zh) * 2015-07-08 2015-10-07 北京麓柏科技有限公司 链路数据保护的方法和装置
DE102017214421A1 (de) * 2017-08-18 2019-02-21 Robert Bosch Gmbh Verfahren und Vorrichtung zur Synchronisation von Prozessen auf wenigstens zwei Prozessoren
CN107557984B (zh) * 2017-08-25 2019-05-28 肇庆市立泰电子产品有限公司 一种高性能的针织机选针器并行数据传输协议
WO2019055894A1 (en) * 2017-09-18 2019-03-21 Intel Corporation TIME-ENCODED DATA COMMUNICATION PROTOCOL, APPARATUS AND METHOD FOR PRODUCING AND RECEIVING DATA SIGNAL
US11979177B2 (en) 2017-09-18 2024-05-07 Intel Corporation Time encoded data communication protocol, apparatus and method for generating and receiving a data signal
CN112118083A (zh) * 2020-09-02 2020-12-22 广东瑞德智能科技股份有限公司 一种单线半双工的通信方法、通信装置及设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2235438B1 (de) * 1973-06-26 1976-05-07 Labo Cent Telecommunicat
US4178549A (en) * 1978-03-27 1979-12-11 National Semiconductor Corporation Recognition of a received signal as being from a particular transmitter
US5185765A (en) * 1986-05-08 1993-02-09 Walker Harold R High speed data communication system using phase shift key coding
US5216667A (en) * 1991-05-24 1993-06-01 International Business Machines Corporation Simultaneous bidirectional transceiver
CH686465A5 (de) * 1993-01-26 1996-03-29 Royale Consultants Ltd Verfahren und Einrichtung zur bidirektionalen Informationsuebertragung (Full-Duplex).
US5905716A (en) * 1996-12-09 1999-05-18 Ericsson, Inc. Asynchronous full duplex communications over a single channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1163754A2 (de) * 1999-03-31 2001-12-19 Infineon Technologies AG Diversitätsverfahren zum übertragen von daten

Also Published As

Publication number Publication date
KR100235842B1 (ko) 1999-12-15
KR19990018932A (ko) 1999-03-15
US6275526B1 (en) 2001-08-14
JPH11168513A (ja) 1999-06-22
CN1212517A (zh) 1999-03-31
TW380338B (en) 2000-01-21
CN1171398C (zh) 2004-10-13
DE19828632B4 (de) 2007-08-02
JP3784176B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
DE19828632A1 (de) Serielle Datenübertragung zwischen integrierten Schaltungen
EP0269812B1 (de) Verfahren und Anordnung zur Versorgung einer Taktleitung mit einem von zwei Taktsignalen in Abhängigkeit vom Pegel eines der beiden Taktsignale
DE69109558T2 (de) Verfahren und Anordnung für digitale serielle Datenübertragung.
DE69132757T2 (de) Vorrichtung zu Parallelserien und zur Serienparallelwandlung von Daten und dadurch entstandenes serielles digitales Nachrichtenübertragungssystem
DE10255368A1 (de) Bussystem und Wiederholungsverfahren
DE2705780B2 (de) Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen
DE69328648T2 (de) Übertragungssteuerungsvorrichtung
DE19820435B4 (de) Signalsende- und Empfangsvorrichtung für das Leiterbahnsystem in einem Bauteil mit mehreren Logikwerten
DE3815531C2 (de)
DE19957613A1 (de) Synchronisierungselement zum Konvertieren eines asynchronen Impulssignals lin ein synchrones Impulssignal
DE102017208116A1 (de) Datenübertragungs/Empfangsvorrichtung und Datenübertragungs/Empfangsverfahren
EP0009600B1 (de) Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems
DE1934675A1 (de) Fehlererkennungsverfahren fuer Datenuebertragungssysteme
WO2001024441A2 (de) Verfahren und vorrichtung zur bidirektionalen kommunikation wenigstens zweier kommunikationsteilnehmer
DE19521404A1 (de) Mikrocomputer mit eingebauter serieller Eingabe-Ausgabe-Schaltung
DE2848803A1 (de) Schaltungsanordnung zur uebertragung eines digitalen datensignals
DE2326658C3 (de) Datentrennvorrichtung
DE1256689C2 (de) Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen
DE4431791C2 (de) Signalauswahlvorrichtung
DE4437959C2 (de) Serielle Kommunikationsschaltung
DE69120364T2 (de) Verfahren und Gerät zur Wahrnehmung einer Rahmenbitfolge in einem digitalen Datenübertragungssystem
DE69123191T2 (de) System zum Festlegen von Datenübertragungsprotokollen in einer Multiplexanlage
DE10101196A1 (de) Interfaceschaltung und Verfahren für Digitalsignale
DE60223657T2 (de) Taktwiederherstellungsschaltung
DE19515384C2 (de) Schaltungsanordnung, welche den gleichzeitigen Sendezugriff mehrerer Geräte auf einen Datenbus reduziert

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150101