JPH0227910B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電力線搬送システムの受信器に関する
ものである。

［従来の技術］ 第１図は電力線搬送システムの基本概略回路ブ
ロツク図を示し、かかるシステムでは例えば
AC100Vの電力線１に送信器T₁，T₂…と受信器
R₁，R₂…を接続し、送信器T₁，T₂…からは例え
ば120KHzの搬送波に乗せた制御信号を電力線１
に重畳させて伝送するようになつている。一方受
信器R₁，R₂…は制御信号を受信して、負荷制御
を行なうようになつており、その負荷制御の方法
としてはリレー接点によつて負荷３をオン、オフ
したり、或いはトライアツクのようなスイツチン
グ素子により負荷たるランプの調光を行なう方法
があり、第１図回路では負荷２として用いたラン
プを調光するようなつている。

第２図は電力線１に乗せる制御信号を模式的に
示すもので、50或いは60Hzの交流電源波形に
120KHzの信号が重畳されて、制御信号が構成さ
れ、図示する信号形式では電源波形の半波に１ビ
ツトの情報を乗せている。そして該半波の区間を
４分割し、その１分割区間ごとを１サブビツトと
しており、サブビツトの組み合せで、データ
“Ｓ”、データ“φ”、データ“１”を表わしてい
る。そして図においてはデータ“Ｓ”、即ちスタ
ートマークＳは“0101”、データ“φ”は
“0100”、データ“１”は“0111”と夫々サブビツ
トを組合せて構成されている。

第３図は送信器T₁，T₂…が送る制御信号の信
号形式を示したもので、スタートデータが１ビツ
ト、モードデータが４ビツト、アドレスデータが
４ビツト、調光データが４ビツト、チエツクサム
データが４ビツトの計17ビツトによつて制御信号
は構成される。そしてモードデータは信号の内容
を示すもので、オンモード、オフモード、調光モ
ード等のデータがある。またアドレスデータは
送、受信器Ｔ、Ｒの組合わせに当てられたチヤン
ネルデータを示すもので、４ビツトであれば16組
が個別に制御できる。調光データは調光モード時
に調光レベルを指定するデータで16段の調光レベ
ルを指定することができる。チエツクサムデータ
は信号の誤り検出のためモード、アドレス、調光
の各データの和を４ビツトのデータとして送るも
のである。

第４図は送信器（受信器）のブロツク図を示し
たもので、送信器Ｔ（受信器Ｒ）は信号線である
電力線１に制御信号を搬送信号として乗せ、また
電力線１上の信号を復調し、ロジツク回路部へ送
り込む変復調部３、受信した信号の周波数を検定
し、120KHzの搬送信号のみを取出すカウンタと
ゲートとよりなる受信周波数検定部４、受信した
信号のサブビツト構成から、データ“Ｓ”、デー
タ“φ”、データ“１”を再生するシフトレジス
タ、ゲートよりなる受信データ再生部５、モー
ド、アドレス等を検定できるように受信データを
シリアル−パラレル変換する、シストレジスタ、
ゲート、加算器、ラツチよりなる受信シフトレジ
スタ部６、受信した信号のモードを検定分類する
ゲート、ラツチよりなるモード分類部７、ON／
OFF、UP／DOWN等のキーk₁…の入力データ
によつて送信データを作るキー入力部８、キーk₁
…入力により、調光時の調光レベルを決定するカ
ウンタよりなる調光データ作成部９、送信データ
をパラレル−シリアルに変換するシフトレジス
タ、ゲート、加算器、ラツチよりなる送信シフト
レジスタ部１０、この送信シフトレジスタ部１０
より出力される“１”データ、“φ”データより
サブビツト構成の信号を作成する送信データ作成
部１１、送信データと受信データとを比較し電力
線１上のノイズなどによるエラーを検出するゲー
トよりなる伝送エラー検出器１２、基本クロツク
に従い、送、受信のタイミングを決める送受タイ
ミングコントロール部１３、同期信号である商用
電源のゼロクロスを検出するゲート等の回路より
なるゼロクロス検定部１４、ゼロクロスに基いて
回路内で必要な多相クロツクを発生するカウン
タ、ゲートよりなるゼロクロス同期パルス発生回
路１５から基本的に構成され、受信器Ｒではこの
ほかにモード分類部７の出力に応じて、負荷２の
オン、オフ等の制御を行なうリレーRyのリレー
ドライブ回路１６が設けられている。

ここでこのような構成の電力線搬送システムに
おいて交流電源ACのゼロクロスに同期したゼロ
クロスパルスφ₀を得るゼロクロス検定部１４の
具体回路を第５図に示す。即ちゼロクロス検定部
１４では交流電源ACをダイオードブリツジ２０
で両波整流し、抵抗１７，１８で分圧した後、ゲ
ート１９で波形整形する。第６図ａ，ｂは交流電
源ACの全波整流波形と、ゲート１９のスレツシ
ヨルド以下の部分のＨレベルとなつて得られたパ
ルス信号を示す。このパルス信号がゼロクロスパ
ルスφ₀となるのである。このゼロクロスパルス
φ₀を基にしてゼロクロス同期パルス発生回路１
５で第７図のようにゼロクロスパルスに同期した
多相のクロツクパルスφ₁，φ₂…φnを作成するの
である。第８図はゼロクロス同期パルス発生回路
１５の従来の回路例を示す。この回路では５ビツ
トのカウンタ１５ａとデコーダ１５ｂより構成さ
れ、ゼロクロスパルスφ₀はカウンタ１５ａのリ
セツト端RSTに入力され、クロツク端子CKには
ゼロクロスパルスφ₀より高速の内部クロツクCP
が入力される。カウンタ１５ａはゼロクロスパル
スφ₀の入力ごと、即ち交流電源ACのゼロクロス
ごとにリセツトされるので、カウンタ１５ａの出
力をデコーダ１５ｂでデコードすればゼロクロス
から決まつた時間後に常にクロツクパルスφ₁，
φ₂…φnを出すことができるのである。そしてデ
コードする数を変えることにより多相クロツクを
得ることができるのである。

［発明が解決しようとする課題］ しかしながら第８図図示の回路では次のような
問題点があつた。即ち停電によつて交流電源AC
電圧がなくなつた場合、第５図のゲート１９の入
力はＬレベルとなり、ゼロクロスパルスφ₀出力
は連続的にＨレベルとなる。従つて第８図の回路
においてはカウンタ１５ａに連続してリセツトが
かけられてしまい、その結果として、φ₁〜φnの
クロツク出力は停止してしまう。ここで回路全体
が停止する場合は問題が少ないが、回路電源をバ
ツクアツプして回路の電源が落ちない場合、遂次
処理するべき動作が途中で停止してしまう。その
例を第９図回路によつて示す。この回路図はリレ
ードライブ回路１６を示し、図中１６ａはリレー
Ryをドライブするか否かを決定する論理部で、
この論理部１６ａの出力によつてラツチ１６ｂを
介してトランジスタ１６ｃを制御し、リレーRy
のコイルを励磁するのである。ところで正常動作
時にはクロツクφ₁に同期したタイミングでラツ
チ１６ｂがセツトされ、クロツクφnでリセツト
される。一方リレーRyはφ₁〜φnのクロツクパル
ス発生期間中励磁される。ここで例えばφ₁，φ₂
のクロツクパルス発生期間で、クロツクパルスの
発生が停止すると、ラツチ１６ｂはセツトされた
ままとなり、リレーRyは連続的に励磁されるこ
とになる。ここでリレーRyがラツチングリレー
のようにパルスドライブのため定格以上の電流を
流している場合、リレーコイルが焼損するという
恐れがあつた。このリレードライブ回路１６の例
のように電流が供給されている状態でクロツク
φ₁〜φnが停止することにより種々のトラブルが
発生する可能性があつた。

本発明の上述の欠点に鑑みて為されたもので、
その目的とするところはゼロクロスする電流の停
電やシヨート等が起きてもバツクアツプがある間
正常状態と同様なクロツクパルスが確保できてク
ロツクの停止によるトラブルの発生を防止できる
電力線搬送システム用のゼロクロス同期パルス発
生回路を提供するにある。

［課題を解決するための手段］ 本発明は電力線搬送システムの受信器におい
て、ゼロクロス同期パルス発生回路として通常時
は交流電源より得た電源で、停電中はバツクアツ
プ電源で駆動されるゼロクロス同期パルス発生回
路を用いるとともに、該ゼロクロス同期パルス発
生回路には交流電源のゼロクロスに同期してゼロ
クロス検定部より出力するゼロクロスパルスの立
上がりを検出する立ち上がり検出部と、ゼロクロ
スパルスの周期より短い周期の内部クロツクにて
カウント動作するカウンタと、このカウンタのカ
ウンタ出力をデコードして多相のクロツクを発生
するとともにゼロクロスパルスの入力タイミング
より遅れて停電中信号を発生するデコーダとを備
え、前記立ち上がり検出部の出力と停電中信号と
の論理和出力でカウンタのリセツトをかけるよう
にしたものである。

［作用］ 而して本発明によれば停電が起きても、バツク
アツプ電源があるかぎり、正常時と同様なゼロク
ロスに同期したクロツクを発生させることがで
き、クロツクを用いてセツト信号、リセツト信号
を得る負荷駆動手段においても、停電がおきて負
荷駆動が継続されるようなことがなく、確実にリ
セツトできるから、負荷動作によるトラブルの発
生を無くすことができるのである。

以下本発明を実施例図によつて説明する。第１
０図は実施例の回路図を示し、２１はゼロクロス
同期パルス発生回路で、第４図のゼロクロス同期
パルス発生回路１５と対応するものであり、２個
のＤ型フリツプフロツプ２２ａ，２２ｂとアンド
ゲート２３からなる立上がり検出部２４、カウン
タ２５、ゲート回路からなるデコーダ２６及びオ
アゲート２７から構成される。立上がり検出部２
４は第５図で示したゼロクロス検定部１４と同様
なゼロクロス検定部１４′よりゼロクロスパルス
φ₀を１段目のＤ型フリツプフロツプ２２ａのＤ
端子に入力して、このＤ型フリツプフロツプ２２
ａにおいてゼロクロスパルスφ₀より十分速い内
部クロツクCPでサンプリングし、更に２段目の
Ｄ型フリツプフロツプ２２ｂのＤ端子へ第１１図
ａの１段目のQ₁出力を入力してこのＤ型フリツ
プフロツプ２２ｂの₂出力（第１１図ｂ）と前
記Q₁出力とを第１１図ｃで示すようにアンドを
とることにより、ゼロクロスパルスの立上がりを
取出すことができるのである。そのため第１１図
ａの○イの部分のようにパルスがＨレベルのままに
なつても立上がり部分のみパルルが出て通常はＬ
レベル出力となる。アンドゲート２３の出力パル
スはオアゲート２７を通り、カウンタ２５をリセ
ツトする。このカウンタ２５は第８図回路のカウ
ンタ１５ａと同じく、速いクロツクCPによつて
カウント動作しており、カウンタ２５の出力を適
当なゲートの組合わせ回路からなるデコーダ２６
でデコードすることによつて第１２図ａで示すゼ
ロクロスパルスφ₀と任意の間隔を持つたφ₁〜φn
なるｎ相のクロツクを得ることができるのであ
る。この様子は第１２図ｂ〜ｄに示す。ここでデ
コーダ２６の出力に停電中信号SPを出しており、
この信号はカウンタ２５にリセツトがかかつてか
らゼロクロスパルスφ₀の周期以上の時間が経過
してから出るようにデコードしておく。従つて通
常ゼロクロスが入力されている間は停電中信号
SPがデコードされる以前に次のゼロクロスパル
スφ₀の立上がりに同期してカウンタ２５はリセ
ツトされ、そのため停電中信号SPが出ることは
ない（第１２図ｅ）。しかし一旦停電が起こり、
バツクアツプ電源に切替つてゼロクロスパルス
φ₀の入力が停止すると、アンドゲート２３の出
力はＬレベルとなり、カウンタ２５のリセツトが
かからなくなる。そのため停電中信号SPがデコ
ーダ２６でデコードされるようになつて、第１２
図ｅの後半で示すように停電中信号SPが出力さ
れると、これによりカウンタ２６がリセツトさ
れ、再びカウンタ２６はゼロよりカウントを始め
φ₁〜φnのクロツクを出力することになる。そし
て停電中信号SPによつてカウンタ２６をリセツ
トするという過程が連続して起きる。このことに
より、停電時でも回路のバツクアツプ電源から供
給される間はクロツクφ₁〜φnが停止することは
ない。ここで停電中信号SPの出るタイミングを
ゼロクロスパルスφ₀の入力されるタイミングの
直後に設定しておくと、停電中信号SPは疑似ゼ
ロクロスパルスとみなすことができφ₁〜φnのク
ロツクは正常時と大差ないものが得られることに
なる。

而して受信器Ｒに用いられる第９図の負荷駆動
手段である回路のラツチ１６ｂのリセツト信号、
セツト信号として上述のように構成したゼロクロ
ス同期パルス発生回路２１のクロツクφ₁，φnを
用いた場合でも、停電時にトラブル発生が起きな
いのである。

［発明の効果］ 本発明は上述のように構成してあるので、交流
電源の停電やシヨートによつてゼロクロスパルス
が検出できなくても、停電中信号によつてバツク
アツプ電源があるかぎり、カウンタを所定周期で
リセツトすることができるから正常時と同様なゼ
ロクロスに同期したクロツクを発生させることが
できるものであつて、例えばゼロクロスパルスに
同期したクロツクを用い停電中にはバツクアツプ
電源で動作する負荷駆動手段のトラブルの発生を
防ぐことができ、特に電力線搬送システムのよう
に相互の送、受信器間で伝送を行なうものでは相
互の伝送が停電によつて停止しても各々の機器で
の処理を継続させて行なうことが可能となるとい
う優れた効果を奏し、またカウンタ、立上がり検
出部、デコーダ、オアゲートというような従来の
回路に部品を付加えた簡単な回路構成で実現でき
るという効果を奏す。

【図面の簡単な説明】

第１図は本発明を用いる電力搬送システムの概
略回路ブロツク図、第２図は同上に使用する制御
信号の模式図、第３図は制御信号の構成説明図、
第４図は同上に用いる送（受）信器の回路ブロツ
ク図、第５図は同上に用いるゼロクロス検定部の
回路図、第６図ａ，ｂは同上のゼロクロス検定部
の動作説明用のタイムチヤート、第７図は同上の
ゼロクロス同期パルス発生回路の多相クロツクと
ゼロクロスパルスの関係説明図、第８図は同上の
従来使用せるゼロクロス同期パルス発生回路の回
路図、第９図は同上のリレードライブ回路の具体
回路図、第１０図は本発明の一実施例の回路図、
第１１図ａ〜ｃは同上の立上がり検出部の動作説
明用のタイムチヤート、第１２図ａ〜ｅは同上の
動作説明用のタイムチヤートであり、１４′はゼ
ロクロス検定部、２１はゼロクロス同期パルス発
生回路、２２ａ，２２ｂはＤ型フリツプフロツ
プ、２３はアンドゲート、２４は立上がり検出
部、２５はカウンタ、２６はデコーダ、SPは停
電中信号、CPは内部クロツク、φ₀はゼロクロス
パルス、φ₁〜φnは多相クロツクである。

Claims (1)

【特許請求の範囲】
1. １ 電力線に印加される交流電流のゼロクロスを
   検定するゼロクロス検定手段と、該ゼロクロス検
   定手段で検出されたゼロクロスに基づいて必要な
   多相クロツクを発生するゼロクロス同期パルス発
   生回路と、該ゼロクロス同期パルス発生回路から
   のクロツクに基づいたタイミングで電力線上に重
   畳される搬送信号を受信復調する受信復調手段
   と、受信復調された信号内容に基づき上記多相ク
   ロツク内の２つのクロツクをセツト信号、リセツ
   ト信号として利用してラツチ回路の出力を反転さ
   せるとともに、セツトされてからリセツトされる
   までの間の上記ラツチ回路の出力で負荷を駆動す
   る駆動手段とを少なくとも備えた電力線搬送シス
   テムの受信器において、上記ゼロクロス同期パル
   ス発生回路として通常時は交流電源より得た電源
   で、停電中はバツクアツプ電源で駆動されるゼロ
   クロス同期パルス発生回路を用いるとともに、該
   ゼロクロス同期パルス発生回路には交流電源のゼ
   ロクロスに同期してゼロクロス検定部より出力す
   るゼロクロスパルスの立ち上がりを検出する立ち
   上がり検出部と、ゼロクロスパルスの周期より短
   い周期の内部クロツクにてカウント動作するカウ
   ンタと、このカウンタのカウンタ出力をデコード
   して多相のクロツクを発生するとともにゼロクロ
   スパルスの入力タイミングより遅れて停電中信号
   を発生するデコーダとを備え、上記立ち上がり検
   出部の出力と停電中信号との論理和出力でカウン
   タのリセツトをかけるようにしたことを特徴とす
   る電力線搬送システムの受信器。