JPS5812568A - 電力線搬送システムの受信器 - Google Patents
電力線搬送システムの受信器Info
- Publication number
- JPS5812568A JPS5812568A JP56111204A JP11120481A JPS5812568A JP S5812568 A JPS5812568 A JP S5812568A JP 56111204 A JP56111204 A JP 56111204A JP 11120481 A JP11120481 A JP 11120481A JP S5812568 A JPS5812568 A JP S5812568A
- Authority
- JP
- Japan
- Prior art keywords
- output
- zero
- counter
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電力線搬送システム用のｔ！０り０ス同期パル
ス発生回路に関するものである。
ス発生回路に関するものである。
第１図は電力線搬送システムの基本概略回路ブロック図
を示し、かかるシステムでは例えば＾Ｃ１００ｖの電力
線＋１１に送信器Ｔｓ、 Ｔｓ・・・と受信器Ｒｔ、
Ｒｇ・・・を接続し、送信器Ｔｔ、 Ｔｓ・・・からは
例えば１２０ ＫＨｇの搬送波に乗せた制御信号を電力
線用に重畳させて伝送するよう和なっている。−力受信
器Ｒｒ、 Ｒｓ・・・は制御信号を受信して、負荷制御
を行なうようｋなっており、その負゛荷制御の方法とし
てはリレー接点によって負荷（３１をオン、オフしたり
、或いはトうイアツクのようなスイッチング素子により
負荷たる５シづの調光を行なう方法があり、第１図回路
では負荷（２）として用いたうシづを調光するようなっ
ている。
を示し、かかるシステムでは例えば＾Ｃ１００ｖの電力
線＋１１に送信器Ｔｓ、 Ｔｓ・・・と受信器Ｒｔ、
Ｒｇ・・・を接続し、送信器Ｔｔ、 Ｔｓ・・・からは
例えば１２０ ＫＨｇの搬送波に乗せた制御信号を電力
線用に重畳させて伝送するよう和なっている。−力受信
器Ｒｒ、 Ｒｓ・・・は制御信号を受信して、負荷制御
を行なうようｋなっており、その負゛荷制御の方法とし
てはリレー接点によって負荷（３１をオン、オフしたり
、或いはトうイアツクのようなスイッチング素子により
負荷たる５シづの調光を行なう方法があり、第１図回路
では負荷（２）として用いたうシづを調光するようなっ
ている。
第２図は電力線用に乗せる制御信号を模式的に示すもの
で、５Ｇ或いは＠ＱＨｚの交流電源波形に１２０ＫＨｚ
の信号が重畳されて、制御信号が構成され、図示する信
号形式では電源波形の半波に１ピツトの情報を乗せてい
る。モして該半波の区間を４分割し、その１分割区間ご
とを１ｇプピウトとじており、すづピットの組み合せで
、５！−タ“Ｓ＃、イータ“φ“、イータ“１“を表わ
している。そして図においてはイータ＃Ｓ＃、即ちスタ
ートマーク８は“０１０１”、イータ“−“は”０１０
０”、 イータ“１＃は’０１１１“と夫々寸づピット
を組合せて構成されている。
で、５Ｇ或いは＠ＱＨｚの交流電源波形に１２０ＫＨｚ
の信号が重畳されて、制御信号が構成され、図示する信
号形式では電源波形の半波に１ピツトの情報を乗せてい
る。モして該半波の区間を４分割し、その１分割区間ご
とを１ｇプピウトとじており、すづピットの組み合せで
、５！−タ“Ｓ＃、イータ“φ“、イータ“１“を表わ
している。そして図においてはイータ＃Ｓ＃、即ちスタ
ートマーク８は“０１０１”、イータ“−“は”０１０
０”、 イータ“１＃は’０１１１“と夫々寸づピット
を組合せて構成されている。
第８図は送信器ＴＩ、 Ｔｓ・・・が送る制御信号の信
号形式を示したもので、スタートマークが１ヒツト％ｔ
−ドデータが４ピｔソト、アドレスイータが４ヒ１リド
、調光データが４ピツト、チェックサムイータが４ヒツ
トの計１７ピツトによって制御信号は構成される。そし
てモードイータは信号の内容を示すもので、オン℃−ド
、オフｔ−ド、訓光七−ド等のイータがある。またアド
レスイータは送。
号形式を示したもので、スタートマークが１ヒツト％ｔ
−ドデータが４ピｔソト、アドレスイータが４ヒ１リド
、調光データが４ピツト、チェックサムイータが４ヒツ
トの計１７ピツトによって制御信号は構成される。そし
てモードイータは信号の内容を示すもので、オン℃−ド
、オフｔ−ド、訓光七−ド等のイータがある。またアド
レスイータは送。
受信器Ｔ、Ｒの組合わせに当てられたチャンネルイータ
を示す本ので、４ピツトであれば１６組が個別に制御で
きる。調光データは調光モード時に調光レベルを指定す
るイータで１６段の調光レベルを指定することができる
。チェックサムイータは信号の誤り検出のためモード、
アドレス、調光の各イータの和を４ピツトのイータとし
て送るものである。
を示す本ので、４ピツトであれば１６組が個別に制御で
きる。調光データは調光モード時に調光レベルを指定す
るイータで１６段の調光レベルを指定することができる
。チェックサムイータは信号の誤り検出のためモード、
アドレス、調光の各イータの和を４ピツトのイータとし
て送るものである。
第４図は送信器（受信器）のブロック図を示したもので
、送信器Ｔ（受信器Ｒ）は信号線である電力＆ｌＩ Ｉ
ｌｌ Ｋ制御信号を搬送信号として東せ、また電力線口
）上の信号を復調し、ロジック回路部へ送り込む変復調
部１３）％受信［、た信号の周波数を検定し、１２０
ＫＨｚの搬送信号のみを取出すカラシタとゲートとより
なる受信周波数検定部（４）、受信した信号のりづピ１
ソト構成から、イータ“８“、イータ“−”、データ＃
ｌ＃を再生するシフトしジスタ、ゲートよりなる受信イ
ータ再生部（５１、モード、アドレス等を検定できるよ
うに受信イータをシリアル−パラレル変換する。シフト
レジスタ、ゲート、加算器、ラッチより々る受信シフト
レジスタ部（６１，受信した信号のモードを検定分類す
るゲート、ラッチよりなるモード分類部＋ｙ＋、０Ｎ１
０ＦＦＵＰ／ＤＯＷＮ専の十−ｋｌ・・・の入力イータ
によって送信イータを作る十−人力部１８１． ＋−ｋ
Ｂ・・・入力 ゛により％調光時の調光レベルを決定
すゐカウンタよりなる調光イータ作成部（９）、送信イ
ータをパラしルーシリアルに変換するシフトレジスタ、
ゲート、加算器、ラッチよりなる送信シフトレジスタ部
叫、この送信シフトレジスタ部＋１０＋より出力される
＃１＃データ、′φ“イータよりサブピット構成の信号
を作成する送信データ作成部（川、送信イータと受イｕ
データとを比較し電力線用土のノイズなどによるエラー
を検出するゲートよりなる伝送エラー検出部α匂、基本
りＯツクに従い、送、受信のタイミングを決める送受タ
イ！シクコシトロール部＋１：Ｉ％間期信号である商用
電源のｔ！０り０スを検出するゲート等の回路より−ｅ
るｔ！Ｏり０ス検定部α４．ｔ！ｏり０スに基いて回路
内で必要な多相り０このほかにｔ−ド分類部（７）の出
力に応じて、負荷（２）のオン、オフ等の制御を行なう
リレーＲ７のリレードライブ回路部が設けられている。
、送信器Ｔ（受信器Ｒ）は信号線である電力＆ｌＩ Ｉ
ｌｌ Ｋ制御信号を搬送信号として東せ、また電力線口
）上の信号を復調し、ロジック回路部へ送り込む変復調
部１３）％受信［、た信号の周波数を検定し、１２０
ＫＨｚの搬送信号のみを取出すカラシタとゲートとより
なる受信周波数検定部（４）、受信した信号のりづピ１
ソト構成から、イータ“８“、イータ“−”、データ＃
ｌ＃を再生するシフトしジスタ、ゲートよりなる受信イ
ータ再生部（５１、モード、アドレス等を検定できるよ
うに受信イータをシリアル−パラレル変換する。シフト
レジスタ、ゲート、加算器、ラッチより々る受信シフト
レジスタ部（６１，受信した信号のモードを検定分類す
るゲート、ラッチよりなるモード分類部＋ｙ＋、０Ｎ１
０ＦＦＵＰ／ＤＯＷＮ専の十−ｋｌ・・・の入力イータ
によって送信イータを作る十−人力部１８１． ＋−ｋ
Ｂ・・・入力 ゛により％調光時の調光レベルを決定
すゐカウンタよりなる調光イータ作成部（９）、送信イ
ータをパラしルーシリアルに変換するシフトレジスタ、
ゲート、加算器、ラッチよりなる送信シフトレジスタ部
叫、この送信シフトレジスタ部＋１０＋より出力される
＃１＃データ、′φ“イータよりサブピット構成の信号
を作成する送信データ作成部（川、送信イータと受イｕ
データとを比較し電力線用土のノイズなどによるエラー
を検出するゲートよりなる伝送エラー検出部α匂、基本
りＯツクに従い、送、受信のタイミングを決める送受タ
イ！シクコシトロール部＋１：Ｉ％間期信号である商用
電源のｔ！０り０スを検出するゲート等の回路より−ｅ
るｔ！Ｏり０ス検定部α４．ｔ！ｏり０スに基いて回路
内で必要な多相り０このほかにｔ−ド分類部（７）の出
力に応じて、負荷（２）のオン、オフ等の制御を行なう
リレーＲ７のリレードライブ回路部が設けられている。
ここでこのよう表構成の電力線搬送システムにおいて交
流電源ＡＣのｔ！Ｏり０スに同期したｌ！０クロスパル
ス−〇を得るぜＯりＯズ検定部α荀の具体回路を第５図
に示す、即ちｔ！Ｏり０ス検定部α荀では交流電源ＡＣ
をタイオードづリッジ−で両波整流し、抵抗Ｑη鵠で分
圧した後、ゲート翰で波形整形する。第６図（ａ） ｒ
ｂ）は交流電源ＡＣの全波整流波形と、ケ−）０１のス
レッショルド以下の部分でＨレベルとなって得られたパ
ルス信号を示す、このパルス信号がｔ！Ｏり０スバルス
φ・となるのである。
流電源ＡＣのｔ！Ｏり０スに同期したｌ！０クロスパル
ス−〇を得るぜＯりＯズ検定部α荀の具体回路を第５図
に示す、即ちｔ！Ｏり０ス検定部α荀では交流電源ＡＣ
をタイオードづリッジ−で両波整流し、抵抗Ｑη鵠で分
圧した後、ゲート翰で波形整形する。第６図（ａ） ｒ
ｂ）は交流電源ＡＣの全波整流波形と、ケ−）０１のス
レッショルド以下の部分でＨレベルとなって得られたパ
ルス信号を示す、このパルス信号がｔ！Ｏり０スバルス
φ・となるのである。
このｔ！Ｏり０スパルスー〇を基にして！ＯりＯス同期
パルス発生回路Ｑｆｉ）で第７図のようＫｔ！ｏりＯス
パルスに同期した多相のり０ツクパルス−１，−雪・・
・−１を作成するのである。第８図は！０り０ス同期パ
ルス発生回路０６）の従来の回路例を示す、この回路で
に′ｉ５ヒツトのカラシタ（１６Ｍ）とヂコータ（１５
ｂ ）より構成され、ｔ！０りＯスバルスー。ｄ？＋ウ
シタ（１５ａ）のリセット端Ｒ８Ｔ に入力され、り０
ツク端子ＣＫ Ｋはｔ！０りＯスバルスー〇より高速の
内部り０ツクＯＦが入力される。カラシタ（１５Ｂ）は
ｔ！０り０スパルスφＧの入力ごと、即ち交流電源ＡＣ
のｔ！ｏり０スごとにリセットされるので、カリンタ（
１５ｍ）の出力をダ］−タ（１５ｂ）でプコードすれば
！０り０スから決まった時間後に常にり０ツクパルス−
１，−意・・・−１を出すことができるのである。そし
てプコードする数を貌えることにより多相り０ツクを得
ることができるのである。
パルス発生回路Ｑｆｉ）で第７図のようＫｔ！ｏりＯス
パルスに同期した多相のり０ツクパルス−１，−雪・・
・−１を作成するのである。第８図は！０り０ス同期パ
ルス発生回路０６）の従来の回路例を示す、この回路で
に′ｉ５ヒツトのカラシタ（１６Ｍ）とヂコータ（１５
ｂ ）より構成され、ｔ！０りＯスバルスー。ｄ？＋ウ
シタ（１５ａ）のリセット端Ｒ８Ｔ に入力され、り０
ツク端子ＣＫ Ｋはｔ！０りＯスバルスー〇より高速の
内部り０ツクＯＦが入力される。カラシタ（１５Ｂ）は
ｔ！０り０スパルスφＧの入力ごと、即ち交流電源ＡＣ
のｔ！ｏり０スごとにリセットされるので、カリンタ（
１５ｍ）の出力をダ］−タ（１５ｂ）でプコードすれば
！０り０スから決まった時間後に常にり０ツクパルス−
１，−意・・・−１を出すことができるのである。そし
てプコードする数を貌えることにより多相り０ツクを得
ることができるのである。
しかしながら第８図図示の回路では次のような関門点が
あった。即ち停電によって交流電源ｈＣ電圧がなくなっ
た場合、第６図のゲート噛の入力はＬレベルとなり、ｔ
！ｏり０スパルス−１出力は連続的ｌ１ｃＨレベルとな
る。従って第８図の回路忙おいてはカウンタ（１５１ｋ
）に連続してリセットがかけられてしまい、その結果と
して、φ１〜−ｎのり０ツ、り出力畔停止してしまう、
ここで回路全体が停止する場合は閉頭が少ないが、回路
電源をバックアラづして回路の電源が落ちない場合、遂
次処理するべき動作が途中で停止してしまう、その例を
第９図回路によって示す、この回路図はりし−ドライづ
回路０輸を示し１図中（１６ｍ）はりし−Ｒｙをドライ
ブするか否かを決定する論理部で、この論理部（１６Ｂ
）の出力によってラッチ（１６ｂ）を介してト５シジス
タ（１６０）を制御し、リレーＲｙのコイルを励磁する
のである。ところで正常動作時にけり０ツク−凰に同期
したタイ！ンクでラッ？ （１６ｂ）がセットされ、り
０ツク−ｎでりセットされる。一方リレーＲｙはφ菖〜
−ｎのり０ツクパルス発生期間中励磁される。ここで例
えば−１，−諺のり０’！ｊクバルス発生期間で、９０
％０％リフパルス生が停止すると、ラッチ（１６ｂ）は
セットされた１１となり、リレーＲｙは連続的に励磁さ
れることＫなる。ここでリレーＲ７がラツチンジリレー
のようにパルスト５イブのため定格以上の電流を流して
ｈゐ場合、リレーフィルが焼損するという恐れがあった
。このすし−ドライブ回路（ｌφの例のように電源が供
給されている状態でり０ツク−１〜φｎが停止すること
により種々のトラブルが発生すゐ可能性があった本発明
は上述の欠点に鑑みて為されたもので、その目的とする
ところはｔ！ｏクロスする電源の停電やショート等が起
きてもバックアップがある間正常吠態と同様なり０ツク
パルスが確保できてクロックの停止によるトラブルの発
生を防止できる電力線搬送システム用のｔ！０りＯス同
期パルス発生回路を提供するにある。
あった。即ち停電によって交流電源ｈＣ電圧がなくなっ
た場合、第６図のゲート噛の入力はＬレベルとなり、ｔ
！ｏり０スパルス−１出力は連続的ｌ１ｃＨレベルとな
る。従って第８図の回路忙おいてはカウンタ（１５１ｋ
）に連続してリセットがかけられてしまい、その結果と
して、φ１〜−ｎのり０ツ、り出力畔停止してしまう、
ここで回路全体が停止する場合は閉頭が少ないが、回路
電源をバックアラづして回路の電源が落ちない場合、遂
次処理するべき動作が途中で停止してしまう、その例を
第９図回路によって示す、この回路図はりし−ドライづ
回路０輸を示し１図中（１６ｍ）はりし−Ｒｙをドライ
ブするか否かを決定する論理部で、この論理部（１６Ｂ
）の出力によってラッチ（１６ｂ）を介してト５シジス
タ（１６０）を制御し、リレーＲｙのコイルを励磁する
のである。ところで正常動作時にけり０ツク−凰に同期
したタイ！ンクでラッ？ （１６ｂ）がセットされ、り
０ツク−ｎでりセットされる。一方リレーＲｙはφ菖〜
−ｎのり０ツクパルス発生期間中励磁される。ここで例
えば−１，−諺のり０’！ｊクバルス発生期間で、９０
％０％リフパルス生が停止すると、ラッチ（１６ｂ）は
セットされた１１となり、リレーＲｙは連続的に励磁さ
れることＫなる。ここでリレーＲ７がラツチンジリレー
のようにパルスト５イブのため定格以上の電流を流して
ｈゐ場合、リレーフィルが焼損するという恐れがあった
。このすし−ドライブ回路（ｌφの例のように電源が供
給されている状態でり０ツク−１〜φｎが停止すること
により種々のトラブルが発生すゐ可能性があった本発明
は上述の欠点に鑑みて為されたもので、その目的とする
ところはｔ！ｏクロスする電源の停電やショート等が起
きてもバックアップがある間正常吠態と同様なり０ツク
パルスが確保できてクロックの停止によるトラブルの発
生を防止できる電力線搬送システム用のｔ！０りＯス同
期パルス発生回路を提供するにある。
以下本発明を実施例図によって説明する。第１０図は実
施例の回路図を示し、（２１）は！０り０ス同期パルス
発生回路で、第今図のｔ！ｏり０ス同期パルス発生回路
Ｑａと対応するものであり、２個のＤ型フリッづ７０ツ
づ（２２ａ） （２２ｂ）とアンドゲート日からなる立
上がり検出部（財）、カウンター、ゲート回路からなる
ダフーｊｊ弼及びオアゲート間から構成される。立上が
り検出部ｅ２４）Ｆｉ第５図で示したｔ！ＯりＯス検定
部０４）と同様なｔ！ＯりＯス検定部０４）′よりｔ！
０り０スバルスφｏｔ−を段目のＤ型フリツづフ０ツづ
（２２ｍ）のＤ端子に入力して、このＤ型フリッづフｏ
−Ｊづ（！２Ｍ）においてｔ！ｏり０スバルスー・より
十分速い内部り０ツクＣＰで＋Ｔ：、Ｉづリシタし、更
に２段目のＤ型フリッづフ０ツづ（２２ｂ）のＤ端子へ
第１１図（ａ）の１段目のＱｌ 出力を入力してこのＤ
型フリッづフＯツづ（２２ｂ）のＱ１出力（第１１・図
（ｂ））と前記Ｑ１出力とを第１１（２）（ｅｌ）で示
すようにアンドをとることにより、ぞロクロスパルスの
立上がりを取出すことができるのである。そ９のため第
１１図（ａ）の■の部分のようにパルスがＨしベルのｔ
ｔになっても立上がり部分のみパルスが出て通常はＬし
ベル出力となる。アシドゲート瞥の出力パルスはオアゲ
ート（財）を通り、カウンタｆ２５１をリセットする。
施例の回路図を示し、（２１）は！０り０ス同期パルス
発生回路で、第今図のｔ！ｏり０ス同期パルス発生回路
Ｑａと対応するものであり、２個のＤ型フリッづ７０ツ
づ（２２ａ） （２２ｂ）とアンドゲート日からなる立
上がり検出部（財）、カウンター、ゲート回路からなる
ダフーｊｊ弼及びオアゲート間から構成される。立上が
り検出部ｅ２４）Ｆｉ第５図で示したｔ！ＯりＯス検定
部０４）と同様なｔ！ＯりＯス検定部０４）′よりｔ！
０り０スバルスφｏｔ−を段目のＤ型フリツづフ０ツづ
（２２ｍ）のＤ端子に入力して、このＤ型フリッづフｏ
−Ｊづ（！２Ｍ）においてｔ！ｏり０スバルスー・より
十分速い内部り０ツクＣＰで＋Ｔ：、Ｉづリシタし、更
に２段目のＤ型フリッづフ０ツづ（２２ｂ）のＤ端子へ
第１１図（ａ）の１段目のＱｌ 出力を入力してこのＤ
型フリッづフＯツづ（２２ｂ）のＱ１出力（第１１・図
（ｂ））と前記Ｑ１出力とを第１１（２）（ｅｌ）で示
すようにアンドをとることにより、ぞロクロスパルスの
立上がりを取出すことができるのである。そ９のため第
１１図（ａ）の■の部分のようにパルスがＨしベルのｔ
ｔになっても立上がり部分のみパルスが出て通常はＬし
ベル出力となる。アシドゲート瞥の出力パルスはオアゲ
ート（財）を通り、カウンタｆ２５１をリセットする。
このカウンタ（イ）は第８図回路のカウンタ（１５ｍ）
と同じく、速いり０ツクＣＰによってカラシト動作して
おり、カラン９ （２Ｆ９の出力を適当なゲートの組合
わせ回路からなる２デ・コータ翰でイコードするととＫ
よって第１２図ｒａ）で示すｔ！ｏり０スパルスー〇と
任意の間隔を持ったφ鳳〜−ｎなるｎ相のり０ツクを得
ることができゐのである。この様子は第１２図（ｂ）〜
（ｄ）に示す、ここでイフータ（至）の出力に停電中信
号８Ｐを出しており、この信号はカウンタ（至）にす１
！ウドががかってからｔ！ｏり０スパルスー〇の周期以
上の時間が経過してから出るようにイフードしておく、
従って通常ｔ！ｏり０スが入力されている間は停電中信
号８Ｆがプフードされる以前に次のｔ！ｏり０スパルス
ー・の立上がりに同期してカウンタ（社）けりセットさ
れ、そのため停電中信号８Ｐが出ることはｆｋ＜３（第
１２図（＠Ｉ））、Ｌかし一旦停電が起こり、バックア
ラづ電源に切替ってｔ！０り０スパルスー〇の入力が停
止すると、アンドゲートツの出力はＬレベルとなり、カ
ウンタ（至）のリセットがかから力くなる。そのため停
電中信号ＳＰがイコータ翰でイコードされるようになっ
て、第１２闇ｒａ）の後半で示すように停電中信号８Ｐ
が出力されると、これによりカウンタ（イ）がリセ・リ
ドされ、再びカウンタ（財）はｔ！０よりカウントを始
め−、〜−ｎ、）、。ツウヲ出カすることＫなる。そし
て停電中信号８Ｐによってカラシタ嶽をりｔ％Ａ）卜す
ふという過程が連続して起きる。このことにより、停電
時でも回路のバック・アップ電源から供給される間はり
０ツク−１〜−ｎが停止することはない、ここで停電中
信号ＳＰの出るタイ三シジをｔ！ＯりＯスパルスφ・の
入力されゐタイ三ングの直後に設定しておくと、停電中
信号８Ｐは疑似ｔ！０りＯスパルスとみなすことができ
一一〜−ｎのり０ツクは正常時と大差ないものが得られ
為ことになる。
と同じく、速いり０ツクＣＰによってカラシト動作して
おり、カラン９ （２Ｆ９の出力を適当なゲートの組合
わせ回路からなる２デ・コータ翰でイコードするととＫ
よって第１２図ｒａ）で示すｔ！ｏり０スパルスー〇と
任意の間隔を持ったφ鳳〜−ｎなるｎ相のり０ツクを得
ることができゐのである。この様子は第１２図（ｂ）〜
（ｄ）に示す、ここでイフータ（至）の出力に停電中信
号８Ｐを出しており、この信号はカウンタ（至）にす１
！ウドががかってからｔ！ｏり０スパルスー〇の周期以
上の時間が経過してから出るようにイフードしておく、
従って通常ｔ！ｏり０スが入力されている間は停電中信
号８Ｆがプフードされる以前に次のｔ！ｏり０スパルス
ー・の立上がりに同期してカウンタ（社）けりセットさ
れ、そのため停電中信号８Ｐが出ることはｆｋ＜３（第
１２図（＠Ｉ））、Ｌかし一旦停電が起こり、バックア
ラづ電源に切替ってｔ！０り０スパルスー〇の入力が停
止すると、アンドゲートツの出力はＬレベルとなり、カ
ウンタ（至）のリセットがかから力くなる。そのため停
電中信号ＳＰがイコータ翰でイコードされるようになっ
て、第１２闇ｒａ）の後半で示すように停電中信号８Ｐ
が出力されると、これによりカウンタ（イ）がリセ・リ
ドされ、再びカウンタ（財）はｔ！０よりカウントを始
め−、〜−ｎ、）、。ツウヲ出カすることＫなる。そし
て停電中信号８Ｐによってカラシタ嶽をりｔ％Ａ）卜す
ふという過程が連続して起きる。このことにより、停電
時でも回路のバック・アップ電源から供給される間はり
０ツク−１〜−ｎが停止することはない、ここで停電中
信号ＳＰの出るタイ三シジをｔ！ＯりＯスパルスφ・の
入力されゐタイ三ングの直後に設定しておくと、停電中
信号８Ｐは疑似ｔ！０りＯスパルスとみなすことができ
一一〜−ｎのり０ツクは正常時と大差ないものが得られ
為ことになる。
本発明は上述のように構成しであるので、交流電源の停
電やショートによってピ０り０スパルスが検出できなく
ても、停電中信号によってバックアップ電源があるかぎ
り、カウンタを所定周期テＩＪｔッ卜することができる
から正常時と同様々ｔ！。
電やショートによってピ０り０スパルスが検出できなく
ても、停電中信号によってバックアップ電源があるかぎ
り、カウンタを所定周期テＩＪｔッ卜することができる
から正常時と同様々ｔ！。
りＯスに同期したり０ツクを発生させることができるも
のであって、例えばｔ！０り０スパルスに同期したりＯ
ツクを用い停電中シζはバックアップ電源で動作するシ
ステムのトラブルの発生を防ぐことができ、特に電力Ｉ
ｓ搬送システムのように相互の送、受信器間で伝送を行
なうものでは相互の伝送が停電によって停止しても各々
の機器での処理ｍｔ継続させて行なうことが可能となる
という優れた効果を奏し％またカリンク、立上がり検出
部、ザコータ、オアゲートというような従来の回路に部
品を付加えた簡単な回路構成で実現でき石という効果を
奏す。
のであって、例えばｔ！０り０スパルスに同期したりＯ
ツクを用い停電中シζはバックアップ電源で動作するシ
ステムのトラブルの発生を防ぐことができ、特に電力Ｉ
ｓ搬送システムのように相互の送、受信器間で伝送を行
なうものでは相互の伝送が停電によって停止しても各々
の機器での処理ｍｔ継続させて行なうことが可能となる
という優れた効果を奏し％またカリンク、立上がり検出
部、ザコータ、オアゲートというような従来の回路に部
品を付加えた簡単な回路構成で実現でき石という効果を
奏す。
第１図は本発明を用いる電力搬送システムの概略回路ブ
ロック図、第２図は同上に使用する制御信号の模式図、
第８図は制御信号の構成説明図、第４図は同上に用いゐ
送（受）信器の回路づ０９９図、第５図は同上に用いる
ｔ！０りＯ−）、検定部の回路図、第６１闇ｒａ）、
ｒｂ）は同上のぜＯり０ス検定部の動作説明用のタイム
チャート、第７図は同上の！！Ｏり０ス同期パルス発生
回路の多相りＯＩソックｔ！０り０スパルスの関係説明
Ｖ％第８図は同上の従来使用せるｔ！Ｏり０ス同期パル
ス発生回路の回路Ｍ％第９図は同上のりし一ドライブ回
路の具体回路図、第１０図は本発明の一実施例の回路図
、第１１図（−〜（０）は同上の立上がり検出部の動作
説明用のタイムチャート、第１２図（ａ）〜（・）は同
上の動作説明用のタイムチャートであり％Ｈ’Ｆｉｔ！
。 り０ス検定部％＠１ｌＦｉｔ！０りＯス同期パルス発生
回路％ （２２ｍ）、 （２２ｂ）はＤ型フリツづフＯ
ｔソづ％（ハ）はアンドゲート、シ褐は立上がり検出部
、（ロ）はカウンタ、（２６）はイフータ、８Ｐけ停電
中信号、ＣＰは内部りＯツク−φＯはｔ！０りＯスパル
スー ｌｉｔ〜−ｎｑ多相タロツクである。
ロック図、第２図は同上に使用する制御信号の模式図、
第８図は制御信号の構成説明図、第４図は同上に用いゐ
送（受）信器の回路づ０９９図、第５図は同上に用いる
ｔ！０りＯ−）、検定部の回路図、第６１闇ｒａ）、
ｒｂ）は同上のぜＯり０ス検定部の動作説明用のタイム
チャート、第７図は同上の！！Ｏり０ス同期パルス発生
回路の多相りＯＩソックｔ！０り０スパルスの関係説明
Ｖ％第８図は同上の従来使用せるｔ！Ｏり０ス同期パル
ス発生回路の回路Ｍ％第９図は同上のりし一ドライブ回
路の具体回路図、第１０図は本発明の一実施例の回路図
、第１１図（−〜（０）は同上の立上がり検出部の動作
説明用のタイムチャート、第１２図（ａ）〜（・）は同
上の動作説明用のタイムチャートであり％Ｈ’Ｆｉｔ！
。 り０ス検定部％＠１ｌＦｉｔ！０りＯス同期パルス発生
回路％ （２２ｍ）、 （２２ｂ）はＤ型フリツづフＯ
ｔソづ％（ハ）はアンドゲート、シ褐は立上がり検出部
、（ロ）はカウンタ、（２６）はイフータ、８Ｐけ停電
中信号、ＣＰは内部りＯツク−φＯはｔ！０りＯスパル
スー ｌｉｔ〜−ｎｑ多相タロツクである。
Claims (1)
- 発生回路において、交流電源の！Ｏり０スに同期してｔ
！０り０ス検定部より出力するｔ！０り０スパルスの立
□上がりを検出する立上がり検出部と、じ０りＯスパル
スの周期より短い周期の内部りＯツクにてカウント動作
するカウンタと、このカウンタのカウンタ出力をダフー
ドして多相のり０ツクを発生するとともにｔ！０り０ス
パルスの入力タイヱシクより遅れて停電中信号を発生す
るイフータとを有し、前記立上がり検出部の出力と停電
中信号との論理和出力でカウンタのりセットをかけるよ
うにしたことを特徴とするｔ！０り０ス同期パルス発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111204A JPS5812568A (ja) | 1981-07-15 | 1981-07-15 | 電力線搬送システムの受信器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56111204A JPS5812568A (ja) | 1981-07-15 | 1981-07-15 | 電力線搬送システムの受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5812568A true JPS5812568A (ja) | 1983-01-24 |
| JPH0227910B2 JPH0227910B2 (ja) | 1990-06-20 |
Family
ID=14555141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56111204A Granted JPS5812568A (ja) | 1981-07-15 | 1981-07-15 | 電力線搬送システムの受信器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5812568A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277878U (ja) * | 1985-11-06 | 1987-05-19 | ||
| JPH01314420A (ja) * | 1988-06-14 | 1989-12-19 | Fujitsu Ltd | 半導体集積回路 |
-
1981
- 1981-07-15 JP JP56111204A patent/JPS5812568A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277878U (ja) * | 1985-11-06 | 1987-05-19 | ||
| JPH0351899Y2 (ja) * | 1985-11-06 | 1991-11-08 | ||
| JPH01314420A (ja) * | 1988-06-14 | 1989-12-19 | Fujitsu Ltd | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227910B2 (ja) | 1990-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0773653B1 (en) | Method and apparatus for decoding Manchester-encoded data | |
| US7782017B2 (en) | Apparatus and method for producing signal conveying circuit status information | |
| US4606052A (en) | Method for detection of line activity for Manchester-encoded signals | |
| US3602828A (en) | Self-clocking detection system | |
| EP0044311B1 (en) | Clock derivation circuit for double frequency encoded serial digital data | |
| JPH11168513A (ja) | データ送受信回路及びその方法 | |
| US4514719A (en) | Data transmission system utilizing power line of 3-phase alternating current | |
| JPS5813046A (ja) | デ−タ読み取り回路 | |
| JPS5812568A (ja) | 電力線搬送システムの受信器 | |
| WO1986005051A1 (en) | System for discriminating pulses such as response signals in a transponder | |
| JPH07273809A (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| JPH06338916A (ja) | データ端末 | |
| JPH10107859A (ja) | データ伝送方法、書込／読出制御ユニット及びデータキャリア | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPS61289741A (ja) | 連送保護回路 | |
| EP0565240A1 (en) | Differential signal receiver circuit and method | |
| JPS59198050A (ja) | シリアルデ−タ読取回路 | |
| JPH01241246A (ja) | デジタル信号検出回路 | |
| JP2573245B2 (ja) | 復調回路 | |
| JP3026398B2 (ja) | データの位相乗せ換え方法及び回路 | |
| JPH05130046A (ja) | 光バス伝送方式及びそれを実施する送信側エンコーダと受信側デコーダ | |
| JP2679605B2 (ja) | 出力バッファ駆動回路 | |
| JPS6055761A (ja) | 受信装置 | |
| JPH09121155A (ja) | 位相比較装置 | |
| JPS60244130A (ja) | 識別位相検出方式 |