JPH0374932A - バイフェーズ符号信号復調回路 - Google Patents
バイフェーズ符号信号復調回路Info
- Publication number
- JPH0374932A JPH0374932A JP1210615A JP21061589A JPH0374932A JP H0374932 A JPH0374932 A JP H0374932A JP 1210615 A JP1210615 A JP 1210615A JP 21061589 A JP21061589 A JP 21061589A JP H0374932 A JPH0374932 A JP H0374932A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pattern
- input
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000002051 biphasic effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、バイフェーズ符号信号の復調回路に関し、
特に信号線の接続ミス等により位相が反対になっても正
しく受信して復調することのできるバイフェーズ符号信
号復調回路に関する。
特に信号線の接続ミス等により位相が反対になっても正
しく受信して復調することのできるバイフェーズ符号信
号復調回路に関する。
(従来の技術)
一般に、バイフェーズ符号信号を受信して復調するバイ
フェーズ符号信号復調回路は、あらかじめバイフェーズ
符号信号を送信側と第3図に示すように位相を取決めて
おり、このためにデータ送信において信号線の接続ミス
があると通信が正しく行えなかった。
フェーズ符号信号復調回路は、あらかじめバイフェーズ
符号信号を送信側と第3図に示すように位相を取決めて
おり、このためにデータ送信において信号線の接続ミス
があると通信が正しく行えなかった。
第4図は正しく入力されたバイフェーズ符号信号をNR
Z符号信号に復調したNRZ符号信号波形を示しており
、第5図は入力されたバイフェーズ符号信号aとその復
調信号としてのNRZ符号信号すとの対応関係を示して
いる。この第5図において、一連のキャリア信号“・・
・11111°から“0“に変化した時をスタートビッ
トとし、スタートビット以下の信号を受信情報として復
調するのである。
Z符号信号に復調したNRZ符号信号波形を示しており
、第5図は入力されたバイフェーズ符号信号aとその復
調信号としてのNRZ符号信号すとの対応関係を示して
いる。この第5図において、一連のキャリア信号“・・
・11111°から“0“に変化した時をスタートビッ
トとし、スタートビット以下の信号を受信情報として復
調するのである。
ところが、信号線の接続ミスなどで入力されるバイフェ
ーズ符号信号の位相が反転してしまうこεがある。そし
て、このような場合には、第6図に示すようにバイフェ
ーズ符号信号aが“・・・0000″の一連の信号の後
にスタートビットに対応する部分で1゛に反転すること
になり、これを復調したNRZ符月符号信号1はスター
トビットが見出だせず、したがってパイフェーズ符号信
号の正しい復調ができない問題があった。
ーズ符号信号の位相が反転してしまうこεがある。そし
て、このような場合には、第6図に示すようにバイフェ
ーズ符号信号aが“・・・0000″の一連の信号の後
にスタートビットに対応する部分で1゛に反転すること
になり、これを復調したNRZ符月符号信号1はスター
トビットが見出だせず、したがってパイフェーズ符号信
号の正しい復調ができない問題があった。
(発明が解決しようとする課題)
以1のように、従来のバイフェーズ符号信号復調回路で
は、入力信号線の接続ミスが発生すると、単に入力バイ
フェーズ符号信号の位相を反転するだ【jで正しく復調
ができるにもかかわらず、入力バイフエーズ符ぢ信号の
位相反転を検出して正しく in調する構成のものが見
られなかった。
は、入力信号線の接続ミスが発生すると、単に入力バイ
フェーズ符号信号の位相を反転するだ【jで正しく復調
ができるにもかかわらず、入力バイフエーズ符ぢ信号の
位相反転を検出して正しく in調する構成のものが見
られなかった。
この発明は、このような従来の問題点に鑑みなされたも
のであって、入力されるバイフェーズ符号信号の位相が
反転しているような場合にはその位相反転を自動的に検
出して正規の位相のバイフェーズ符号信もとして復調す
ることができるバイフェーズ符号信号復調回路を提供す
ることを目的とする。
のであって、入力されるバイフェーズ符号信号の位相が
反転しているような場合にはその位相反転を自動的に検
出して正規の位相のバイフェーズ符号信もとして復調す
ることができるバイフェーズ符号信号復調回路を提供す
ることを目的とする。
[発明の構成]
(課題を解決するための手段)
この発明のバイフェーズ符号信号復調回路は、入力され
るパイフェーズ符号fJ号を所定の位相性ずつ順次記憶
する記憶手段と、この記憶手段の記憶したパイフェーズ
符号信号をパターン判定17、特定パターンを検出した
時に論理信号を出力するパターン検出手段と、このパタ
ーン検出手段の出力信号に応じて前記入力バイフェーズ
符号信号を反転、もし5くは非反転する位相訂正手段と
、この位相訂正手段からの出力信号を復調する復調手段
とを備えたものである。
るパイフェーズ符号fJ号を所定の位相性ずつ順次記憶
する記憶手段と、この記憶手段の記憶したパイフェーズ
符号信号をパターン判定17、特定パターンを検出した
時に論理信号を出力するパターン検出手段と、このパタ
ーン検出手段の出力信号に応じて前記入力バイフェーズ
符号信号を反転、もし5くは非反転する位相訂正手段と
、この位相訂正手段からの出力信号を復調する復調手段
とを備えたものである。
(作用)
この発明のバイフェーズ符号信号復調回路では、記憶手
段により入力バイフエーズ符号信lを所定の位相性ずつ
記憶していき、パターン検出手段により記憶された所定
の位相性の信号パターンが正規の信号パターンか位相反
転した信号バタンかを判定する。
段により入力バイフエーズ符号信lを所定の位相性ずつ
記憶していき、パターン検出手段により記憶された所定
の位相性の信号パターンが正規の信号パターンか位相反
転した信号バタンかを判定する。
そ17で、位相訂正手段は、パターン検出手段が正規の
信号パターンであると判定1〜た時には以後の入力バイ
フェーズ符号信号を直接復調手段に与え、パターン検出
手段が位相反転した信号パターンであると判定した時に
は以後の入力バイフェーズ符号信号について位相反転さ
せて復調手段に与え、復調するようにする。
信号パターンであると判定1〜た時には以後の入力バイ
フェーズ符号信号を直接復調手段に与え、パターン検出
手段が位相反転した信号パターンであると判定した時に
は以後の入力バイフェーズ符号信号について位相反転さ
せて復調手段に与え、復調するようにする。
こうして、入力バイフェーズ符号信号の信号パターンか
らそれが正規の信号パターンか位相反転した信号パター
ンかを自動的に判定し、位相反転した信号パターンであ
る場合には入力バイフx−ズ符号信号を位相反転させて
から復調手段にEjえ、正規の信号として復調するので
ある。
らそれが正規の信号パターンか位相反転した信号パター
ンかを自動的に判定し、位相反転した信号パターンであ
る場合には入力バイフx−ズ符号信号を位相反転させて
から復調手段にEjえ、正規の信号として復調するので
ある。
(実施例)
以下、この発明の実施例を図に基づいて詳説する。
第1図はこの発明の一実施例を示す回路図であり、この
実施例のバイフェーズ符号信号復調回路は発振器1、こ
の発振器1の発振信号を分周する分周器2、入力信号か
らキャリアを検出するキャリア検出回路3、キャリアと
入力信号との同期をとる同期回路4、分周器2からのク
ロック信号と入力信号との同期をとる同期回路5、キャ
リアとクロック信号乙の同期をこる同期回路6を備えて
いる。
実施例のバイフェーズ符号信号復調回路は発振器1、こ
の発振器1の発振信号を分周する分周器2、入力信号か
らキャリアを検出するキャリア検出回路3、キャリアと
入力信号との同期をとる同期回路4、分周器2からのク
ロック信号と入力信号との同期をとる同期回路5、キャ
リアとクロック信号乙の同期をこる同期回路6を備えて
いる。
バイフェーズ符号信8復調回路はさらに、分周器2から
のクロックを基にして入力信号の変化点を1個おきに検
出するデータ変化点検出四路7、サンプリングタイミン
グを与えるサンプリング回路8、入力信号をサンプリン
グタイミングごとに記憶j7ていく記憶回路9、記憶囲
路9に記憶されている信号について所定の信号パターン
を検出するパターン検出回路10、与えられる信号を保
持する保持回路11,12、保持回路11の信号に拠り
入力信号の位相を反転させるか直接通ずか決定する極性
決定回路13、反転回路14.15、入力信号をNRZ
符号信号に12. 、規して出力する出力回路16を備
えている。
のクロックを基にして入力信号の変化点を1個おきに検
出するデータ変化点検出四路7、サンプリングタイミン
グを与えるサンプリング回路8、入力信号をサンプリン
グタイミングごとに記憶j7ていく記憶回路9、記憶囲
路9に記憶されている信号について所定の信号パターン
を検出するパターン検出回路10、与えられる信号を保
持する保持回路11,12、保持回路11の信号に拠り
入力信号の位相を反転させるか直接通ずか決定する極性
決定回路13、反転回路14.15、入力信号をNRZ
符号信号に12. 、規して出力する出力回路16を備
えている。
次に、」二足の構成のバイフェーズ符号信号復調回路の
動作につい説明する。
動作につい説明する。
第2図のタイミングチャートのAに示すように、いま信
号線の接続ミスにより入力バイフェーズ符号信号は逆極
性となっているとする。
号線の接続ミスにより入力バイフェーズ符号信号は逆極
性となっているとする。
この時、キャリア検出回路3は入力信号からキャリアを
検出し、同期回路4により入力信号とキャリアとの同期
をとる。キャリア信号が一定時間以上入力されると、同
期回路6により入力信号と同期してオン信号を出力する
。この同期回路6の出力となるリセット信号Bにより回
路全体をリセットしたり解除したりすることができる。
検出し、同期回路4により入力信号とキャリアとの同期
をとる。キャリア信号が一定時間以上入力されると、同
期回路6により入力信号と同期してオン信号を出力する
。この同期回路6の出力となるリセット信号Bにより回
路全体をリセットしたり解除したりすることができる。
サンプリング回路8はクロック信号と同期するサンプリ
ング信号Cを出力する。このサンプリング信号Cはリセ
ット信号Bがリセットから解除になった時にカウントを
始め、記憶回路9は、このサンプリング信号Cに同期し
て入力信号のビット状態を順次記憶していく。
ング信号Cを出力する。このサンプリング信号Cはリセ
ット信号Bがリセットから解除になった時にカウントを
始め、記憶回路9は、このサンプリング信号Cに同期し
て入力信号のビット状態を順次記憶していく。
そして、パターン検出回路10においては、記憶回路9
に記憶された信号状態を所定の位相分について順次連続
的に監視し、所定の信号パターン“100“または“0
11°が来ているかどうかチエツクする。そして、第2
図の場合には信号パターン“100“を検出するので、
スタートビットが来たと判定すると共に入力信号の極性
が反転していると判定し、パターン検出信号りとして“
1”を出力する。
に記憶された信号状態を所定の位相分について順次連続
的に監視し、所定の信号パターン“100“または“0
11°が来ているかどうかチエツクする。そして、第2
図の場合には信号パターン“100“を検出するので、
スタートビットが来たと判定すると共に入力信号の極性
が反転していると判定し、パターン検出信号りとして“
1”を出力する。
なおここで、信号パターン“011”を検出すると、ス
タートビットが来たと判定すると共に入力信号が正規の
極性であると判定し、“0“出力を維持することになる
。
タートビットが来たと判定すると共に入力信号が正規の
極性であると判定し、“0“出力を維持することになる
。
保持回路11はパターン検出回路10からのパターン検
出信号りを受け、“1“信号を保持し続けて極性判断信
号Eとして逆極性であることを示す“1”信号を極性決
定回路13に出力する。
出信号りを受け、“1“信号を保持し続けて極性判断信
号Eとして逆極性であることを示す“1”信号を極性決
定回路13に出力する。
そこで、極性決定回路13は、入力信号Aに対して極性
反転を行わせ、極性決定信号Fとしてスタートビット以
降が極性反転した正規の極性となった信号を出力回路1
6に与える。
反転を行わせ、極性決定信号Fとしてスタートビット以
降が極性反転した正規の極性となった信号を出力回路1
6に与える。
出力回路16においては、保持回路12から制御信号G
が“1”となる時に入力信号をNRZ符号信号に復調し
て出力するが、パターン検出回路10からのパターン検
出信号りが“1″となった時に一定時間反転して“0°
リセット信号を与え、以後、出力回路16は正規の極性
に訂正されたバイフェーズ符号信号に対してNRZ符号
信号復調して出力することになる。
が“1”となる時に入力信号をNRZ符号信号に復調し
て出力するが、パターン検出回路10からのパターン検
出信号りが“1″となった時に一定時間反転して“0°
リセット信号を与え、以後、出力回路16は正規の極性
に訂正されたバイフェーズ符号信号に対してNRZ符号
信号復調して出力することになる。
出力回路16は、データ変化点検出回路7からの出力H
との同期をとりながら入力信号をNRZ符号信号に変換
して復調信号Iとして出力する。
との同期をとりながら入力信号をNRZ符号信号に変換
して復調信号Iとして出力する。
このようして、パターン検出回路10において記憶回路
9が記憶している所定の位相分の信号パターンがスター
トビットであると共に極性反転しているかどうかを自動
的に検出し、極性反転を判定する時にはそれ以後の入力
信号を極性反転して出力回路16に与え、正規の極性の
バイフェーズ符号信号としてそのNRZ符号信号復調を
行って出力することができるのである。
9が記憶している所定の位相分の信号パターンがスター
トビットであると共に極性反転しているかどうかを自動
的に検出し、極性反転を判定する時にはそれ以後の入力
信号を極性反転して出力回路16に与え、正規の極性の
バイフェーズ符号信号としてそのNRZ符号信号復調を
行って出力することができるのである。
なお、スタートビットと極性判定のための信号パターン
は上記の実施例のように最低3ビット分で行うのではな
く、さらに多くのビットについて行うようにすることも
可能である。
は上記の実施例のように最低3ビット分で行うのではな
く、さらに多くのビットについて行うようにすることも
可能である。
[発明の効果]
以上のようにこの発明によれば、バイフェズ符号信号入
力に対してその極性を判定し、正規のものでなければ自
動的に極性を反転させて復調するようにしているため、
信号線の接続ミスにより入力信号の極性が反転するよう
になった場合でも正規の復調信号に訂正して取り出すこ
とができ、通信エラーを低減させ、再通信にかかる時間
のロスをなくすることができる。
力に対してその極性を判定し、正規のものでなければ自
動的に極性を反転させて復調するようにしているため、
信号線の接続ミスにより入力信号の極性が反転するよう
になった場合でも正規の復調信号に訂正して取り出すこ
とができ、通信エラーを低減させ、再通信にかかる時間
のロスをなくすることができる。
第1図はこの発明の一実施例の回路ブロック図、第2図
は上記の回路各部の波形図、第3図は一般的なバイフェ
ーズ符号信号の説明図、第4図は一般的なNRZ符号信
号のデータフォーマットを示す説明図、第5図は正規の
バイフェーズ符号信号とそのNRZ符号信号の復調信号
との対応を示す説明図、第6図は逆極性のバイフェーズ
符号信号とそのNRZ符号信号の復調信号との対応を示
す説明図である。 1・・・発振器 2・・・分周器3・・・キ
ャリア検出回路 4・・・同期回路5・・・同期回路
6・・・同期1司路7・・・データ変化点検出
回路 8・・・サンプリング回路 9・・・記憶囲路10・・
・パターン検出回路 11・・・保持回路 12・・・保持回路13・
・・極性決定回路 1.4.15・・・反転回路16
・・・山角回路
は上記の回路各部の波形図、第3図は一般的なバイフェ
ーズ符号信号の説明図、第4図は一般的なNRZ符号信
号のデータフォーマットを示す説明図、第5図は正規の
バイフェーズ符号信号とそのNRZ符号信号の復調信号
との対応を示す説明図、第6図は逆極性のバイフェーズ
符号信号とそのNRZ符号信号の復調信号との対応を示
す説明図である。 1・・・発振器 2・・・分周器3・・・キ
ャリア検出回路 4・・・同期回路5・・・同期回路
6・・・同期1司路7・・・データ変化点検出
回路 8・・・サンプリング回路 9・・・記憶囲路10・・
・パターン検出回路 11・・・保持回路 12・・・保持回路13・
・・極性決定回路 1.4.15・・・反転回路16
・・・山角回路
Claims (1)
- 【特許請求の範囲】 入力されるバイフェーズ符号信号を所定の位相分ずつ順
次記憶する記憶手段と、 この記憶手段の記憶したバイフェーズ符号信号をパター
ン判定し、特定パターンを検出した時に論理信号を出力
するパターン検出手段と、 このパターン検出手段の出力信号に応じて前記入力バイ
フェーズ符号信号を反転、もしくは非反転する位相訂正
手段と、 この位相訂正手段からの出力信号を復調する復調手段と
を備えて成るバイフェーズ符号信号復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1210615A JPH0374932A (ja) | 1989-08-17 | 1989-08-17 | バイフェーズ符号信号復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1210615A JPH0374932A (ja) | 1989-08-17 | 1989-08-17 | バイフェーズ符号信号復調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0374932A true JPH0374932A (ja) | 1991-03-29 |
Family
ID=16592261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1210615A Pending JPH0374932A (ja) | 1989-08-17 | 1989-08-17 | バイフェーズ符号信号復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0374932A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135471A (ja) * | 2004-11-04 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 音声信号遅延装置 |
-
1989
- 1989-08-17 JP JP1210615A patent/JPH0374932A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135471A (ja) * | 2004-11-04 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 音声信号遅延装置 |
JP4665486B2 (ja) * | 2004-11-04 | 2011-04-06 | パナソニック株式会社 | 音声信号遅延装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6275517B1 (en) | Wireless communication apparatus using frequency hopping, and method of controlling the apparatus | |
JP2701789B2 (ja) | 全2重伝送回路 | |
JPH02294123A (ja) | エラスティックバッファ回路 | |
EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
JPH0374932A (ja) | バイフェーズ符号信号復調回路 | |
EP0746121A2 (en) | Synchronization regeneration circuit | |
JP2003134098A (ja) | シリアル受信装置 | |
JPH09224058A (ja) | ビット同期回路及びビット同期方法 | |
JPH0320177B2 (ja) | ||
JPH08139711A (ja) | 非同期データの受信回路 | |
JPH098671A (ja) | バス伝送システム | |
JPH0644757B2 (ja) | フレ−ム同期方式 | |
JPH04145566A (ja) | シリアル転送回路 | |
JPH04326231A (ja) | インタフェース回路 | |
SU1573550A1 (ru) | Устройство дл передачи и приема дискретных сообщений | |
JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置,受信装置および送受信装置 | |
JPH0388535A (ja) | 受信データ処理装置 | |
JP3345130B2 (ja) | データ送受信装置 | |
JPS61205040A (ja) | フレ−ム同期検出装置 | |
JP2007235814A (ja) | 復調方法及び復調回路 | |
JPS63305633A (ja) | フレ−ムアライナの監視方式 | |
JPS5937752A (ja) | フレ−ム同期方式 | |
JPH0588577B2 (ja) | ||
JPH04360334A (ja) | 調歩同期受信回路 | |
JPH0279631A (ja) | フレーム同期回路 |