JPH1084108A - 電力制御素子 - Google Patents

電力制御素子

Info

Publication number
JPH1084108A
JPH1084108A JP9142658A JP14265897A JPH1084108A JP H1084108 A JPH1084108 A JP H1084108A JP 9142658 A JP9142658 A JP 9142658A JP 14265897 A JP14265897 A JP 14265897A JP H1084108 A JPH1084108 A JP H1084108A
Authority
JP
Japan
Prior art keywords
fusing
power control
control element
pad
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9142658A
Other languages
English (en)
Other versions
JP3352360B2 (ja
Inventor
Hajime Kamiuchi
元 上内
Hirobumi Tsunano
博文 綱野
Hideyuki Imanaka
秀行 今中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14265897A priority Critical patent/JP3352360B2/ja
Priority to US08/896,086 priority patent/US6013938A/en
Priority to DE69708404T priority patent/DE69708404T2/de
Priority to KR1019970034239A priority patent/KR100288027B1/ko
Priority to EP97112385A priority patent/EP0819998B1/en
Priority to TW086110257A priority patent/TW337047B/zh
Priority to CN97115573A priority patent/CN1089948C/zh
Publication of JPH1084108A publication Critical patent/JPH1084108A/ja
Priority to HK98112612A priority patent/HK1011579A1/xx
Application granted granted Critical
Publication of JP3352360B2 publication Critical patent/JP3352360B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/66—Regulating electric power
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13033—TRIAC - Triode for Alternating Current - A bidirectional switching device containing two thyristor structures with common gate contact

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thyristors (AREA)
  • Fuses (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 簡易な構成で、回路に組み込んだときに回路
の信頼性を向上させる電力制御素子を提供する。 【解決手段】 電力制御素子を構成する半導体部品３１
の半導体チップ４１の上部には、酸化膜４２を介して、
カソード電極４５およびゲート電極４６が形成される。
カソード電極４５は、パッド部４３、溶断部４７および
コンタクト部４８から成り、溶断部４７だけでパッド部
４３とコンタクト部４８とが接続される。半導体チップ
４１の下部には、アノード電極５０が形成される。溶断
電流が溶断部４７を流れると、溶断部４７は溶断の熱に
よって溶断され、カソード電極４５とアノード電極５０
との間に流れる電流は遮断される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、サイリスタ（Thyr
istor）やトライアック（TRIAC）などの中・大電流用の
電力制御素子に関する。
【０００２】
【従来の技術】電力制御素子には、サイリスタ、トライ
アックなどがあり、電気給湯器のスイッチなどに好適に
用いられる。たとえばサイリスタは、アノード、カソー
ドおよびゲートの３端子を有する半導体デバイスであ
り、３端子の内のゲートを流れる電流によって、残りの
アノードとカソードとの間を流れる電流を導通または遮
断するスイッチング素子として働く。
【０００３】図１４（ａ）は典型的な電力制御素子１を
示す正面図であり、図１４（ｂ）はその側面図である。
金属製の台座２には、その中央に半導体部品３が固定さ
れ、端子４ａおよび端子４ｂが設けられている。半導体
部品３の下面と台座２とは半田付けされ、半導体部品３
の上面はワイヤ５によって端子４ａおよび端子４ｂに接
続される。これらを合成樹脂から成るパッケージで覆っ
たものが、電力制御素子１である。
【０００４】図１５および図１６は第１の従来技術を示
し、図１５は電力制御素子１を使った回路１１を示す回
路図であり、図１６（ａ）は電力制御素子１を構成する
半導体部品３を示す平面図であり、図１６（ｂ）は切断
面線Ｆ−Ｆから見た断面図である。図１６は半導体部品
３の、特に電極構造を示しており、その電極構造を有す
る半導体部品３は電力制御素子１を構成する。この電力
制御素子１を使った回路１１が図１５に示される。回路
１１は、サイリスタやトライアックなどの電力制御素子
を複数種類、組み合わせたＳＳＲ（Solid State Rela
y；ソリッド・ステート・リレー）１２を含んで構成さ
れる。回路１１ではＳＳＲ１２によって、負荷１３で発
生する熱を制御することができる。
【０００５】電力制御素子１を含んで構成される回路に
は、突入電流、雷サージなどによって急激に大きな電流
が流れることがある。これは一般にサージ電流と呼ば
れ、サージ電流が流れると、電力制御素子１の内部の半
導体部品３において、順方向２次降伏などによってｐｎ
接合が破壊されることがある。このサージ電流に対して
電力制御素子１は、通常の定格電流の約１０〜４０倍の
サージ電流耐量を保証しており、半導体部品３の電極
や、半導体部品３ならびに端子４ａおよび端子４ｂを接
続するワイヤ５についても、サージ電流耐量に充分に耐
えるものを使用している。
【０００６】図１５に示されるように、回路１１では、
ヒューズ１４がＳＳＲ１２の外部素子として組み込まれ
ている。ヒューズ１４は、回路１１を所定の電流値以上
の溶断電流が流れたときに、溶断されるように選ばれ
る。所定の電流値は、ＳＳＲ１２を構成する電力制御素
子１のサージ電流耐量よりも大きく、電力制御素子１の
内部の半導体部品３が破壊される電流値よりも小さい。
回路１１にサージ電流耐量以上の電流が流れると、半導
体部品３が破壊された後でも、ヒューズ１４が溶断さ
れ、回路１１を流れる電流は遮断される。したがって、
負荷１３から余分な熱が発生することがなく、安全であ
る。
【０００７】次に電力制御素子１を構成する半導体部品
３の電極構造について説明する。図１６（ａ）および図
１６（ｂ）に示されるように、半導体チップ２２の上面
は、電極が半導体チップ２２に接触するためのコンタク
ト窓を有するマスキング用の酸化膜２３で覆われ、この
コンタクト窓を埋めるようにアルミニウムから成るカソ
ード電極２４とゲート電極２５とが配置される。カソー
ド電極２４の、コンタクト窓を埋める部分と、ゲート電
極２５のコンタクト窓を埋める部分とが、半導体チップ
２２に接触する。半導体チップ２２の下面は、半田付け
可能な金属（たとえばＴｉ−Ｎｉ合金等）から成るアノ
ード電極２６で覆われる。このように構成された半導体
部品３のカソード電極２４およびゲート電極２５におい
て、その下面は半導体チップ２２に接触し、その上面は
ワイヤボンディングされる。
【０００８】図１６に示す半導体部品３を含んで構成さ
れる電力制御素子１において、最大定格および信頼性を
考慮して、余裕をもった厚みおよび幅のカソード電極２
４が設けられている。これによって、カソード電極２４
自体が配線抵抗となることによる電圧降下、サージ電流
による溶断およびエレクトロ・マイグレーション（Elec
tro Migration）による溶断を防止することができる。
特に、カソード電極２４が半導体チップ２２に接触する
接触面積は、可能な限り大きくなるように形成される。
さらに、ワイヤ５はサージ電流に耐えるように、断面積
を充分大きくしている。
【０００９】第２の従来技術として、図示しないが、ヒ
ューズを設ける代わりに、半導体部品と外部端子とを接
続するワイヤ自身を溶断部とする。つまり、所定の電流
以上の溶断電流が流れると、ワイヤが溶断されるように
ワイヤの太さを調節する。こうすると溶断電流が流れる
ときに、電力制御素子の半導体部品が破壊される前にワ
イヤが溶断されて半導体部品には、電流が流れないよう
にすることができる。
【００１０】
【発明が解決しようとする課題】電力制御素子を回路の
スイッチング素子として使うときに、第１の従来技術の
ようにヒューズを外部素子として一緒に用いると、回路
規模が大きくなり、コストがかかる。
【００１１】また、ワイヤを溶断部とする第２の従来技
術は、以下の（１）〜（５）の問題を有する。
【００１２】（１） 所望の溶断電流値を設定するに
は、半導体部品毎の特性に応じて、様々な太さのワイヤ
の中から選択する必要があるので、余分な手間とコスト
とがかかる。
【００１３】（２） 長いワイヤは、細くするとワイヤ
で生じる電圧降下が大きいので、この電力制御素子を用
いた回路は不経済である。
【００１４】（３） ワイヤボンディングの際に加える
圧力の差によって、ワイヤが変形し、所定の溶断電流値
にずれが生じるので、信頼性が低減する。
【００１５】（４） ワイヤが溶断される際の熱がワイ
ヤを介して瞬時に半導体部品に伝わるので、半導体部品
が膨張し破裂することがあり、正常な動作が望めなくな
る。
【００１６】（５） 大電流用に、大きい電極と断面積
の大きなワイヤを有する半導体チップでは、ワイヤの太
さを所望の溶断電流値に合わせることは困難である。
【００１７】本発明の目的は、簡易な構成で、回路に組
み込んだときに回路の信頼性を向上させる電力制御素子
を提供することである。
【００１８】
【課題を解決するための手段】本発明は、外部からの制
御信号に基づいて、半導体チップに形成された２つの電
極の間を流れる電流を制御する電力制御素子において、
所定の電流よりも大きな電流が流れると溶断される溶断
部が、少なくとも片方の電極に形成されていることを特
徴とする電力制御素子である。
【００１９】本発明に従えば、２つの電極の少なくとも
片方に、溶断部が形成される。この溶断部に、所定の電
流よりも大きな電流が流れると、溶断部で発生する熱に
よって溶断部は溶断され、２つの電極間に流れる電流は
遮断される。これによって、電力制御素子の外部素子と
してヒューズを接続する第１の従来技術に比べて、コス
トを低減することができ、電力制御素子を含む回路規模
を縮小することができる。
【００２０】また本発明の溶断部を有する電極中で、前
記溶断部の電流方向に垂直な断面積は、前記溶断部以外
のいずれの断面積よりも小さいことを特徴とする。
【００２１】本発明に従えば、たとえば蒸着した金属を
エッチングすることによって、溶断部が電極中で最も細
くなる形状を形成する。この溶断部に、所定の電流より
も大きな電流が流れると、溶断部は溶断され、２つの電
極間を流れる電流は遮断される。溶断部を含む電極は、
全て同じ材質で形成することができる。これによって、
電力制御素子を製造するコストを低減することができ
る。
【００２２】また本発明の溶断部は、熱可塑性の電気絶
縁物質によって覆われることを特徴とする。
【００２３】本発明に従えば、電極の溶断部を熱可塑性
の電気絶縁物質、たとえば樹脂で覆う。この溶断部を、
所定の電流よりも大きな電流が流れると、溶断部は溶断
され、２つの電極間を流れる電流は遮断される。同時
に、溶断部の周辺の樹脂が溶けて、溶断された電極の間
に入り込む。これによって、２つの電力間を流れる電流
の遮断をより完全にし、回路の信頼性をより向上でき
る。
【００２４】また本発明の電極は、前記半導体チップの
上部に電気絶縁層を介して形成され、一端が外部端子に
接続されるワイヤの他端が接続されるパッド部と、前記
半導体チップに接触するコンタクト部と、前記コンタク
ト部と前記パッド部とを接続する前記溶断部とで構成さ
れることを特徴とする。
【００２５】本発明に従えば、溶断部を有する電極は、
パッド部とコンタクト部とが溶断部のみによって接続さ
れる構造である。この溶断部に、所定の電流よりも大き
な電流が流れると、溶断部は溶断され、コンタクト部と
パッド部とは分離され、２つの電極間を流れる電流は遮
断される。
【００２６】また本発明の溶断部は、前記電気絶縁層の
肩部に形成されることを特徴とする。
【００２７】本発明に従えば、比較的大きな厚みを有す
る絶縁層が半導体チップの上部の予め定める位置に形成
され、半導体チップの上部と絶縁膜とにわたって、たと
えば金属を蒸着することによって電極が形成され、絶縁
層の肩部を覆う金属膜の比較的薄い部分が溶断部とな
る。この溶断部に、所定の電流よりも大きな電流が流れ
ると、溶断部は溶断され、コンタクト部とパッド部とは
分離され、２つの電極間に流れる電流は遮断される。こ
れによって、プレーナ型などの比較的平面的な構造の半
導体部品が形成されるときに、溶断部を形成するための
工程を省くことができる。
【００２８】また本発明の半導体チップには、前記肩部
に沿って溝部が設けられることを特徴とする。
【００２９】本発明に従えば、肩部に沿って溝部が設け
られた半導体チップに、たとえば金属を蒸着することに
よって電極が形成され、肩部を覆う金属膜の薄い部分を
溶断部とする。この溶断部を、所定の電流よりも大きな
電流が流れると、溶断部は溶断され、コンタクト部とパ
ッド部とは分離され、２電極間を流れる電流は遮断され
る。これによって、モート型、メサ型などの溝を有する
半導体部品が形成されるときに、溶断部を形成するため
の工程を省くことができる。
【００３０】また本発明の電極は、一端が外部端子に接
続されるワイヤの他端が接続されるパッド部と、前記半
導体チップに接触するコンタクト部と、前記コンタクト
部と前記パッド部とを接続する前記溶断部とで構成さ
れ、前記半導体チップ上には、前記コンタクト部と電気
絶縁層と前記パッド部とが順次積層され、前記溶断部を
形成する貫通孔が前記電気絶縁層に形成されることを特
徴とする。
【００３１】本発明に従えば、コンタクト部とパッド部
との間に介在して形成される絶縁層に、貫通孔が設けら
れ、この貫通孔に溶断部が形成される。この溶断部を、
所定の電流よりも大きな電流が流れると、溶断部は溶断
され、コンタクト部とパッド部とは分離され、２つの電
極間を流れる電流は遮断される。これによって、電極面
積が狭い半導体部品に対しても、パッド部、溶断部およ
びコンタクト部を確保することができる。
【００３２】また本発明は、前記溶断部は、複数個形成
されていることを特徴とする。
【００３３】本発明に従えば、同一の半導体チップ内に
単一の溶断部しか形成しない場合に比べて、個々の溶断
部の形状は長細くなり、溶断を容易にすることができ
る。複数の溶断部のうちのひとつが溶断されると、そこ
を流れていた電流が他の溶断部に分配されて流れるよう
になり、残った各溶断部の電流が増加するので、溶断が
さらに容易になる。このように、溶断の度ごとに残った
各溶断部を流れる電流が累積的に増加するので、次々と
連鎖的に溶断部を溶断することができる。また、単一の
場合に比べて複数の場合は、各溶断部に対して溶断しや
すい幅や形状などをそれぞれ選択できる。
【００３４】また本発明は、前記溶断部は、近接して集
中していることを特徴とする。
【００３５】本発明に従えば、たとえば溶断部を屈曲さ
せて集中させたり、複数の溶断部を近接させて集中させ
たりすることによって、溶断部の各所から拡散しようと
する熱を相互に再利用することができる。つまり、発生
した熱が溶断部付近に籠もり易くなっている。よって、
溶断に必要な発熱量を低減して溶断を容易にすることが
でき、かつ発熱量とともに溶断部の抵抗値も低減される
ので、通常の動作において溶断部での消費電力を低減で
きる。
【００３６】
【発明の実施の形態】図１〜図４は本発明の実施の第１
形態を示し、図１（ａ）は電力制御素子３０を構成する
半導体部品３１を示す平面図であり、図１（ｂ）は切断
面線Ａ−Ａから見た断面図であり、図２〜図４は後述す
る。電力制御素子３０は、図１４に示される半導体部品
３の代わりに半導体部品３１を配置したものである。
【００３７】図１に示されるように、半導体部品３１を
構成する半導体チップ４１には、ｐ１層５１、ｎ１層５
２、ｐ２層５３、ｎ２層５４の各層が形成される。ｐ１
層５１およびｐ２層５３には、僅かな数の正孔を含ませ
るために、ｐ型の不純物が拡散している。ｎ１層５２お
よびｎ２層５４には、僅かな数の自由電子を含ませるた
めに、ｎ型の不純物が拡散している。この半導体チップ
４１の上部は、マスキング用の酸化膜４２で覆われる。
酸化膜４２には、カソード電極４５をｎ２層５４に接触
させるためのカソード窓と、ゲート電極４６をｐ２層５
３に接触させるためのゲート窓とが形成される。正方形
である半導体チップ４１の上面の一角（図１（ａ）で
は、左下の角）に、これより小さい正方形のゲート窓が
配置され、半導体チップ４１の上面のゲート窓を除く大
略的にＬ字型の部分に、カソード窓が配置される。カソ
ード窓はその内部に、それより小さいＬ字型のパッド土
台４４を残して形成される。残ったＬ字型のパッド土台
４４は、酸化膜４２の一部であり、カソード窓に囲まれ
て孤立し、カソード電極４５のワイヤボンディングされ
るパッド部４３の土台となる。
【００３８】このカソード窓を埋めるように、アルミニ
ウムから成るカソード電極４５が形成され、ゲート窓を
埋めるように、アルミニウムから成るゲート電極４６が
形成される。図１（ｂ）に示されるように、カソード電
極４５の真下でｎ２層５４が半導体チップ４１の最上層
となり、図示しないが、ゲート電極４６の真下でｐ２層
５３が半導体チップ４１の最上層となっている。カソー
ド窓を埋めるカソード電極４５は、その真下で半導体チ
ップ４１の最上層となるｎ２層に接触し、ゲート窓を満
たすゲート電極４６は、その真下で半導体チップ４１の
最上層となるｐ２層に接触する。カソード電極４５に
は、ワイヤを接続するためのパッド部４３と溶断電流に
よって溶断される溶断部４７とが形成され、パッド部４
３および溶断部４７以外のカソード電極４５の部分をコ
ンタクト部４８とする。パッド部４３は、パッド土台４
４の真上に配置され、パッド溝４９によって囲まれる。
溶断部４７のみによって、コンタクト部４８とパッド部
４３とが接続されている。パッド溝４９は、一定の溝幅
ｄ１を有する。溶断部４７はＬ字型のパッド部４３の先
端部の中央の真上に配置される。半導体チップ４１の下
部は半田付け可能な金属（たとえばＴｉ−Ｎｉ合金等）
から成るアノード電極５０によって覆われる。
【００３９】なお、酸化膜４２は、たとえば半導体チッ
プ４１の上面の全面に形成した酸化膜から、エッチング
により、その一部を取り除いてカソード窓およびゲート
窓を形成することによって得られる。カソード電極４５
およびゲート電極４６は、酸化膜４２を施した半導体チ
ップ４１の上部に、たとえばアルミニウムを蒸着し、エ
ッチングによりその一部を取り除くことによって得られ
る。
【００４０】溶断部４７において、パッド部４３からコ
ンタクト部４８に向かう方向あるいはコンタクト部４８
からパッド部４３に向かう方向は電流の流れる方向であ
る。溶断部４７の電流方向の長さは、溝幅ｄ１に等しい
ので、溶断部４７の電流方向に垂直な断面積と溝幅ｄ１
が決定されると、溶断電流値も決定される。溝幅ｄ１
は、カソード電極４５およびゲート電極４６の材質、形
状および電力制御素子のパッケージなどによって異な
る。
【００４１】たとえば、溶断部４７の溶断電流は放熱の
効果によって、通常のアルミニウム線（空気中、室温）
の溶断電流の２〜３倍になる。この場合は、溶断部４７
の断面積を１／２〜１／３とし、この断面積に合わせて
溝幅ｄ１を設定する。
【００４２】またたとえば、アルミニウムでは電流密度
が１×１０5Ａ／ｃｍ2〜５×１０5Ａ／ｃｍ2の範囲にお
いて、エレクトロ・マイグレーション（Electro Migrat
ion）が発生する。したがって、溶断部４７に流れる電
流の電流密度が１×１０5 Ａ／ｃｍ2以下ならば、エレ
クトロ・マイグレーションは発生しない。エレクトロ・
マイグレーションを発生させないように、電流密度を１
×１０5Ａ／ｃｍ2以下とする溶断部４７の断面積および
溝幅ｄ１が決定される。
【００４３】図２（ａ）は図１の半導体部品３１におけ
る溶断部４７の溶断前の部分拡大図であり、図２（ａ）
は溶断後の部分拡大図である。溶断部４７に溶断電流が
流れると、溶断部４７は発熱する。その熱によって溶断
部４７は液化し、液化した部分は表面張力によってパッ
ド部４３側およびコンタクト部４８側から引っ張られて
切断され、溶断部４７ａとなる。溶断部４７ａは両側で
球状になり互いに離れていて、もはや電流が供給されな
くなり、熱は拡散する。熱が拡散することで、両側の球
状の溶断部４７ａは冷えて凝固する。こうして溶断が完
了する。
【００４４】図３は、図１の半導体部分３１の等価回路
を示す図である。上記のような電力制御素子は、カソー
ド電極４５、ゲート電極４６、アノード電極５０の３電
極を有し、このうちカソード電極４５に溶断部４７が設
けられる。ゲート電極４６に流れる電流によって、カソ
ード電極４５とアノード電極５０との間に流れる電流を
導通または遮断する。溶断部４７に溶断電流が流れる
と、溶断部４７は溶断され、カソード電極４５とアノー
ド電極５０との間に流れる電流は遮断される。
【００４５】図４は電力制御素子３０を使った回路６１
を示す回路図である。回路６１は、上記のような構成の
電力制御素子を複数種類組み合わせたＳＳＲ（Solid St
ateRelay；ソリッド・ステート・リレー）６２によっ
て、負荷６３で発生する熱を制御することができる。
【００４６】スイッチ６４をオンにすると直流電源６５
の電圧がＳＳＲ６２に印加され、ＳＳＲ６２は負荷６３
に流れる交流電流を導通または遮断する。この交流電流
の制御によって、負荷６３で発生する熱が制御される。
【００４７】図４に示される回路６１は、ＳＳＲ６２を
構成する電力制御素子３０のカソード電極４５に溶断部
４７を設けるので、ヒューズが不要となっている。図１
５に示される従来の回路１１に比べて、回路６１はコス
トを低減することができ、回路規模を縮小することがで
きる。
【００４８】図５は本発明の実施の第２形態である電力
制御素子を構成する半導体部品３１ｂを示す図である。
半導体部品３１ｂは、図１の半導体チップ４１の上面に
形成される電極パターンを変更したものである。正方形
である半導体チップ４１の上面に、半導体チップ４１よ
り小さい３角形のゲート電極４６ｂが配置され、半導体
チップ４１のゲート電極４６ｂ以外の領域に５角形のカ
ソード電極４５ｂが配置される。カソード電極４５ｂの
３角形のパッド部４３ｂは、カソード電極４５ｂの内部
に配置される。これに対応付けて、適当な酸化膜４２
ｂ、パッド土台４４ｂ、溶断部４７ｂ、コンタクト部４
８ｂおよびパッド溝４９ｂが形成される。
【００４９】図６は本発明の実施の第３形態を示し、図
６（ａ）は電力制御素子を構成する半導体部品３１ｃを
示す平面図であり、図６（ｂ）は切断面線Ｂ−Ｂから見
た断面図である。半導体部品３１ｃは、図１のカソード
電極４５のパッド部４３と溶断部４７の配置を変更した
ものである。図１において、パッド土台４４およびパッ
ド部４３が、カソード窓の内部に配置されるのに対し
て、図６ではパッド土台４４ｃは半導体チップ４１の正
方形である上面の角部（図６（ａ）では半導体チップ４
１の右上部分）に配置される。溶断部４７ｃは、Ｌ字型
のカソード電極４５ｃの中央部の外側（図６（ａ）では
カソード電極４５ｃの右上部分）に配置される。これに
対応付けて、適当な酸化膜４２ｃ、パッド部４３ｃ、コ
ンタクト部４８ｃ、パッド溝４９ｃが形成される。
【００５０】図６に示す溶断部４７ｃは、図１に示す溶
断部４７に比べて、溶断部の長さが長くなっており、発
熱し易く、溶断が容易である。
【００５１】図７は本発明の実施の第４形態である電力
制御素子の溶断部４７ｄの溶断前の部分拡大図である。
溶断部４７ｄは、図１の溶断部４７のパッド部４３から
コンタクト部４８に向かう方向に沿って両側の電極に切
欠き部７０を形成したものである。図７に示すような構
成にすると、図１の溶断部４７に比べて、溶断部４７ｄ
はパッド部４３からコンタクト部４８に向かう方向に長
いので発熱し易く、溶断が容易である。
【００５２】図８は本発明の実施の第５形態を示し、図
８（ａ）は電力制御素子の溶断部４７の溶断前の部分拡
大図であり、図８（ｂ）は溶断後の部分拡大図である。
溶断部４７は熱可塑性の樹脂層７１で囲まれる。溶断部
４７に溶断電流が流れることによって溶断部４７が発熱
して溶断され、溶断部４７の周囲の樹脂層７１も溶け
る。溶けた樹脂層７１が、溶断された溶断部４７ｅの間
に入り込んで固まり、樹脂層７１ｅとなる。
【００５３】図８に示すような構成にすると、図２に示
される溶断の様子に比べて、溶断部が溶断されたときの
溶断部に流れる電流の遮断が、より完全になる。
【００５４】図９は本発明の実施の第６形態を示し、図
９（ａ）は電力制御素子の半導体部品３１ｆを示す平面
図であり、図９（ｂ）は切断面線Ｃ−Ｃから見た断面図
であり、図９（ｃ）は部分拡大図である。半導体部品３
１ｆは、図１のパッド土台４４の膜厚を厚くし、カソー
ド電極４５はＬ字型のパッド土台４４の端部の全体を覆
うようにしたものである。パッド部４３ｆの土台となる
絶縁膜のパッド土台４４ｆの膜厚Ｌ３は、電極となる金
属膜の膜厚Ｌ２の１／３以上の膜厚とする。パッド土台
４４ｆの側面は、半導体チップ４１の上面に垂直であ
る。金属膜のパッド土台４４ｆの肩部８１を覆う部分の
膜厚Ｌ１は、他よりも薄くなり、溶断部４７ｆとなって
いる。これに対応付けて、適当な酸化膜４２ｆ、カソー
ド電極４５ｆ、コンタクト部４８ｆ、パッド溝４９ｆが
形成される。
【００５５】図９に示されるような電力制御素子の半導
体部品３１ｆは、比較的平面的な構造を有する半導体部
品を形成するときに、溶断部を形成する特別な工程を必
要としないので、酸化膜パッシベーションでカソード電
極の膜厚が薄いプレーナ型の半導体部品などを有する比
較的高耐圧および低電流用の電力制御素子に好適であ
る。
【００５６】図１０は本発明の実施の第７形態を示し、
図１０（ａ）は電力制御素子を構成する半導体部品３１
ｇを示す平面図であり、図１０（ｂ）は切断面線Ｄ−Ｄ
から見た断面図であり、図１０（ｃ）は部分拡大図であ
る。半導体部品３１ｇにおいて、図１の酸化膜をパッド
土台４４ｇのみとする。半導体チップ４１ｇの上部に
は、パッシベーション溝７３と土台溝７４が形成され
る。土台溝７４は、半導体チップ４１ｇの上部の溶断部
４７ｇが覆うパッド土台４４ｇの肩部８３に沿って形成
される。パッシベーション溝７３には、高耐圧化のため
のパッシベーションガラス７２が埋め込まれる。溶断部
４７ｇは、土台溝７４に隣接するパッド土台４４ｇの肩
部８３を覆って形成される。土台溝７４を形成したため
に、溶断部４７ｇの膜厚Ｌ４は図９の溶断部４７ｆの膜
厚Ｌ１よりも小さく、溶断が容易である。これに対応付
けて適当なパッド部４３ｇ、カソード電極４５ｇ、コン
タクト部４８ｇ、パッド溝４９ｇが形成される。
【００５７】図１０に示される電力制御素子を構成する
半導体部品３１ｇにおいて、溶断部４７ｇを形成するた
めの土台溝７４は、パッシベーション溝７３を形成する
工程で同時に形成すれば良い。このように半導体チップ
４１ｇに多くの溝を有する半導体部品を形成するとき
に、溶断部を形成するための特別な工程を必要としない
ので、モート型およびメサ型の半導体部品などの比較的
高耐圧および大電流用の電力制御素子に好適である。ま
た電極として、半田電極などの厚い膜厚の電極を分離す
るために、リフトオフ法を用いて形成した電力制御素子
にも好適である。
【００５８】図１１は本発明の実施の第８形態を示し、
図１１（ａ）は電力制御素子を構成する半導体部品３１
ｈを示す平面図であり、図１１（ｂ）は切断面線Ｅ−Ｅ
から見た断面図である。半導体チップ３１ｈにおいて、
カソード電極４５ｈは上下２層から成り、上層はパッド
部４３ｈであり、下層はコンタクト部４８ｈである。こ
の上下層の間には、電気絶縁物質から成る絶縁層７５が
介在する。絶縁層７５に設けられた貫通孔８２に形成さ
れるカソード電極４５ｈの溶断部４７ｈのみが、上下層
を接続する。これに対応付け、図１の各部分を変更し
て、適当な酸化膜４２ｈ、ゲート電極４６ｈが形成され
る。
【００５９】図１１に示される電力制御素子を構成する
半導体部品３１ｈは、比較的電極の面積が狭いもので
も、コンタクト部、溶断部およびパッド部を確保するこ
とができる。したがって半導体部品３１ｈは、カソード
電極が複数の細かい部分から成り、複数の部分から成る
ゲート電極と交互に配置されているゲート・ターン・オ
フ・サイリスタ（Gate Turn Off Thyristor；ＧＴＯ）
などの、比較的細かい電極を有する電力制御素子に好適
である。
【００６０】図１２は、本発明の実施の第９形態を示す
平面図である。半導体部品３１ｉは、図１の半導体部品
３１において、溶断部を複数個形成して、それぞれ溶断
部４７ｉとしたものである。各溶断部４７ｉは、図１の
単一の溶断部４７に比べて細長く形状化される。各溶断
部４７ｉは、図２と同様の仕組みで溶断されるので、細
長くなったことで、溶断が容易になっている。また、溶
断部４７ｉのうちのひとつが溶断すると、残った溶断部
４７ｉを流れる電流が増加し、次々と連鎖的に溶断が進
行する。
【００６１】図１３は、本発明の実施の第１０形態を示
す平面図である。半導体部品３１ｊは、図１の半導体部
品３１において、溶断部を屈曲させることで、溶断部の
各所を近接させて集中させ、溶断部４７ｊとしたもので
ある。このように溶断部４７ｊの各所が近接して集中し
ているので、溶断部４７ｊの各所から拡散しようとする
熱は、溶断部４７ｊの別の部分に与えられ、この熱を相
互に再利用することができる。また、溶断部４７ｊを屈
曲させて形成することによって、狭いスペースでも細長
い形状をコンパクトに実現できる。なお、本形態では、
複数の個別の溶断部をお互いに近接させて集中させても
よい。
【００６２】
【発明の効果】以上のように本発明によれば、２つの電
極の少なくとも片方に、溶断部が形成される。これによ
って、電力制御素子の外部素子としてヒューズを接続す
る第１の従来技術に比べて、コストを低減することがで
き、電力制御素子を含む回路規模を縮小することができ
る。
【００６３】また本発明によれば、たとえば蒸着した金
属をエッチングすることによって、溶断部が電極中で最
も細くなる形状を形成する。これによって、電力制御素
子を製作するコストをさらに低減することができる。
【００６４】また本発明によれば、電極の溶断部を熱可
塑性の絶縁物質、たとえば樹脂で覆う。これによって、
２つの電力間を流れる電流の遮断をより完全にし、回路
の信頼性をより向上できる。
【００６５】また本発明によれば、溶断部を有する電極
は、パッド部とコンタクト部とが溶断部のみによって接
続される構造である。これによって、予め設定された溶
断電流のずれを抑えることができる。
【００６６】また本発明によれば、比較的大きな厚みを
有する絶縁層が半導体チップの上部の予め定める位置に
形成され、半導体チップの上部と絶縁膜とにわたって、
たとえば金属を蒸着することによって電極が形成され、
絶縁層の肩部を覆う金属膜の比較的薄い部分が溶断部と
なる。これによって、プレーナ型などの比較的平面的な
構造の半導体チップに対して、溶断部を形成するための
工程を省くことができる。
【００６７】また本発明によれば、予め定める位置に溝
部が設けられた半導体チップに、たとえば金属を蒸着す
ることによって電極が形成され、溝部を覆う金属膜の薄
い部分を溶断部とする。これによって、溝を有するモー
ト型、メサ型などの半導体部品に対して、溶断部を形成
するための工程を省くことができる。
【００６８】また本発明によれば、コンタクト部とパッ
ド部との間に介在して形成される絶縁層に、貫通孔が設
けられ、この貫通孔に溶断部が形成される。これによっ
て、電極面積が狭いＧＴＯなどの半導体チップに対して
も、パッド部、溶断部およびコンタクト部を確保するこ
とができる。
【００６９】さらに本発明によれば、溶断部を複数にす
ることで、溶断を容易にすることができ、次々と連鎖的
に溶断することができる。また、単一の場合に比べて複
数の場合は、各溶断部に対して溶断しやすい幅や形状な
どをそれぞれ選択できる。
【００７０】さらに本発明によれば、溶断部を集中させ
ることで、溶断部の各所から拡散しようとする熱を相互
に再利用して籠もらせ、溶断に必要な発熱量を低減して
溶断を容易にすることができる。また、消費電力も低減
できる。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の実施の第１形態である電
力制御素子を構成する半導体部品を示す平面図であり、
図１（ｂ）は切断面線Ａ−Ａから見た断面図である。
【図２】図２（ａ）は図１の溶断前の溶断部を示す部分
拡大図であり、図２（ｂ）は溶断後の部分拡大図であ
る。
【図３】図１の半導体部品の等価回路を示す図である。
【図４】図１の半導体部品を含んで構成される電力制御
素子を使った回路を示す回路図である。
【図５】実施の第２形態である電力制御素子を構成する
半導体部品を示す平面図である。
【図６】図６（ａ）は実施の第３形態である電力制御素
子を構成する半導体部品を示す平面図であり、図６
（ｂ）は切断面線Ｂ−Ｂから見た断面図である。
【図７】実施の第４形態である電力制御素子の溶断部の
部分拡大図である。
【図８】図８（ａ）は実施の第５形態の溶断前の溶断部
の部分拡大図であり、図８（ｂ）は溶断後の部分拡大図
である。
【図９】図９（ａ）は実施の第６形態の半導体部品を示
す平面図であり、図９（ｂ）は切断面線Ｃ−Ｃから見た
断面図であり、図９（ｃ）は部分拡大図である。
【図１０】図１０（ａ）は実施の第７形態の半導体部品
を示す平面図であり、図１０（ｂ）は切断面線Ｄ−Ｄか
ら見た断面図であり、図１０（ｃ）は部分拡大図であ
る。
【図１１】図１１（ａ）は実施の第８形態の半導体部品
を示す平面図であり、図１１（ｂ）は切断面線Ｅ−Ｅか
ら見た断面図である。
【図１２】本発明の実施の第９形態の半導体部品を示す
平面図である。
【図１３】本発明の実施の第１０形態の半導体部品を示
す平面図である。
【図１４】図１４（ａ）は典型的な電力制御素子を示す
正面図であり、図１４（ｂ）はその側面図である。
【図１５】第１の従来例である電力制御素子を使った回
路を示す回路図である。
【図１６】図１６（ａ）は第１の従来例の半導体部品を
示す平面図であり、図１６（ｂ）は切断面線Ｆ−Ｆから
見た断面図である。
【符号の説明】
４ａ，４ｂ 端子 ５ ワイヤ ３０ 電力制御素子 ３１，３１ｂ，３１ｃ，３１ｆ〜３１ｊ 半導体部品 ４１，４１ｇ 半導体チップ ４２，４２ｂ，４２ｃ，４２ｆ，４２ｈ 酸化膜 ４３，４３ｂ，４３ｃ，４３ｄ，４３ｆ，４３ｇ，４３
ｈ，４３ｊ パッド部 ４５，４５ｂ，４５ｃ，４５ｆ，４５ｇ，４５ｈ カソ
ード電極 ４６，４６ｂ，４６ｇ，４６ｈ ゲート電極 ４７，４７ａ〜４７ｊ 溶断部 ４８，４８ｂ，４８ｃ，４８ｄ，４８ｆ，４８ｇ，４８
ｈ コンタクト部 ５０ アノード電極 ７１ 樹脂層 ７４ 土台溝 ８１，８３ 肩部 ８２ 貫通孔

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 外部からの制御信号に基づいて、半導体
    チップに形成された２つの電極の間を流れる電流を制御
    する電力制御素子において、 所定の電流よりも大きな電流が流れると溶断される溶断
    部が、少なくとも片方の電極に形成されていることを特
    徴とする電力制御素子。
  2. 【請求項２】 前記溶断部を有する電極中で、前記溶断
    部の電流方向に垂直な断面積は、前記溶断部以外のいず
    れの断面積よりも小さいことを特徴とする請求項１記載
    の電力制御素子。
  3. 【請求項３】 前記溶断部は、熱可塑性の電気絶縁物質
    によって覆われることを特徴とする請求項１または２記
    載の電力制御素子。
  4. 【請求項４】 前記電極は、前記半導体チップの上部に
    電気絶縁層を介して形成され、一端が外部端子に接続さ
    れるワイヤの他端が接続されるパッド部と、 前記半導体チップに接触するコンタクト部と、 前記コンタクト部と前記パッド部とを接続する前記溶断
    部とで構成されることを特徴とする請求項１または２記
    載の電力制御素子。
  5. 【請求項５】 前記溶断部は、前記電気絶縁層の肩部に
    形成されることを特徴とする請求項４記載の電力制御素
    子。
  6. 【請求項６】 前記半導体チップには、前記肩部に沿っ
    て溝部が設けられることを特徴とする請求項５記載の電
    力制御素子。
  7. 【請求項７】 前記電極は、一端が外部端子に接続され
    るワイヤの他端が接続されるパッド部と、 前記半導体チップに接触するコンタクト部と、 前記コンタクト部と前記パッド部とを接続する前記溶断
    部とで構成され、 前記半導体チップ上には、前記コンタクト部と電気絶縁
    層と前記パッド部とが順次積層され、前記溶断部を形成
    する貫通孔が前記電気絶縁層に形成されることを特徴と
    する請求項１または２記載の電力制御素子。
  8. 【請求項８】 前記溶断部は、複数個形成されているこ
    とを特徴とする請求項１または２記載の電力制御素子。
  9. 【請求項９】 前記溶断部は、近接して集中しているこ
    とを特徴とする請求項１または２記載の電力制御素子。
JP14265897A 1996-07-19 1997-05-30 電力制御素子 Expired - Fee Related JP3352360B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP14265897A JP3352360B2 (ja) 1996-07-19 1997-05-30 電力制御素子
US08/896,086 US6013938A (en) 1996-07-19 1997-07-17 Power control device
KR1019970034239A KR100288027B1 (ko) 1996-07-19 1997-07-18 전력제어소자
EP97112385A EP0819998B1 (en) 1996-07-19 1997-07-18 Power control device
DE69708404T DE69708404T2 (de) 1996-07-19 1997-07-18 Leistungssteuervorrichtung
TW086110257A TW337047B (en) 1996-07-19 1997-07-19 Power control device
CN97115573A CN1089948C (zh) 1996-07-19 1997-07-21 电力控制器件
HK98112612A HK1011579A1 (en) 1996-07-19 1998-12-01 Power control device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-191017 1996-07-19
JP19101796 1996-07-19
JP14265897A JP3352360B2 (ja) 1996-07-19 1997-05-30 電力制御素子

Publications (2)

Publication Number Publication Date
JPH1084108A true JPH1084108A (ja) 1998-03-31
JP3352360B2 JP3352360B2 (ja) 2002-12-03

Family

ID=26474586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14265897A Expired - Fee Related JP3352360B2 (ja) 1996-07-19 1997-05-30 電力制御素子

Country Status (8)

Country Link
US (1) US6013938A (ja)
EP (1) EP0819998B1 (ja)
JP (1) JP3352360B2 (ja)
KR (1) KR100288027B1 (ja)
CN (1) CN1089948C (ja)
DE (1) DE69708404T2 (ja)
HK (1) HK1011579A1 (ja)
TW (1) TW337047B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057186A (ja) * 2003-08-07 2005-03-03 Nec Electronics Corp 半導体装置
JP2007158330A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> ＣＭＯＳ対応の浅いトレンチのｅフューズ構造体及びその製造方法
JP2008053342A (ja) * 2006-08-23 2008-03-06 Fuji Electric Device Technology Co Ltd ヒューズ内蔵型チップサイズパッケージ半導体装置
JP2010074499A (ja) * 2008-09-18 2010-04-02 Panasonic Electric Works Co Ltd リレー装置
CN110600545A (zh) * 2019-10-09 2019-12-20 上海韦尔半导体股份有限公司 一种双向晶闸管及电子产品

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US6489640B1 (en) * 2000-10-06 2002-12-03 National Semiconductor Corporation Integrated circuit with fuse element and contact pad
JP2002287252A (ja) * 2001-03-27 2002-10-03 Seiko Epson Corp プロジェクタ
JP2009176833A (ja) * 2008-01-22 2009-08-06 Panasonic Corp 半導体装置とその製造方法
DE102012222459A1 (de) * 2012-12-06 2014-06-12 Siemens Aktiengesellschaft Schaltungsanordnung, Herstellungsverfahren für eine Schaltungsanordnung und Verfahren zum Schutz einer Schaltungsanordnung
KR20170009948A (ko) * 2014-06-26 2017-01-25 가부시키가이샤 무라타 세이사쿠쇼 전자 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4045310A (en) * 1976-05-03 1977-08-30 Teletype Corporation Starting product for the production of a read-only memory and a method of producing it and the read-only memory
JPS5847596Y2 (ja) * 1979-09-05 1983-10-29 富士通株式会社 半導体装置
FR2550886B1 (fr) * 1983-08-17 1986-10-24 Radiotechnique Compelec Procede de realisation de transistors de puissance incluant des moyens de protection contre les surcharges et dispositifs ainsi obtenus
US4811080A (en) * 1985-08-27 1989-03-07 Fei Microwave, Inc. Monolithic pin diode and method for its manufacture
US4738933A (en) * 1985-08-27 1988-04-19 Fei Microwave, Inc. Monolithic PIN diode and method for its manufacture
US4777520A (en) * 1986-03-27 1988-10-11 Oki Electric Industry Co. Ltd. Heat-resistant plastic semiconductor device
JPH0770654B2 (ja) * 1987-03-27 1995-07-31 松下電子工業株式会社 半導体装置
JPS63308361A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 電力用半導体装置における電極接続部構造
DE59008794D1 (de) * 1989-09-19 1995-05-04 Siemens Ag Verfahren zum Herstellen eines Festelektrolytkondensators in Chip-Bauweise mit Sicherungselement.
JPH0831606B2 (ja) * 1989-11-17 1996-03-27 株式会社東芝 大電力用半導体装置
US5780918A (en) * 1990-05-22 1998-07-14 Seiko Epson Corporation Semiconductor integrated circuit device having a programmable adjusting element in the form of a fuse mounted on a margin of the device and a method of manufacturing the same
DE69109468T2 (de) * 1991-05-23 1995-12-14 Ansaldo Trasporti Spa Elektronische Leistungsanordnung realisiert durch eine Reihe elementarer Halbleiterbauelemente in Parallelverbindung und verwandtes Herstellungsverfahren.
JPH04373148A (ja) * 1991-06-21 1992-12-25 Nippon Steel Corp 半導体装置のヒューズ構造
US5376820A (en) * 1992-02-05 1994-12-27 Ncr Corporation Semiconductor fuse structure
JPH05274994A (ja) * 1992-03-27 1993-10-22 Tokyo Electric Power Co Inc:The 電流ヒューズ
JP3124144B2 (ja) * 1993-01-27 2001-01-15 株式会社東芝 半導体装置
JPH06260633A (ja) * 1993-03-05 1994-09-16 Toshiba Corp 双方向制御整流半導体装置
JPH0917872A (ja) * 1995-06-27 1997-01-17 Fujitsu Ltd 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057186A (ja) * 2003-08-07 2005-03-03 Nec Electronics Corp 半導体装置
US7994544B2 (en) 2003-08-07 2011-08-09 Renesas Electronics Corporation Semiconductor device having a fuse element
US8362524B2 (en) 2003-08-07 2013-01-29 Renesas Electronics Corporation Semiconductor device having a fuse element
US8610178B2 (en) 2003-08-07 2013-12-17 Renesas Electronics Corporation Semiconductor device having a fuse element
US9177912B2 (en) 2003-08-07 2015-11-03 Renesas Electronics Corporation Semiconductor device having a fuse element
US9620449B2 (en) 2003-08-07 2017-04-11 Renesas Electronics Corporation Semiconductor device having a fuse element
JP2007158330A (ja) * 2005-11-30 2007-06-21 Internatl Business Mach Corp <Ibm> ＣＭＯＳ対応の浅いトレンチのｅフューズ構造体及びその製造方法
JP2008053342A (ja) * 2006-08-23 2008-03-06 Fuji Electric Device Technology Co Ltd ヒューズ内蔵型チップサイズパッケージ半導体装置
JP2010074499A (ja) * 2008-09-18 2010-04-02 Panasonic Electric Works Co Ltd リレー装置
CN110600545A (zh) * 2019-10-09 2019-12-20 上海韦尔半导体股份有限公司 一种双向晶闸管及电子产品
CN110600545B (zh) * 2019-10-09 2023-08-11 上海韦尔半导体股份有限公司 一种双向晶闸管及电子产品

Also Published As

Publication number Publication date
EP0819998B1 (en) 2001-11-21
US6013938A (en) 2000-01-11
KR980012601A (ko) 1998-04-30
TW337047B (en) 1998-07-21
KR100288027B1 (ko) 2001-06-01
CN1183646A (zh) 1998-06-03
DE69708404T2 (de) 2002-07-11
EP0819998A2 (en) 1998-01-21
JP3352360B2 (ja) 2002-12-03
CN1089948C (zh) 2002-08-28
HK1011579A1 (en) 1999-07-16
DE69708404D1 (de) 2002-01-03
EP0819998A3 (en) 1998-05-27

Similar Documents

Publication Publication Date Title
EP0585578B1 (en) Semiconductor device with reduced floating inductance and method of fabricating same
JP3352360B2 (ja) 電力制御素子
US6269745B1 (en) Electrical fuse
US3763403A (en) Isolated heat-sink semiconductor device
JP2000306477A (ja) 保護素子
US5747779A (en) Method of fusing and programming fuse frame
US4488137A (en) Composite fuse links employing dissimilar fusible elements in a series
TWI685872B (zh) 熔絲元件、及熔絲單元
US4516149A (en) Semiconductor device having ribbon electrode structure and method for fabricating the same
KR20180108791A (ko) 보호 소자
US4928384A (en) Method of making a wire bonded microfuse
US5130784A (en) Semiconductor device including a metallic conductor for preventing arcing upon failure
TW201805984A (zh) 保護元件
EP0305993A2 (en) Power semiconductor device having electrode structures
US3733572A (en) Current limiting fuse
JP6797289B2 (ja) 電力変換装置
JPS5919361A (ja) 半導体装置
JP2001118481A (ja) 保護素子
JP3812365B2 (ja) 過電流遮断構造
JPH0778933A (ja) 半導体装置の内部配線構造
JP2002100723A (ja) 半導体装置
JPH0320063A (ja) 電気ヒューズ
JP2856129B2 (ja) 樹脂封止型電子装置
JPS61147548A (ja) 半導体集積回路装置
JP2000114525A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees