JPH0770654B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0770654B2 JPH0770654B2 JP62074738A JP7473887A JPH0770654B2 JP H0770654 B2 JPH0770654 B2 JP H0770654B2 JP 62074738 A JP62074738 A JP 62074738A JP 7473887 A JP7473887 A JP 7473887A JP H0770654 B2 JPH0770654 B2 JP H0770654B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- semiconductor device
- bump electrode
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、過電流保護機能を有する半導体装置に関する
ものである。
ものである。
従来の技術 従来、半導体素子の破壊電流よりも若干小さい所定値の
電流が流れた時に確実にかつ瞬時に溶断する、いわいる
ヒューズ特性を備えた半導体装置として、例えば第４図
に示す装置が提案されている（実開昭61−102058号公報
参照）。
電流が流れた時に確実にかつ瞬時に溶断する、いわいる
ヒューズ特性を備えた半導体装置として、例えば第４図
に示す装置が提案されている（実開昭61−102058号公報
参照）。
すなわちこれは、半導体ペレット31と他のリード端子32
とを、ヒューズ特性を持つ金属線33で接続し、これらを
保護ケース34内に収容した構造をしている。
とを、ヒューズ特性を持つ金属線33で接続し、これらを
保護ケース34内に収容した構造をしている。
発明が解決しようとする課題 この半導体装置において、半導体ペレット31やヒューズ
としての金属線33は、保護ケース34内に封じこまれてい
るものの、樹脂などに埋めこまれていないので、酸化さ
れやすい。
としての金属線33は、保護ケース34内に封じこまれてい
るものの、樹脂などに埋めこまれていないので、酸化さ
れやすい。
そのため、半導体ペレット31にあっては特性の劣化が生
じ、また金属線33にあってはヒューズ特性の低下、すな
わち電流遮断特性の劣化、溶断電流値や破壊電圧および
抵抗値などの増大といった信頼性低下の問題が発生しや
すい。
じ、また金属線33にあってはヒューズ特性の低下、すな
わち電流遮断特性の劣化、溶断電流値や破壊電圧および
抵抗値などの増大といった信頼性低下の問題が発生しや
すい。
さらにまた、外力を受けると破損しやすいという欠点の
ほか、寸法的に大きくなり、製造コストも高くつくとい
う問題があった。
ほか、寸法的に大きくなり、製造コストも高くつくとい
う問題があった。
そこで、本発明の目的は、このような問題点を解決し、
過電流から非オーム性接合を保護する、小形にして機械
的・熱的衝撃に強い半導体装置を提供することにある。
過電流から非オーム性接合を保護する、小形にして機械
的・熱的衝撃に強い半導体装置を提供することにある。
課題を解決するための手段 本発明の半導体装置は、半導体基板主面に拡散層により
形成された非オーム性接合を有する領域と、前記領域に
オーム性接触した第１金属層と、前記第１金属層上なら
びに前記半導体基板上に絶縁膜を介して延在して設けら
れ、かつ前記非オーム性接合の破壊電流よりも小さい所
定値の電流で溶断する第２金属層と、前記延在して設け
られた第２金属層上にオーム性接触したバンプ電極と、
前記バンプ電極下に前記絶縁膜と第２金属層の両方に密
着して設けられた第３金属層とを有し、さらに前記半導
体基板の裏面に設けられた電極部とバンプ電極部とが、
一対の電極間に挟まれ、かつ絶縁管封止されてなる半導
体装置である。
形成された非オーム性接合を有する領域と、前記領域に
オーム性接触した第１金属層と、前記第１金属層上なら
びに前記半導体基板上に絶縁膜を介して延在して設けら
れ、かつ前記非オーム性接合の破壊電流よりも小さい所
定値の電流で溶断する第２金属層と、前記延在して設け
られた第２金属層上にオーム性接触したバンプ電極と、
前記バンプ電極下に前記絶縁膜と第２金属層の両方に密
着して設けられた第３金属層とを有し、さらに前記半導
体基板の裏面に設けられた電極部とバンプ電極部とが、
一対の電極間に挟まれ、かつ絶縁管封止されてなる半導
体装置である。
そして前記第２金属層は、少なくとも銀を含む金属から
なるものである。
なるものである。
作 用 本発明の半導体装置は、負荷ショートなどの不測の事態
によって生じた過電流で非オーム性接合領域を破壊され
る前に、ヒューズ機能をもつ第２金属層が確実に溶断す
る作用により、半導体素子を過電流から保護する。
によって生じた過電流で非オーム性接合領域を破壊され
る前に、ヒューズ機能をもつ第２金属層が確実に溶断す
る作用により、半導体素子を過電流から保護する。
実施例 本発明の半導体装置の一実施例について、図面を用いて
詳しく説明する。
詳しく説明する。
第１図は半導体装置の要部断面図で、第２図は半導体装
置の断面図である。
置の断面図である。
第１図において、１はＮ型シリコン半導体基板、２はそ
の一主面に形成されたＰ型拡散層で、これによりPN接合
を形成している。
の一主面に形成されたＰ型拡散層で、これによりPN接合
を形成している。
３はシリコン基板表面を酸化することによって形成した
絶縁膜、４は絶縁膜３に設けられた窓を通してＰ型拡散
層２にオーム性接触している第１金属層である。
絶縁膜、４は絶縁膜３に設けられた窓を通してＰ型拡散
層２にオーム性接触している第１金属層である。
この第１金属層４は、クロムまたはチタンのいずれかに
ニッケル、銀などが積層されて形成されているものであ
る。
ニッケル、銀などが積層されて形成されているものであ
る。
そして、第１金属層４から離れた位置に銀バンプ電極７
がめっき法で突出するように設けられており、その銀バ
ンプ電極７の直下には、第２金属層６を介して前記絶縁
膜３と第２金属層６の両方に密着する第３金属層５があ
り、また、第１金属層４と第３金属層５とにオーム性接
触している第２金属層６は、後述するガラス絶縁管９を
封止する際の温度や雰囲気に耐え、かつ、抵抗率の小さ
い銀からなる金属で配線されてあり、保護対象である前
記PN接合の破壊電流よりも小さい所定値の電流が流れた
ときに瞬時に溶断する寸法および形状としてある。即ち
ヒューズ機能を持つ金属配線としてある。
がめっき法で突出するように設けられており、その銀バ
ンプ電極７の直下には、第２金属層６を介して前記絶縁
膜３と第２金属層６の両方に密着する第３金属層５があ
り、また、第１金属層４と第３金属層５とにオーム性接
触している第２金属層６は、後述するガラス絶縁管９を
封止する際の温度や雰囲気に耐え、かつ、抵抗率の小さ
い銀からなる金属で配線されてあり、保護対象である前
記PN接合の破壊電流よりも小さい所定値の電流が流れた
ときに瞬時に溶断する寸法および形状としてある。即ち
ヒューズ機能を持つ金属配線としてある。
シリコン基板１の裏面側には、平面電極８が形成されて
いる。
いる。
上記構造の半導体基板の裏面電極部８とバンプ電極部７
とを、第２図に示したように一対の電極10、11間に挟ん
でガラス絶縁管９内に案内し、電極10、11とガラス絶縁
管９とを接着封止して、ダブルヒートシンク型のヒュー
ズ付き半導体装置とした。
とを、第２図に示したように一対の電極10、11間に挟ん
でガラス絶縁管９内に案内し、電極10、11とガラス絶縁
管９とを接着封止して、ダブルヒートシンク型のヒュー
ズ付き半導体装置とした。
なお、電極10、11は、ガラス絶縁管９の内径にほぼ等し
い外形の銅被膜鉄ニッケル線（通常ジュメット線と称さ
れる）で構成されていて、それぞれには鉄と銅の合金リ
ード線が接続されている。
い外形の銅被膜鉄ニッケル線（通常ジュメット線と称さ
れる）で構成されていて、それぞれには鉄と銅の合金リ
ード線が接続されている。
このような構造の半導体装置においては、電極10、11間
に負荷ショートなどの不測の事態によって生じた過電流
が流れると、それにより第２金属層６が瞬時（約10mSec
以内）にジュール熱により溶断し、遮断されて、保護対
象であるＮ型シリコン半導体基板１中のＰ型拡散層のPN
接合がそれによって破壊から防止される。
に負荷ショートなどの不測の事態によって生じた過電流
が流れると、それにより第２金属層６が瞬時（約10mSec
以内）にジュール熱により溶断し、遮断されて、保護対
象であるＮ型シリコン半導体基板１中のＰ型拡散層のPN
接合がそれによって破壊から防止される。
第３図は、他の実施例の半導体装置の断面図であり、電
極10、11が釘形に形成されたリードレスタイプのダブル
ヒートシンク型ヒューズ付き半導体装置である。符号は
第２図の実施例と対等する部分の符号で示した。
極10、11が釘形に形成されたリードレスタイプのダブル
ヒートシンク型ヒューズ付き半導体装置である。符号は
第２図の実施例と対等する部分の符号で示した。
このように上記半導体装置は、過電流から前記非オーム
性接合領域を確実に保護するとともに、ガラス管封止ダ
イオードとして定評のあるように機械的・熱的衝撃に非
常に強く、極めて信頼性の高いものである。
性接合領域を確実に保護するとともに、ガラス管封止ダ
イオードとして定評のあるように機械的・熱的衝撃に非
常に強く、極めて信頼性の高いものである。
さらに、サイズを小形化でき、通常のガラス管封止ダイ
オード用の拡散・組立のプロセスおよび設備を使用して
製造できるので非常に経済的である。
オード用の拡散・組立のプロセスおよび設備を使用して
製造できるので非常に経済的である。
又、銀バンプ電極７の表面と裏面側の平面電極８の表面
のいずれか一方または両方は金ゲルマニューム合金など
をめっきまたは蒸着等により形成しておけば、その半導
体素子をガラス管内に封入する温度で半導体素子と電極
とが接着し、断線に対しより高い信頼性を確保すること
ができる。
のいずれか一方または両方は金ゲルマニューム合金など
をめっきまたは蒸着等により形成しておけば、その半導
体素子をガラス管内に封入する温度で半導体素子と電極
とが接着し、断線に対しより高い信頼性を確保すること
ができる。
なお、本発明の実施例では、非オーム性接合をPN接合と
したが、特に限定することなくショットキ接合領域など
を有する半導体装置にも適用できることは言うまでもな
い。
したが、特に限定することなくショットキ接合領域など
を有する半導体装置にも適用できることは言うまでもな
い。
発明の効果 本発明の半導体装置は、非オーム性接合と直列接続され
るようヒューズ機能を有する金属層を半導体基板上に形
成し、それをガラス絶縁管に封止してあるので、過電流
から非オーム性接合を保護するとともに、小形にして機
械的・熱的衝撃に強い半導体装置を得ることができる。
るようヒューズ機能を有する金属層を半導体基板上に形
成し、それをガラス絶縁管に封止してあるので、過電流
から非オーム性接合を保護するとともに、小形にして機
械的・熱的衝撃に強い半導体装置を得ることができる。
第１図は本発明の一実施例の半導体装置の要部断面図、
第２図は同半導体装置の断面図、第３図は本発明の他の
実施例の半導体装置の断面図、第４図は従来のヒューズ
付き半導体装置の一部切り欠き斜視図である。 １……シリコン半導体基板、２……拡散層、３……絶縁
膜、４……第１金属層、５……第３金属層、６……第２
金属層、７……バンプ電極、８……平面電極、９……ガ
ラス絶縁管、10、11……電極。
第２図は同半導体装置の断面図、第３図は本発明の他の
実施例の半導体装置の断面図、第４図は従来のヒューズ
付き半導体装置の一部切り欠き斜視図である。 １……シリコン半導体基板、２……拡散層、３……絶縁
膜、４……第１金属層、５……第３金属層、６……第２
金属層、７……バンプ電極、８……平面電極、９……ガ
ラス絶縁管、10、11……電極。
Claims (3)
- 【請求項１】半導体基板主面に拡散層により形成された
非オーム性接合を有する領域と、前記領域にオーム性接
触した第１金属層と、前記第１金属層上ならびに前記半
導体基板上に絶縁膜を介して延在して設けられ、かつ前
記非オーム性接合の破壊電流よりも小さい所定値の電流
で溶断する第２金属層と、前記延在して設けられた第２
金属層上にオーム性接触したバンプ電極と、前記バンプ
電極下に前記絶縁膜と第２金属層の両方に密着して設け
られた第３金属層とを有することを特徴とする半導体装
置。 - 【請求項２】前記半導体基板の裏面に設けられた電極部
とバンプ電極部とが、一対の電極間に挟まれ、かつ絶縁
管で封止されていることを特徴とする特許請求の範囲第
１項記載の半導体装置。 - 【請求項３】前記第２金属層は、少なくとも銀を含む金
属からなることを特徴とする特許請求の範囲第１項また
は第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074738A JPH0770654B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62074738A JPH0770654B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240054A JPS63240054A (ja) | 1988-10-05 |
| JPH0770654B2 true JPH0770654B2 (ja) | 1995-07-31 |
Family
ID=13555879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62074738A Expired - Lifetime JPH0770654B2 (ja) | 1987-03-27 | 1987-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770654B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5281684A (en) * | 1992-04-30 | 1994-01-25 | Motorola, Inc. | Solder bumping of integrated circuit die |
| JP3352360B2 (ja) * | 1996-07-19 | 2002-12-03 | シャープ株式会社 | 電力制御素子 |
| EP4391046A1 (en) * | 2022-03-22 | 2024-06-26 | Huawei Digital Power Technologies Co., Ltd. | Semiconductor device, electronic apparatus, and method for manufacturing semiconductor device |
-
1987
- 1987-03-27 JP JP62074738A patent/JPH0770654B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63240054A (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044523B2 (en) | Semiconductor device | |
| US4160308A (en) | Optically coupled isolator device and method of making same | |
| EP0198194B1 (en) | Packaged semiconductor chip | |
| US5682057A (en) | Semiconductor device incorporating a temperature fuse | |
| US3601667A (en) | A semiconductor device with a heat sink having a foot portion | |
| US4709253A (en) | Surface mountable diode | |
| US4516149A (en) | Semiconductor device having ribbon electrode structure and method for fabricating the same | |
| JP5018013B2 (ja) | 樹脂封止半導体装置 | |
| JPS6147668A (ja) | 耐交番負荷性のスイツチング動作可能な半導体素子 | |
| JPH0770654B2 (ja) | 半導体装置 | |
| US4153910A (en) | Molded semiconductor device with header leads | |
| US5130784A (en) | Semiconductor device including a metallic conductor for preventing arcing upon failure | |
| JPH05161259A (ja) | サージ保護システム | |
| US3002135A (en) | Semiconductor device | |
| US3581166A (en) | Gold-aluminum leadout structure of a semiconductor device | |
| JP3848350B2 (ja) | 半導体装置 | |
| JP2007514312A (ja) | 補強された内部接続メタライゼーションを有するワイヤボンディングされた半導体部品 | |
| US3353073A (en) | Magnesium-aluminum alloy contacts for semiconductor devices | |
| JPH06139915A (ja) | 過電圧過電流に対する保護装置 | |
| CN108231506B (zh) | 小型熔断器及其制造方法 | |
| JP2872525B2 (ja) | 回路保護用素子 | |
| JPH0714025B2 (ja) | 半導体素子保護装置 | |
| JPH05251496A (ja) | 半導体素子 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JP2856129B2 (ja) | 樹脂封止型電子装置 |