JPH0778933A - 半導体装置の内部配線構造 - Google Patents
半導体装置の内部配線構造Info
- Publication number
- JPH0778933A JPH0778933A JP5222696A JP22269693A JPH0778933A JP H0778933 A JPH0778933 A JP H0778933A JP 5222696 A JP5222696 A JP 5222696A JP 22269693 A JP22269693 A JP 22269693A JP H0778933 A JPH0778933 A JP H0778933A
- Authority
- JP
- Japan
- Prior art keywords
- internal wiring
- semiconductor chip
- wire
- relay electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体チップの故障が基で過電流が流れた際
に、内部配線を素早く断路してケースの破壊，および被
害が当該半導体装置に組合わせた周辺の制御回路に及ぶ
のを回避できるようにした半導体装置の内部配線構造を
提供する。 【構成】絶縁基板２の導体パターン３上にマウントした
半導体チップ４と外部導出端子５との間にワイヤをボン
ディングして内部配線した半導体装置において、少なく
とも入力側の外部導出端子と半導体チップの間の内部配
線経路に導電性を付与したSiの中継電極９を設け、該中
継電極を経由して半導体チップと外部導出端子との間に
Alワイヤ６，１０をボンディングするとともに、中継電
極と外部導出端子との間に配線したワイヤ１０の本数
を、中継電極と半導体チップとの間に配線したワイヤ６
の本数よりも少なく選定して速断部を構成し、過電流の
通流時にワイヤ１０のボンディング部を速やかに溶断し
て過電流の通電を絶つ。
に、内部配線を素早く断路してケースの破壊，および被
害が当該半導体装置に組合わせた周辺の制御回路に及ぶ
のを回避できるようにした半導体装置の内部配線構造を
提供する。 【構成】絶縁基板２の導体パターン３上にマウントした
半導体チップ４と外部導出端子５との間にワイヤをボン
ディングして内部配線した半導体装置において、少なく
とも入力側の外部導出端子と半導体チップの間の内部配
線経路に導電性を付与したSiの中継電極９を設け、該中
継電極を経由して半導体チップと外部導出端子との間に
Alワイヤ６，１０をボンディングするとともに、中継電
極と外部導出端子との間に配線したワイヤ１０の本数
を、中継電極と半導体チップとの間に配線したワイヤ６
の本数よりも少なく選定して速断部を構成し、過電流の
通流時にワイヤ１０のボンディング部を速やかに溶断し
て過電流の通電を絶つ。
Description
【０００１】
【産業上の利用分野】本発明は、インバータ装置などに
適用するパワートランジスタモジュール，ダイオードモ
ジュールなどを対象とする半導体装置の内部配線構造に
関する。
適用するパワートランジスタモジュール，ダイオードモ
ジュールなどを対象とする半導体装置の内部配線構造に
関する。
【０００２】
【従来の技術】まず、図４（ａ),（ｂ）に表したダイオ
ードモジュール，パワートランジスタモジュール（図中
で、Ｄはダイオード, Trはパワートランジスタ, FDはフ
ライホイールダイオードを表す) などを対象とした半導
体装置の従来における組立構造を図３に示す。図におい
て、１は放熱用金属ベース板、２は絶縁基板、３は絶縁
基板２に形成した導体パターン、４は導体パターン３に
マウントした半導体チップ、５は入力側（電源側）の外
部導出端子、６は半導体チップ４の主面に形成したAl電
極と外部導出端子５との間にボンディングした内部配線
用のAlワイヤ、７は樹脂ケース、８はケース内に充填し
た封止樹脂である。
ードモジュール，パワートランジスタモジュール（図中
で、Ｄはダイオード, Trはパワートランジスタ, FDはフ
ライホイールダイオードを表す) などを対象とした半導
体装置の従来における組立構造を図３に示す。図におい
て、１は放熱用金属ベース板、２は絶縁基板、３は絶縁
基板２に形成した導体パターン、４は導体パターン３に
マウントした半導体チップ、５は入力側（電源側）の外
部導出端子、６は半導体チップ４の主面に形成したAl電
極と外部導出端子５との間にボンディングした内部配線
用のAlワイヤ、７は樹脂ケース、８はケース内に充填し
た封止樹脂である。
【０００３】かかる半導体装置（パワートランジスタモ
ジュール）をインバータ装置などに適用する場合には、
前記構成のパワーモジュールを制御回路部と組合わせて
プリント配線板に実装してインバータ装置を構成するよ
うにしている。
ジュール）をインバータ装置などに適用する場合には、
前記構成のパワーモジュールを制御回路部と組合わせて
プリント配線板に実装してインバータ装置を構成するよ
うにしている。
【０００４】
【発明が解決しようとする課題】前記構成のパワーモジ
ュールを適用したインバータ装置などで実使用時に半導
体チップに短絡などの故障（例えば、エレクトロマイグ
レーションが原因で発生する短絡）が発生した場合に
は、電源との間の外部回路に接続した保護ヒューズが作
動するまでの間に半導体チップに過電流が流れ続ける。
そのために、モジュール内で半導体チップの発熱量が増
大するほか、半導体チップの電極に接続したワイヤが溶
断し、これに伴って発生する内部圧力の急激な異常増加
によってケースが破損してその破片，封止樹脂が周囲に
飛散したり、また半導体チップの短絡に伴う過電流が制
御回路に回り込むなどして、被害がパワーモジュール自
身に止まらずに周辺の制御回路部品まで拡大することが
ある。
ュールを適用したインバータ装置などで実使用時に半導
体チップに短絡などの故障（例えば、エレクトロマイグ
レーションが原因で発生する短絡）が発生した場合に
は、電源との間の外部回路に接続した保護ヒューズが作
動するまでの間に半導体チップに過電流が流れ続ける。
そのために、モジュール内で半導体チップの発熱量が増
大するほか、半導体チップの電極に接続したワイヤが溶
断し、これに伴って発生する内部圧力の急激な異常増加
によってケースが破損してその破片，封止樹脂が周囲に
飛散したり、また半導体チップの短絡に伴う過電流が制
御回路に回り込むなどして、被害がパワーモジュール自
身に止まらずに周辺の制御回路部品まで拡大することが
ある。
【０００５】本発明は上記の点にかんがみなされたもの
であり、その目的は前記課題を解決し、半導体チップの
故障が基で過電流が流れた際に、内部配線を素早く断路
してケース破壊，および被害が周辺の制御回路部品にま
で拡大するのを回避できるようにした半導体装置の内部
配線構造を提供することにある。
であり、その目的は前記課題を解決し、半導体チップの
故障が基で過電流が流れた際に、内部配線を素早く断路
してケース破壊，および被害が周辺の制御回路部品にま
で拡大するのを回避できるようにした半導体装置の内部
配線構造を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、本発明によ
り、少なくとも入力側の外部導出端子と半導体チップの
間の内部配線経路に過電流の通電に伴って速やかに溶断
する速断部を設けることにより達成される。ここで、前
記構成における速断部は、具体的に次記のような構造で
実施することかできる。
り、少なくとも入力側の外部導出端子と半導体チップの
間の内部配線経路に過電流の通電に伴って速やかに溶断
する速断部を設けることにより達成される。ここで、前
記構成における速断部は、具体的に次記のような構造で
実施することかできる。
【０００７】（１）半導体チップと外部導出端子との間
の内部配線経路に中継電極を設け、該中継電極を経由し
て半導体チップと外部導出端子との間にワイヤをボンデ
ィングするとともに、中継電極と外部導出端子との間に
配線したワイヤを、中継電極と半導体チップとの間に配
線したワイヤよりも少ない本数に選定して速断部を構成
する。
の内部配線経路に中継電極を設け、該中継電極を経由し
て半導体チップと外部導出端子との間にワイヤをボンデ
ィングするとともに、中継電極と外部導出端子との間に
配線したワイヤを、中継電極と半導体チップとの間に配
線したワイヤよりも少ない本数に選定して速断部を構成
する。
【０００８】（２）前項（１）において、中継電極の材
料が導電性を付与したシリコン、ワイヤがAlワイヤであ
る。 （３）前項（１）または（２）において、中継電極を基
板の導体パターン上にマウントするとともに、半導体チ
ップから引出したワイヤを前記の導体パターンにボンデ
ィングし、外部導出端子との間に配線したワイヤを中継
電極の上面にボンディングする。
料が導電性を付与したシリコン、ワイヤがAlワイヤであ
る。 （３）前項（１）または（２）において、中継電極を基
板の導体パターン上にマウントするとともに、半導体チ
ップから引出したワイヤを前記の導体パターンにボンデ
ィングし、外部導出端子との間に配線したワイヤを中継
電極の上面にボンディングする。
【０００９】
【作用】上記の構成の半導体装置を適用したインバータ
装置などで、半導体チップの故障に伴って過電流が流れ
ると、電源側に通じる半導体チップの入力側に構築した
速断部が速やかに溶断して内部配線を断路し、半導体チ
ップに過電流が継続的に流れるのを阻止する。これによ
り、過電流による半導体チップの異常加熱も少なくな
り、過電流の続流に起因する内部圧力の急激な異常増加
でケースが破壊したり、制御回路などの周辺部品へ被害
が拡大することが回避される。
装置などで、半導体チップの故障に伴って過電流が流れ
ると、電源側に通じる半導体チップの入力側に構築した
速断部が速やかに溶断して内部配線を断路し、半導体チ
ップに過電流が継続的に流れるのを阻止する。これによ
り、過電流による半導体チップの異常加熱も少なくな
り、過電流の続流に起因する内部圧力の急激な異常増加
でケースが破壊したり、制御回路などの周辺部品へ被害
が拡大することが回避される。
【００１０】ここで、速断部として、半導体チップと外
部導出端子との間の内部配線経路に中継電極を設け、該
中継電極を経由して半導体チップと外部導出端子との間
にワイヤをボンディングするとともに、中継電極と外部
導出端子との間に配線したワイヤを、中継電極と半導体
チップとの間に配線したワイヤよりも少ない本数に選定
すれば、過電流が流れた際に本数の少ないワイヤが速や
かに溶断する。
部導出端子との間の内部配線経路に中継電極を設け、該
中継電極を経由して半導体チップと外部導出端子との間
にワイヤをボンディングするとともに、中継電極と外部
導出端子との間に配線したワイヤを、中継電極と半導体
チップとの間に配線したワイヤよりも少ない本数に選定
すれば、過電流が流れた際に本数の少ないワイヤが速や
かに溶断する。
【００１１】また、前記の中継電極の材料に導電性を付
与したSi、ワイヤにAlワイヤを用いた上で、Si中継電極
の電極面にメタライズしたAl被膜にAlワイヤをボンディ
ングした構成を採用すれば、よく知られているように、
AlとSiとが接するコンタクト部にはAl，Siの相互拡散に
よって融点の低いAl−Siの合金層が生成するために、過
電流の通流によって発生する中継電極での抵抗発熱と相
まってAlワイヤのボンディング部が溶断し易くなるの
で、これにより速断部の機能が確実なものとなる。ま
た、この場合に前記Si中継電極を基板の導体パターン上
にマウントするとともに、半導体チップから引出したAl
ワイヤを前記の導体パターンにボンディングし、外部導
出端子との間に配線したAlワイヤを中継電極の上面にボ
ンディングすれば、Si中継電極に対して電流が上下の電
極面の間のSi層内を貫流するので、過電流による中継電
極の抵抗発熱が増してAlワイヤの速やかな溶断がより一
層確実なものとなる。
与したSi、ワイヤにAlワイヤを用いた上で、Si中継電極
の電極面にメタライズしたAl被膜にAlワイヤをボンディ
ングした構成を採用すれば、よく知られているように、
AlとSiとが接するコンタクト部にはAl，Siの相互拡散に
よって融点の低いAl−Siの合金層が生成するために、過
電流の通流によって発生する中継電極での抵抗発熱と相
まってAlワイヤのボンディング部が溶断し易くなるの
で、これにより速断部の機能が確実なものとなる。ま
た、この場合に前記Si中継電極を基板の導体パターン上
にマウントするとともに、半導体チップから引出したAl
ワイヤを前記の導体パターンにボンディングし、外部導
出端子との間に配線したAlワイヤを中継電極の上面にボ
ンディングすれば、Si中継電極に対して電流が上下の電
極面の間のSi層内を貫流するので、過電流による中継電
極の抵抗発熱が増してAlワイヤの速やかな溶断がより一
層確実なものとなる。
【００１２】
【実施例】以下、本発明の実施例の構成を図面に基づい
て説明する。なお、各実施例において、図３と対応する
同一部材には同じ符号が付してある。 実施例１：図１において、絶縁基板２に形成した導体パ
ターン３に対して、そのパターン部３ａには半導体チッ
プ４が、パターン部３ｂには入力側の外部導出端子５が
マウントされ、さらにパターン部３ａと３ｂとの間に形
成したパターン部３ｃにはチップ状の中継電極９がマウ
ントされており、この中継電極９を中継して半導体チッ
プ４，および外部導出端子５との間にまたがってそれぞ
れAlワイヤ６，１０がボンディングされている。ここ
で、前記の中継電極９は、不純物をドーピングして導電
性を付与したＰ形ないしＮ形のSiチップであり、かつ中
継電極９と外部導出端子５との間に配線したAlワイヤ１
０の本数を中継電極９と半導体チップ４との間に配線し
たAlワイヤ６の本数よりも少ない本数に選定し、これら
で半導体チップ４に対する入力側内部配線路の速断部を
構成している。
て説明する。なお、各実施例において、図３と対応する
同一部材には同じ符号が付してある。 実施例１：図１において、絶縁基板２に形成した導体パ
ターン３に対して、そのパターン部３ａには半導体チッ
プ４が、パターン部３ｂには入力側の外部導出端子５が
マウントされ、さらにパターン部３ａと３ｂとの間に形
成したパターン部３ｃにはチップ状の中継電極９がマウ
ントされており、この中継電極９を中継して半導体チッ
プ４，および外部導出端子５との間にまたがってそれぞ
れAlワイヤ６，１０がボンディングされている。ここ
で、前記の中継電極９は、不純物をドーピングして導電
性を付与したＰ形ないしＮ形のSiチップであり、かつ中
継電極９と外部導出端子５との間に配線したAlワイヤ１
０の本数を中継電極９と半導体チップ４との間に配線し
たAlワイヤ６の本数よりも少ない本数に選定し、これら
で半導体チップ４に対する入力側内部配線路の速断部を
構成している。
【００１３】実施例２：図２は図１に示した実施例１を
改良した別な実施例を示すものであり、この実施例にお
いては、Si中継電極９のチップを導体パターン３のパタ
ーン部３ｃにマウントした上で、半導体チップ１から引
出したAlワイヤ６をパターン部３ｃにボンディングする
とともに、外部導出端子５との間に配線したAlワイヤ１
０をSi中継電極９の上面側電極面にボンディングして速
断部を構成している。
改良した別な実施例を示すものであり、この実施例にお
いては、Si中継電極９のチップを導体パターン３のパタ
ーン部３ｃにマウントした上で、半導体チップ１から引
出したAlワイヤ６をパターン部３ｃにボンディングする
とともに、外部導出端子５との間に配線したAlワイヤ１
０をSi中継電極９の上面側電極面にボンディングして速
断部を構成している。
【００１４】この構成によれば、電流が中継電極９のSi
層内を貫流して流れるので、過電流の通流による中継電
極９での抵抗発熱が大きくなり、これによりAlワイヤ１
０のボンディング部の溶断が一層確実となる。
層内を貫流して流れるので、過電流の通流による中継電
極９での抵抗発熱が大きくなり、これによりAlワイヤ１
０のボンディング部の溶断が一層確実となる。
【００１５】
【発明の効果】以上述べたように、本発明によれば、半
導体装置の内部配線、特に電源に通じる入力側の内部配
線経路に中継電極を経由してワイヤを半導体チップと外
部導出端子との間に配線して構築した速断部を設けたこ
とにより、半導体チップの故障が基で過電流が流れた際
には、この速断部が速やかに溶断して半導体チップへの
過電流通流を絶つので、これにより過電流の継続による
半導体装置のケース破壊，並びに当該半導体装置と組合
わせた周辺の制御回路などへ被害が拡大するのを防止で
きる。
導体装置の内部配線、特に電源に通じる入力側の内部配
線経路に中継電極を経由してワイヤを半導体チップと外
部導出端子との間に配線して構築した速断部を設けたこ
とにより、半導体チップの故障が基で過電流が流れた際
には、この速断部が速やかに溶断して半導体チップへの
過電流通流を絶つので、これにより過電流の継続による
半導体装置のケース破壊，並びに当該半導体装置と組合
わせた周辺の制御回路などへ被害が拡大するのを防止で
きる。
【図１】本発明の実施例１による半導体装置の内部配線
構造の組立図
構造の組立図
【図２】本発明の実施例２による半導体装置の内部配線
構造の組立図
構造の組立図
【図３】従来における半導体装置の内部配線構造の組立
図
図
【図４】本発明の実施対象となる半導体装置の回路図で
あり、（ａ）はダイオードモジュールの回路図、（ｂ）
はパワートランジスタモジュールの回路図
あり、（ａ）はダイオードモジュールの回路図、（ｂ）
はパワートランジスタモジュールの回路図
２ 絶縁基板 ３ 導体パターン ４ 半導体チップ ５ 外部導出端子 ６ ワイヤ ７ ケース ９ 中継電極 １０ ワイヤ
Claims (4)
- 【請求項１】基板の導体パターン上にマウントした半導
体チップと外部導出端子との間にワイヤをボンディング
して内部配線した半導体装置において、少なくとも入力
側の外部導出端子と半導体チップの間の内部配線経路に
過電流の通電に伴って速やかに溶断する速断部を設けた
ことを特徴とする半導体装置の内部配線構造。 - 【請求項２】請求項１記載の内部配線構造において、半
導体チップと外部導出端子との間の内部配線経路に中継
電極を設け、該中継電極を経由して半導体チップと外部
導出端子との間にワイヤをボンディングするとともに、
中継電極と外部導出端子との間に配線したワイヤを、中
継電極と半導体チップとの間に配線したワイヤよりも少
ない本数に選定して速断部を構成したことを特徴とする
半導体装置の内部配線構造。 - 【請求項３】請求項２記載の内部配線構造において、中
継電極の材料が導電性を付与したシリコン、ワイヤがAl
ワイヤであることを特徴とする半導体装置の内部配線構
造。 - 【請求項４】請求項２または３記載の内部配線構造にお
いて、中継電極を基板の導体パターン上にマウントする
とともに、半導体チップから引出したワイヤを前記の導
体パターンにボンディングし、外部導出端子との間に配
線したワイヤを中継電極の上面にボンディングしたこと
を特徴とする半導体装置の内部配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222696A JP3019679B2 (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の内部配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5222696A JP3019679B2 (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の内部配線構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778933A true JPH0778933A (ja) | 1995-03-20 |
| JP3019679B2 JP3019679B2 (ja) | 2000-03-13 |
Family
ID=16786485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5222696A Expired - Fee Related JP3019679B2 (ja) | 1993-09-08 | 1993-09-08 | 半導体装置の内部配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019679B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260542A (ja) * | 1996-03-19 | 1997-10-03 | Tokin Corp | ヒューズ内蔵型静電誘導型トランジスタ |
| US9647443B2 (en) | 2013-10-29 | 2017-05-09 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2019043807A1 (ja) * | 2017-08-30 | 2019-03-07 | 三菱電機株式会社 | 電力変換装置 |
| JP2019175923A (ja) * | 2018-03-27 | 2019-10-10 | 三菱電機株式会社 | 半導体パッケージ |
| CN112802825A (zh) * | 2019-11-13 | 2021-05-14 | 三菱电机株式会社 | 半导体装置 |
-
1993
- 1993-09-08 JP JP5222696A patent/JP3019679B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260542A (ja) * | 1996-03-19 | 1997-10-03 | Tokin Corp | ヒューズ内蔵型静電誘導型トランジスタ |
| US9647443B2 (en) | 2013-10-29 | 2017-05-09 | Mitsubishi Electric Corporation | Semiconductor device |
| WO2019043807A1 (ja) * | 2017-08-30 | 2019-03-07 | 三菱電機株式会社 | 電力変換装置 |
| JPWO2019043807A1 (ja) * | 2017-08-30 | 2019-11-07 | 三菱電機株式会社 | 電力変換装置 |
| US11373832B2 (en) | 2017-08-30 | 2022-06-28 | Mitsubishi Electric Corporation | Electric-power conversion apparatus |
| JP2019175923A (ja) * | 2018-03-27 | 2019-10-10 | 三菱電機株式会社 | 半導体パッケージ |
| CN112802825A (zh) * | 2019-11-13 | 2021-05-14 | 三菱电机株式会社 | 半导体装置 |
| JP2021077817A (ja) * | 2019-11-13 | 2021-05-20 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019679B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7508295B2 (en) | Protection circuit | |
| KR0157348B1 (ko) | 프로그램가능한 퓨즈 구조물 및 퓨즈 프로그래밍 방법 | |
| US5682057A (en) | Semiconductor device incorporating a temperature fuse | |
| US20060267722A1 (en) | Electric Component with a Protected Current Feeding Terminal | |
| CN115705983A (zh) | 具有焊料连接和缩锡基板的表面贴装熔断器 | |
| US6013938A (en) | Power control device | |
| JP2008118010A (ja) | 半導体装置 | |
| JPH0778933A (ja) | 半導体装置の内部配線構造 | |
| KR920005319B1 (ko) | 반도체장치 | |
| JP2008108886A (ja) | 樹脂封止半導体装置 | |
| JP4708338B2 (ja) | 電気通信回路保護装置 | |
| JP2010016062A (ja) | 半導体装置 | |
| EP0305993A2 (en) | Power semiconductor device having electrode structures | |
| JP2008053342A (ja) | ヒューズ内蔵型チップサイズパッケージ半導体装置 | |
| JPH1012806A (ja) | 半導体装置 | |
| JP7209615B2 (ja) | 半導体装置 | |
| JP3848350B2 (ja) | 半導体装置 | |
| JPS5919361A (ja) | 半導体装置 | |
| JP2005235680A (ja) | チップ型ヒューズおよびその製造方法 | |
| US6667532B2 (en) | Semiconductor power component comprising a safety fuse | |
| WO2018193581A1 (ja) | 電力変換装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JP7149886B2 (ja) | 半導体装置 | |
| JPH06139915A (ja) | 過電圧過電流に対する保護装置 | |
| JP3991581B2 (ja) | Ｓｓｒ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |