CN110600545B - 一种双向晶闸管及电子产品 - Google Patents
一种双向晶闸管及电子产品 Download PDFInfo
- Publication number
- CN110600545B CN110600545B CN201910954528.5A CN201910954528A CN110600545B CN 110600545 B CN110600545 B CN 110600545B CN 201910954528 A CN201910954528 A CN 201910954528A CN 110600545 B CN110600545 B CN 110600545B
- Authority
- CN
- China
- Prior art keywords
- well
- trigger
- area
- substrate
- triac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 title abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000000969 carrier Substances 0.000 claims description 32
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 230000005684 electric field Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 5
- 238000001803 electron scattering Methods 0.000 description 5
- FNYLWPVRPXGIIP-UHFFFAOYSA-N Triamterene Chemical compound NC1=NC2=NC(N)=NC(N)=C2N=C1C1=CC=CC=C1 FNYLWPVRPXGIIP-UHFFFAOYSA-N 0.000 description 3
- 230000001788 irregular Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Abstract
本发明公开了一种双向晶闸管及电子产品，所述双向晶闸管包括：衬底；形成于所述衬底上的第一阱和第二阱，所述第一阱和/或第二阱上设置有用于载流子发射的触发区域，所述电子产品包括上述双向晶闸管，本发明公开的技术方案可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种双向晶闸管及电子产品。
背景技术
双向晶闸管是由PN五层半导体材料构成，其有两个主电极和一个控制极，双向晶闸管相当于两个单向晶闸管的反向并联在一起，有一个共同的控制极，双向晶闸管与单向晶闸管一样，也具有触发控制特性。它的触发控制特性与单向晶闸管有很大的不同，因其无论在阳极和阴极间接入何种极性的电压，只要在它的控制极上加上一个触发脉冲，也不管这个脉冲是什么极性的，都可以使双向晶闸管导通，因此双向晶闸管正、反特性具有对称性，所以它可在任何一个方向导通，是一种理想的交流开关器。
由于双向晶闸管结构的本身特点，双向晶闸管浪涌触发的情况下，大量的载流子遣散到衬底，作为非平衡态载流子在没有被复合之前，等效为空间电荷分布在衬底纵向的局部空间，而空间电荷的浓度决定电场的强度，进而决定空间电势差，即过冲电压，而高的过冲电压会导致晶闸管浪涌能力降低，同时也影响到产品的应用范围，常用的方法通过提高晶闸管衬底浓度来实现降低过冲电压的目的，但高衬底浓度会带来大电容的问题，导致产品在高频应用受到了限制。
发明内容
本发明实施例的目的在于提供一种双向晶闸管及电子产品，以降低在浪涌触发下的形成过冲电压，使得双向晶闸管在开启之前，形成尽可能低的过冲电压。
本发明公开了一种双向晶闸管，包括：
衬底；
形成于所述衬底上的第一阱和第二阱，所述第一阱和/或第二阱上设置有用于载流子发射的触发区域。
优选地，所述第二阱用于接收触发脉冲并将载流子发射至所述第一阱，所述第一阱用于将载流子发射至所述衬底，通过增大所述第一阱的触发区域和/或减少所述第二阱的触发区域发射载流子。
优选地，还包括设置有凹陷状结构的第三阱，所述第三阱和所述第一阱之间通过沟槽隔离，所述第一阱上的触发区域穿通所述沟槽并通过所述第三阱的凹陷状结构延伸至所述第二阱。
优选地，所述第一阱和第二阱的横截面为多边形。
优选地，所述第一阱和第二阱上的触发区域设置在所述多边形的角部位置或侧部位置。
优选地，所述多边形为四边形，所述第二阱的触发区域设置在所述四边形的侧部位置。
优选地，所述第二阱坐落在所述第三阱中，所述第二阱的侧部位置上设置有缺口状触发区域，所述第一阱上的触发区域横向穿通所述沟槽并通过所述第三阱的凹陷状结构与所述第二阱上的缺口状触发区域相对应设置。
优选地，所述第二阱上的缺口状结构横截面为倒梯形状，在所述第一阱上与所述倒梯形状对应的横截面为梯形状触发区域。
优选地，所述多边形为四边形，所述第二阱的触发区域设置在所述四边形的角部位置。
优选地，所述第一阱和第二阱上的触发区域分别至少设置两个。
优选地，所述第二阱上的触发区域与所述第一阱上的触发区域的位置对应设置。
优选地，所述第二阱上的触发区域的横截面为缺角形状，所述第一阱上触发区域的横截面为与所述第二阱上的触发区域位置对应的正三角状形状或倒三角状形状。
优选地，所述正三角状形状位于所述第一阱的角部，所述倒三角状形状位于所述第一阱的侧部。
优选地，当所述衬底为N型半导体衬底时，所述第一阱和第二阱为N型阱，所述第三阱为P型阱；
当所述衬底为P型半导体衬底时，所述第一阱和第二阱为P型阱，所述第三阱为N型阱。
在本发明实施例中，提供了一种双向晶闸管，在衬底上形成的第一阱和/或第二阱上设置有用于载流子发射的触发区域。通过增大第一阱的触发区域和/或减少第二阱的触发区域发射载流子，这样可以提供更大的载流子遣散空间，通过本发明提供的技术方案可以有效降低大量的载流子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
另外一方面，本发明还提供了一种电子产品，包括上述的双向晶闸管。
与现有技术相比，本发明提供的电子产品的有益效果与上述技术方案所述双向晶闸管的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术公开的双向晶闸的纵向剖面图；
图2为现有技术公开的双向晶闸的俯视图；
图3为现有技术公开的双向晶闸的仰视图；
图4为本发明公开的双向晶闸管的一个实施例的纵向剖面图；
图5为本发明公开的双向晶闸管的一个实施例的俯视图；
图6为本发明公开的双向晶闸管的一个实施例的俯视图；
图7为本发明公开的双向晶闸管的一个实施例的俯视图；
图8为本发明公开的双向晶闸管的一个实施例的俯视图；
图9为本发明公开的双向晶闸管的一个实施例的俯视图；
图10为本发明公开的双向晶闸管的一个实施例的俯视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
申请人经过研究发现，现有技术中存在在双向晶闸管开启之前，大量的载流子通过触发遣散到衬底，作为非平衡态载流子在没有被复合之前，等效为空间电荷分布在衬底纵向的局部空间，而空间电荷的浓度决定电场的强度，进而决定空间电势差，即过冲电压，而高的过冲电压会导致晶闸管浪涌能力降低，同时也影响到产品的应用范围，常用的方法通过提高晶闸管衬底浓度来实现降低过冲电压的目的，但高衬底浓度会带来大电容的问题，导致产品在高频应用受到了限制。
为了解决上述问题，在本发明实施例中，提供了双向晶闸管，在双向晶闸管在触发过程中，通过增大第一阱的触发区域和/或减少第二阱的触发区域发射载流子，通过在第一阱和/或第二阱上设置触发区域可提供更大的载流子遣散空间，通过本发明提供的技术方案可以有效降低大量的载流子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管的开启之前，形成尽可能低的过冲电压。
所以为了解决上述问题，以下通过实施例详细说明本发明。
下面结合附图，详细说明本发明的各种非限制性实施方式。
如图1、图2和图3所示，图1为现有技术公开的双向晶闸管纵向剖面图，图2为现有技术公开的双向晶闸管的俯视图；图3为现有技术公开的双向晶闸管的仰视图；
当衬底为N衬底时，载流子移动过程中的等压线07-1如图所示，载流子在遣散的过程中产生的电子电流06-1如图所示，本实施例从衬底01上方的一侧进行详细介绍本发明公开的双向晶闸管，双向晶闸管包括第一阱，第二阱，第三阱和第四阱，第一阱为第一N阱02-1，第二阱为第二N阱03-1，第三阱为第三P阱04-1，第四阱为第四P阱05-1，其中第一N阱02-1和第三P阱04-1通过沟槽08-1隔离，第一N型02-1横向穿通沟槽08-1和第三P阱04-1并延伸至第二N阱03-1，第二N阱03-1和第四P阱05-1设置在第三P阱04-1之中，第二N阱03-1与第一N阱02-1之间留有一定间距，形成触发区域09-1；上述第一N阱02-1包围上述第三P阱04-1，上述第三P阱04-1为浅P阱，上述第四P阱05-1为深P阱，需要说明的是，上述深P阱也可以去除，即在上述第三P阱04-1中只设置有第二N阱03-1，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，这样距离相对侧的N阱的距离近。
上述是从衬底的上方的一侧进行说明双向晶闸管的结构，以下从另外一侧进行说明晶闸管的结构，具体的结构如图1和图3所示，当衬底01为N衬底时，载流子移动过程中的等压线07-2如图所示。载流子在遣散的过程中产生的电子电流06-2如图所示，双向晶闸管包括第一阱，第二阱，第三阱和第四阱，第一阱为第一N阱02-2，第二阱为第二N阱03-2，第三阱为第三P阱04-2，第四阱为第四P阱05-2，其中第一N阱02-2和第三P阱04-2通过沟槽08-2隔离，第一N型02-2穿通沟槽08-2和第三P阱04-2并延伸至第二N阱03-2，第二N阱03-2和第四P阱05-2设置在第三P阱04-2之中，第二N阱03-2与第一N阱02-2之间留有一定间距，形成触发区域09-2，上述第一N阱02-2包围上述第三P阱04-2，上述第三P阱04-2为浅P阱，上述第四P阱05-2为深P阱，需要说明的是，上述深P阱也可以去除，即在上述第三P阱04-2中只设置有第二N阱03-2，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，这样距离相对侧的N阱的距离近。
N型半导体是载流子导电为主的半导体，在双向晶闸管两端施加电压后，即当正浪涌施加到第二N阱时，通过载流子传导方式产生载流子电流，载流子传导是在电场作用下高度电离的原子将多余的载流子向着负离子化程度比较低的方向传递，进而产生载流子电流，载流子从第二N阱发射到第一N阱，进而通过第一N阱进行遣散，现有技术中在触发的过程中，未提供较大的遣散空间，瞬态形成非平衡态载流子空间分布，形成空间电场，空间电场形成空间电势，即过冲电压。
当衬底为P衬底时附图与图1一致，衬底01为P衬底时，载流子移动过程中的等压线07-1如图所示，载流子在遣散的过程中产生的电子电流06-1图如所示，双向晶闸管包括第一阱，第二阱，第三阱和第四阱，第一阱为第一P阱02-1，第二阱为第二P阱03-1，第三阱为第三N阱04-1，第四阱为第四N阱05-1，其中第一P阱02-1和第三N阱04-1通过沟槽08-1隔离，第一P型02-1横向穿通沟槽08-1和第三N阱04-1并延伸至第二P阱03-1，第二P阱03-1和第四N阱设置在第三N阱04-1之中，第二P阱03-1与第一P阱02-1之间留有一定间距，形成触发区域09-1，上述第一P阱02-1包围上述第三N阱04-1，上述第三N阱04-1为浅P阱，上述第四N阱05-1为深N阱，需要说明的是，上述深N阱也可以去除，即在上述第三N阱04-1中只设置有第二P阱03-1，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，这样距离相对侧的P阱的距离近，设置上述深阱的目的是为了更好的接收载流子。
上述是从下方一侧进行说明双向晶闸管的结构，具体的结构如图1和图3所示，当衬底01为P衬底时，载流子移动过程中的等压线07-2如图所示，载流子在遣散的过程中产生的电子电流06-2图如所示，双向晶闸管包括第一阱，第二阱，第三阱和第四阱，第一阱为第一P阱02-2，第二阱为第二P阱03-2，第三阱为第三N阱04-2，第四阱为第四N阱05-2，其中第一P阱02-2和第三N阱04-2通过沟槽08-2隔离，第一P型02-2横向穿通沟槽08-2和第三N阱04-2并延伸至第二P阱03-2，第二P阱03-2和第四N阱设置在第三N阱04-2之中，第二P阱03-2与第一P阱02-2之间留有一定间距，形成触发区域09-2，上述第一P阱02-2包围上述第三N阱04-2，上述第三N阱04-2为浅P阱，上述第四N阱05-2为深N阱，需要说明的是，上述深N阱也可以去除，即在上述第三N阱04-2中只设置有第二P阱03-2，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，样距离相对侧的P阱的距离近设置上述，设置上述深阱的目的是为了更好的接收载流子。
P型半导体是以空穴导电为主的为空穴半导体，通过空穴传导方式产生载流子电流，空穴主要由杂质原子提供，自由载流子由热激发形成。掺入的杂质越多，多子(空穴)的浓度就越高，导电性能就越强。在双向晶管两端施加电压后，即当浪涌施加到第二P阱时，载流子从第二P阱发射到第一P阱，进而通过第一P阱进行遣散。
如图1、图2和图3所示，由于现有技术中双向晶闸管在触发的过程中，没有改变第一阱和第二阱的结构，所以现有技术中未提供较大的遣散空间，瞬态形成非平衡态载流子空间分布，形成空间电场，空间电场形成空间电势，即过冲电压，过冲电压会影响晶闸管的开启电压过高超出正常的晶闸管的开启电压。
为了解决现有技术中的技术问题，本发明通过增大第一阱的触发区域和/或减少第二阱的触发区域发射载流子，通过在第一阱和/或第二阱上设置触发区域可提供更大的载流子遣散空间，通过本发明提供的技术方案可以有效降低大量的载流子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管的开启之前，形成尽可能低的过冲电压。
实施例1
如图4和图5所示，图4中的双向晶闸管与现有技术中图1中的结构相似，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，本实施例是以衬底为N型进行详细说明，第二N阱03-1用于接收触发脉冲并将载流子发射至第一N阱02-1，上述第一N阱02-1用于将载流子发射至上述N衬底，通过增大上述第一N阱02-1的触发区域09-1解决现有技术中的电子遣散空间小的技术问题，第二N阱03-1的触发区域没有变化，在本发明的实施例通过将第一N阱02-1的触发区域09-1设置成发射设计进而增加第一N阱02-1的触发区域09-1，上述第一N阱02-1的触发区域横穿沟槽08-1并穿通第三P阱04-1延伸至第二N阱03-1，上述发射设计的触发区域09-1可以为梯形状结构，或者其它不规则的结构，只要可以增加第一N阱02-1触发区域09-1面积都属于本发明的保护范围。
当衬底为P时俯视图和图5一致，第二P阱03-1用于接收触发脉冲并将载流子发射至第一P阱02-1，上述第一P阱02-1用于将载流子发射至上述P衬底，通过增大上述第一P阱02-1的触发区域09-1解决现有技术中的电子遣散空间小的技术问题，第二P阱03-1的触发区域09-1没有变化，在本发明的实施例通过将第一P阱的触发区域09-1设置成发射设计进而增加第一P阱02-1的触发区域09-1；上述第一P阱02-1的触发区域横穿沟槽081并穿通第三N阱04-1延伸至第二P阱03-1，上述发射设计的触发区域可以为梯形状结构，或者其它不规则的结构，只要可以增加第一P阱02-1触发区域面积09-1都属于本发明的保护范围。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域进而可以提供更大的载流子遣散空间，通过本发明提供的技术方案可以有效降低大量的载流子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
实施例2
如图6所示，如图4和图6所示，本实施例中的双向晶闸管与现有技术中图1中的结构一样，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，衬底为N衬底时，本实施例同时通过增大第一N阱02-1的触发区域09-1和减小第二N阱03-1的触发区域来解决现有技术中电子遣散空间小的技术问题。在图6中第二N阱02-1的横截面为四边形，也可以为其它的形状，不限于此。在四边形的侧面上设置有缺口状结构，缺口状结构可以为凹槽也可以为其它的形状，不限于此，在本实施例中缺口状结构为倒梯形状结构，与上述倒梯形状结构相对应的在上述第一N阱02-1的相应位置设置触发区域09-1为梯形状结构，上述梯形状结构横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的缺口状结构。上述第一N阱02-1的发射设计的触发区域可以为梯形状结构，或者其它不规则的结构，只要可以增加第一N阱02-1触发区域09-1面积都属于本发明的保护范围。
衬底为P衬底时俯视图和图6一致，本实施例同时通过增大第一P阱02-1的触发区域09-1和减小第二P阱03-1的触发区域来解决现有技术中电子遣散空间小的技术问题。在图6中第二P阱03-1的横截面为四边形，也可以为其它的形状，不限于此。在四边形的侧面上设置有缺口状结构，缺口状结构可以为凹槽也可以为其它的形状，不限于此，在本实施例中缺口状结构为倒梯形状结构，与上述倒梯形状结构相对应的在上述第一P阱的位置设置有触发区域09-1梯形状结构，上述梯形状结构横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的缺口状结构。上述第一P阱02-1的发射设计的触发区域可以为梯形状结构，或者其它不规则的结构，只要可以增加第一P02-1阱02-1触发区域09-1面积都属于本发明的保护范围。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域和减小第二阱的触发区域进而可以提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
实施例3
如图7所示，如图4和图7所示，本实施例中的双向晶闸管与现有技术中图1中的结构一样，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，当衬底为N衬底时，本实施例的触发区域设置在第二N阱的角部位置，为了增加触发的对称性，所以触发区域设置在四边形的两个角部位置，这两个角部位置与第一N阱的角部位置对应，这样可以增加第一N阱的触发区域，这样可以解决现有技术中电子遣散空间小的技术问题。
在图7中第二N阱的横截面为四边形，也可以为其它的形状，不限于此。在四边形的角部设置有缺角形状结构，上述第二N阱03-1上的触发区域03-11与上述第一N阱02-1上的触发区域02-11对应设置，上述第一N阱02-1上的触发区域02-11横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-11，第二N阱03-1用于接收触发脉冲并将载流子发射至第一N阱02-1，上述第一N阱02-1用于将载流子发射至上述N衬底，通过第一N阱02-1的增大触发区域和减少第二N阱03-1的触发区域解决现有技术中的电子遣散空间小的技术问题。
衬底为P衬底时俯视图和图6一致，本实施例的触发区域设置在角部位置，为了增加触发的对称性，所以触发区域设置在四边形的两个角部位置，这两个角部位置与第一P阱的角部位置对应，触发区域设置在P阱的角度部位置可以减少第二P阱的触发区域，进而可以增加第一P阱的触发区域，这样可以解决现有技术中电子遣散空间小的技术问题。
在图7中第二P阱的横截面为四边形，也可以为其它的形状，不限于此。在四边形的角部设置有缺角形状结构，上述第二P阱03-1上的缺角形状结构03-11与上述第一P阱02-1上的触发区域02-11对应设置，上述第二P阱02-1上的触发区域03-12与上述第一P阱02-1上的触发区域02-12对应设置，上述第一P阱02-1上的触发区域02-11横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-11，上述第一P阱02-1上的触发区域02-12横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-12，第二P阱03-1用于接收触发脉冲并将载流子发射至第一P阱02-1，上述第一P阱02-1用于将载流子发射至上述P衬底，通过增加第一P阱02-1触发区域和减少第二P阱03-1的触发区域解决现有技术中的电子遣散空间小的技术问题。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域和减小第二阱的触发区域进而可以提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
实施例4
如图8所示，如图4和图8所示，本实施例中的双向晶闸管与现有技术中图1中的结构一样，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，当衬底为N时，第二N阱的横截面为四边形，触发区域设置在第二N阱的四个角部，上述四个角部位置为缺角形状结构，在第二N阱03-1上设置四个触发区域，这样可以增加触发的对称性。与上述在第二N阱03-1四个角部触发区域对应的在第一N阱02-1的相应位置也设置有触发区域，第二N阱03-1的第一角部触发区域03-11与第一N阱02-1触发区域02-11对应，电子电流06-11为触发区域03-11与触发区域02-11之间产生的；第二N阱03-1的第二角部触发区域03-12与第一N阱02-1触发区域02-12对应，电子电流06-12为触发区域03-12与触发区域02-12之间产生的；第二N阱03-1的第三角部触发区域03-13与第一N阱02-1触发区域02-13对应，电子电流06-13为触发区域03-13与触发区域02-13之间产生的；第二N阱03-1的第四角部触发区域03-14与第一N阱02-1触发区域02-14对应，电子电流06-14为触发区域03-14与触发区域02-14之间产生的；上述第一N阱02-1上的触发区域02-11，触发区域02-12，触发区域02-13和触发区域02-14为横截面为正三角形，也可以其它形状，不限于此，上述第一N阱02-1上的触发区域02-11横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-11，上述第一N阱02-1上的触发区域02-12横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-12，上述第一N阱02-1上的触发区域正三角结构02-13横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-13，上述第一N阱02-1上的触发区域02-14横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-14。
设置在第一N阱02-1侧面触发区域02-13和触发区域02-14为倒三角形状，由于第三P阱04-1中还设置有第四P阱05-1，所以第四P阱05-1靠近第二N阱03-1的两个角部位置也为缺角形状结构，此结构主要是为了配合第一N阱侧面的倒三角触发区域而做的改动。
当衬底为P时俯视图与图8一致，第二P阱的横截面为四边形，触发区域设置在第二P阱的四个角部，上述四个角部位置为缺角形状结构，在第二N阱上设置四个触发区域，这样可以增加触发的对称性。与上述在第二P阱四个角部触发区域对应的在第一P阱的相应位置也设置有触发区域，此触发区域为横截面为正三角形，也可以其它形状，不限于此，第二P阱03-1的第一角部触发区域03-11与第一P阱02-1触发区域02-11对应，电子电流06-11为触发区域03-11与触发区域02-11之间产生的；第二P阱03-1的第二角部触发区域03-12与第一P阱02-1触发区域02-12对应，电子电流06-12为触发区域03-12与触发区域02-12之间产生的；第二P阱03-1的第三角部触发区域03-13与第一P阱02-1触发区域02-13对应，电子电流06-13为触发区域03-13与触发区域02-13之间产生的；第二P阱03-1的第四角部触发区域03-14与第一P阱02-1触发区域02-14对应，电子电流06-14为触发区域03-14与触发区域02-14之间产生的；上述第一P阱02-1上的触发区域02-11，触发区域02-12，触发区域02-13和触发区域02-14的横截面为正三角形，也可以其它形状，不限于此，上述第一P阱02-1上的触发区域02-11横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-11，上述第一P阱02-1上的触发区域02-12横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-12，上述第一P阱02-1上的触发区域02-13横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-13，上述第一P阱02-1上的触发区域02-14横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-14。
设置在第一P阱02-1侧面的触发区域02-13和触发区域02-14为倒三角形状，由于第三N阱04-1中还设置有第四N阱05-1，所以第四N阱05-1靠近第二P阱03-1的两个角部位置也为缺角形状结构，此结构主要是为了配合第一P阱侧面的倒三角触发区域而做的改动。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域和减小第二阱的触发区域进而可以提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
实施例5
如图9所示，如图4和图9所示，本实施例中的双向晶闸管与现有技术中图1中的结构一样，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，当衬底为N衬底时，上述第二N阱03-1的横截面为三角形，第二N阱03-1的触发区域03-11设置在三角形的一个角部位置，上述三角形的一个角部位置为缺角形状，上述第二N阱03-1的触发区域03-11设置在缺角形状的角部位置，上述第二N阱03-1的触发区域03-11与第一N阱02-1的触发区域02-11相对应，电子电流06-11为触发区域03-11与触发区域02-11之间产生的；上述第一N阱02-1上的触发区域02-11横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的缺角状结构。
当衬底为P衬底时俯视图与附图9一致，上述第二P阱03-1的横截面为三角形，第二P阱03-1的触发区域03-11设置在三角形的一个角部位置，上述三角形的一个角部位置为缺角形状，上述第二P阱03-1的触发区域03-11设置在缺角形状的角部位置，上述第一P阱02-1上的触发区域02-11正三角结构横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的缺角状结构。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域和减小第二阱的触发区域进而可以提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
实施例6
如图10所示，如图4和图10所示，本实施例中的双向晶闸管与现有技术中图1中的结构一样，在此不再赘述，在本实施例中，只详细介绍与现有技术中不同的部分，在上述实施例5的基础上，在第二N阱03-1上增加了两个触发区域，这三个角部位置为第二N阱03-1的触发区域，由于角部位置为缺角形状结构，增加角部触发区域可以减小第二N阱的触发区域，在第一N阱02-1的对应位置设置有与上述第二N阱03-1的触发区域的对应的触发区域，即上述第二N阱03-1的触发区域03-11与第一N阱02-1的触发区域02-11相对应，电子电流06-11为触发区域03-11与触发区域02-11之间产生的；上述第二N阱03-1的触发区域03-12与第一N阱02-1的触发区域02-12相对应，电子电流06-12为触发区域03-11与触发区域02-11之间产生的；上述第二N阱03-1的触发区域03-13与第一N阱02-1的触发区域02-13相对应，电子电流06-13为触发区域03-11与触发区域02-11之间产生的；第一N阱02-1触发区域02-11，触发区域02-12和触发区域02-13为正三角形状结构，上述第一N阱02-1上的触发区域02-11横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-11，上述第一N阱02-1上的触发区域02-12横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-12。上述第一N阱02-1上的触发区域02-13横穿通沟槽08-1和第三P阱04-1延伸至第二N阱03-1的触发区域03-13。
上述第三P阱04-1中还设置有第四P阱05-1，上述第四P阱05-1的横截面也为三角形，所以第四P阱05-1靠近第二N阱03-1的两个角部位置也为缺角形状结构，此结构主要是为了配合第一N阱02-1处于角部位置的三触发区域而做的改动。
当衬底为P衬底时俯视图与图10一致，在第二P阱03-1上增加了两个触发区域，这三个角部位置为第二P阱03-1的触发区域，由于角部位置为缺角形状结构，增加角部触发区域可以减小第二P阱的触发区域，在第一P阱02-1的对应位置设置有与上述第二P阱03-1的触发区域的对应的触发区域，即上述第二P阱03-1的触发区域03-11与第一P阱02-1的触发区域02-11相对应，电子电流06-11为触发区域03-11与触发区域02-11之间产生的；上述第二P阱03-1的触发区域03-12与第一P阱02-1的触发区域02-12相对应，电子电流06-12为触发区域03-11与触发区域02-11之间产生的；上述第二P阱03-1的触发区域03-13与第一P阱02-1的触发区域02-13相对应，电子电流06-13为触发区域03-11与触发区域02-11之间产生的；第一P阱02-1触发区域02-11，触发区域02-12和触发区域02-13为正三角形状结构，上述第一P阱02-1上的触发区域02-11横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-11，上述第一P阱02-1上的触发区域02-12横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-12。上述第一P阱02-1上的触发区域02-13横穿通沟槽08-1和第三N阱04-1延伸至第二P阱03-1的触发区域03-13。
上述第三N阱04-1中还设置有第四N阱05-1，上述第四N阱05-1的横截面也为三角形，所以第四N阱05-1靠近第二P阱03-1的两个角部位置也为缺角形状结构，此结构主要是为了配合第一P阱02-1处于角部位置的三触发区域而做的改动。
由于衬底下方一侧的触发区域与在衬底上方一侧的触发区域结构一致，在此不再赘述。
本实施例通过增加第一阱的触发区域和减小第二阱的触发区域进而可以提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
本发明实施例还提供了一种电子产品。该电子产品包括至少一个上述双向晶闸管。
与现有技术相比，本发明实施例提供的电子产品的有益效果与上述双向晶闸管有益效果相同，此处不做赘述。
其中，上述电子产品可以为显示终端、通讯设备、工程设备等，在此不一一列出。
在上述实施方式的描述中，具体特征、结构或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本发明实施例中，提供了一种双向晶闸管及电子产品，在双向晶闸管在触发过程中，通过增大第一阱的触发区域和/或减少第二阱的触发区域发射载流子，通过在第一阱和/或第二阱上设置触发区域提供更大的电子遣散空间，通过本发明提供的技术方案可以有效降低大量的电子遣散到衬底之前的空间电荷的浓度，进而降低过冲电压，这样可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种双向晶闸管，其特征在于，包括：
衬底；
形成于所述衬底上的第一阱和第二阱，所述第一阱和/或第二阱上设置有用于载流子发射的触发区域；
所述第二阱用于接收触发脉冲并将载流子发射至所述第一阱，所述第一阱用于将载流子发射至所述衬底，通过增大所述第一阱的触发区域和/或减少所述第二阱的触发区域发射载流子。
2.如权利要求1所述的一种双向晶闸管，其特征在于，还包括设置有凹陷状结构的第三阱，所述第三阱和所述第一阱之间通过沟槽隔离，所述第一阱上的触发区域穿通所述沟槽并通过所述第三阱的凹陷状结构延伸至所述第二阱。
3.如权利要求2所述的一种双向晶闸管，其特征在于，所述第一阱和第二阱的横截面为多边形。
4.如权利要求3所述的一种双向晶闸管，其特征在于，所述第一阱和第二阱上的触发区域设置在所述多边形的角部位置或侧部位置。
5.如权利要求4所述的一种双向晶闸管，其特征在于，所述多边形为四边形，所述第二阱的触发区域设置在所述四边形的侧部位置。
6.如权利要求5所述的一种双向晶闸管，其特征在于，所述第二阱坐落在所述第三阱中，所述第二阱的侧部位置上设置有缺口状触发区域，所述第一阱上的触发区域横向穿通所述沟槽并通过所述第三阱的凹陷状结构与所述第二阱上的缺口状触发区域相对应设置。
7.如权利要求6所述的一种双向晶闸管，其特征在于，所述第二阱上的缺口状结构横截面为倒梯形状，在所述第一阱上与所述倒梯形状对应的横截面为梯形状触发区域。
8.如权利要求4所述的一种双向晶闸管，其特征在于，所述多边形为四边形，所述第二阱的触发区域设置在所述四边形的角部位置。
9.如权利要求8所述的一种双向晶闸管，其特征在于，所述第一阱和第二阱上的触发区域分别至少设置两个。
10.如权利要求9所述的一种双向晶闸管，其特征在于，所述第二阱上的触发区域与所述第一阱上的触发区域的位置对应设置。
11.如权利要求10所述的一种双向晶闸管，其特征在于，所述第二阱上的触发区域的横截面为缺角形状，所述第一阱上触发区域的横截面为与所述第二阱上的触发区域位置对应的正三角状形状或倒三角状形状。
12.如权利要求11所述的一种双向晶闸管，其特征在于，所述正三角状形状位于所述第一阱的角部，所述倒三角状形状位于所述第一阱的侧部。
13.如权利要求1至12任一项所述的一种双向晶闸管，其特征在于，当所述衬底为N型半导体衬底时，所述第一阱和第二阱为N型阱，所述第三阱为P型阱；
当所述衬底为P型半导体衬底时，所述第一阱和第二阱为P型阱，所述第三阱为N型阱。
14.一种电子产品，其特征在于，包括如权利要求1至13任一项所述的双向晶闸管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910954528.5A CN110600545B (zh) | 2019-10-09 | 2019-10-09 | 一种双向晶闸管及电子产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910954528.5A CN110600545B (zh) | 2019-10-09 | 2019-10-09 | 一种双向晶闸管及电子产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110600545A CN110600545A (zh) | 2019-12-20 |
| CN110600545B true CN110600545B (zh) | 2023-08-11 |
Family
ID=68866068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910954528.5A Active CN110600545B (zh) | 2019-10-09 | 2019-10-09 | 一种双向晶闸管及电子产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110600545B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214574A (ja) * | 1988-07-01 | 1990-01-18 | Sanken Electric Co Ltd | 双方向サイリスタ |
| JPH08107200A (ja) * | 1994-10-05 | 1996-04-23 | Mitsubishi Electric Corp | プレーナ型トライアックおよびその製造方法 |
| JPH1084108A (ja) * | 1996-07-19 | 1998-03-31 | Sharp Corp | 電力制御素子 |
| KR19990023215A (ko) * | 1997-08-12 | 1999-03-25 | 후지무라 마사지카, 아키모토 유미 | 서지 보호소자 |
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
| CN109360825A (zh) * | 2014-07-23 | 2019-02-19 | 意法半导体(图尔)公司 | 双向开关 |
-
2019
- 2019-10-09 CN CN201910954528.5A patent/CN110600545B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0214574A (ja) * | 1988-07-01 | 1990-01-18 | Sanken Electric Co Ltd | 双方向サイリスタ |
| JPH08107200A (ja) * | 1994-10-05 | 1996-04-23 | Mitsubishi Electric Corp | プレーナ型トライアックおよびその製造方法 |
| JPH1084108A (ja) * | 1996-07-19 | 1998-03-31 | Sharp Corp | 電力制御素子 |
| KR19990023215A (ko) * | 1997-08-12 | 1999-03-25 | 후지무라 마사지카, 아키모토 유미 | 서지 보호소자 |
| JP2009218291A (ja) * | 2008-03-07 | 2009-09-24 | Sanken Electric Co Ltd | 双方向サイリスタ |
| CN109360825A (zh) * | 2014-07-23 | 2019-02-19 | 意法半导体(图尔)公司 | 双向开关 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110600545A (zh) | 2019-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102012100349B4 (de) | Halbleiterbauelement und IGBT mit integrierter Freilaufdiode | |
| JP6743026B2 (ja) | 半導体素子 | |
| KR20160001717A (ko) | 전계 효과에 의해 도펀트들을 이온화하기 위한 p-n 접합 광전 소자 | |
| CN103296075B (zh) | 半导体器件 | |
| JPWO2018220879A1 (ja) | 半導体装置 | |
| CN108074924A (zh) | 半导体装置 | |
| CN108109998B (zh) | 单向低电容tvs器件及其制造方法 | |
| TW202038473A (zh) | 二極體結構及其製造方法 | |
| DE102009028248A1 (de) | Halbleiteranordnung | |
| US7838970B2 (en) | Semiconductor component with high concentration doped zone embedded in emitter region | |
| CN110600545B (zh) | 一种双向晶闸管及电子产品 | |
| CN114664942A (zh) | Rc igbt以及生产rc igbt的方法 | |
| CN111092114A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN110690269B (zh) | 一种双向晶闸管及电子产品 | |
| EP1124260A3 (en) | Semiconductor device with reverse conducting faculty | |
| CN110197825A (zh) | 一种基于scr结构的新型esd保护器件 | |
| JPS58116767A (ja) | 半導体素子 | |
| CN113421925B (zh) | 一种基于scr的新型凹槽结构esd防护器件 | |
| US9991173B2 (en) | Bidirectional semiconductor device for protection against electrostatic discharges | |
| JP6806213B2 (ja) | 半導体素子 | |
| KR102171862B1 (ko) | 단방향 과도 전압 억제 소자 및 그 제조 방법 | |
| US20240072036A1 (en) | Device of protection against electrostatic discharges | |
| JP6313500B2 (ja) | 半導体装置 | |
| KR101593276B1 (ko) | 고전압 애플리케이션을 위한 실리콘 제어 정류기 | |
| KR200354011Y1 (ko) | 발광다이오드의 정전기방지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |