CN110690269B - 一种双向晶闸管及电子产品 - Google Patents

一种双向晶闸管及电子产品 Download PDF

Info

Publication number
CN110690269B
CN110690269B CN201910954552.9A CN201910954552A CN110690269B CN 110690269 B CN110690269 B CN 110690269B CN 201910954552 A CN201910954552 A CN 201910954552A CN 110690269 B CN110690269 B CN 110690269B
Authority
CN
China
Prior art keywords
well
substrate
carrier
carriers
channel structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910954552.9A
Other languages
English (en)
Other versions
CN110690269A (zh
Inventor
胡勇海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN201910954552.9A priority Critical patent/CN110690269B/zh
Publication of CN110690269A publication Critical patent/CN110690269A/zh
Application granted granted Critical
Publication of CN110690269B publication Critical patent/CN110690269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种双向晶闸管及电子产品，包括：衬底；及形成于所述衬底上的第一阱和载流子疏散结构；所述第一阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散，所述电子产品包括上述双向晶闸管，本发明公开的技术方案可以实现在双向晶闸管开启之前，形成尽可能低的过冲电压。

Description

一种双向晶闸管及电子产品
技术领域
本发明涉及集成电路领域，具体涉及一种双向晶闸管电子产品。
背景技术
双向晶闸管是由PN五层半导体材料构成，其有两个主电极和一个控制极，双向晶闸管相当于两个单向晶闸管的反向并联在一起，有一个共同的控制极，双向晶闸管与单向晶闸管一样，也具有触发控制特性。它的触发控制特性与单向晶闸管有很大的不同，因其无论在阳极和阴极间接入何种极性的电压，只要在它的控制极上加上一个触发脉冲，也不管这个脉冲是什么极性的，都可以使双向晶闸管导通，因此双向晶闸管正、反特性具有对称性，所以它可在任何一个方向导通，是一种理想的交流开关器。
由于双向晶闸管结构的本身特点，双向晶闸管浪涌触发的情况下，大量的载流子遣散到衬底，作为非平衡态载流子在没有被复合之前，等效为空间电荷分布在衬底纵向的局部空间，而空间电荷的浓度决定电场的强度，进而决定空间电势差，即过冲电压，而高的过冲电压会导致晶闸管浪涌能力降低，同时也影响到产品的应用范围，常用的方法通过提高晶闸管衬底浓度来实现降低过冲电压的目的，但高衬底浓度会带来大电容的问题，导致产品在高频应用受到了限制。
发明内容
本发明实施例的目的在于提供一种双向晶闸管及电子产品，用于降低双向晶闸管在浪涌触发情况下形成的过冲电压，使得双向晶闸管在开启之前，形成尽可能低的过冲电压。
为实现上述目的，本发明实施例提供了一种双向晶闸管，包括：
衬底；
及形成于所述衬底上的第一阱和载流子疏散结构；
所述第一阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散。
与现有技术相比，本发明提供了一种双向晶闸管，使的双向晶闸管在开启之前，通过在衬底上形成的载流子疏散结构使该双向晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷进而可降低过冲电压，这样不用通过增加衬底浓度来降低过冲电压，降低过冲电压将会在器件特性上完全脱离与衬底浓度的关系，通过本发明的技术方案可以降低瞬态的空间电荷的浓度，进而降低过冲电压，降低后的过冲电压会接近双向晶闸管开启所需要的电压。
另一方面，本发明实施例还提供了一种电子产品，包括上述的双向晶闸管。
与现有技术相比，本发明提供的电子产品的有益效果与上述技术方案所述双向晶闸管的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中双向晶闸管的剖视图；
图2为现有技术中双向晶闸管的俯视图；
图3为现有技术中双向晶闸管的仰视图；
图4为本发明公开的一个实施例的双向晶闸管的剖视图；
图5为本发明公开的另一个实施例的双向晶闸管的剖视图；
图6为本发明公开的另一个实施例的双向晶闸管的剖视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
申请人经过研究发现，在双向晶闸管在开启之前，大量的载流子通过触发区域疏散到衬底，作为非平衡态载流子在没有被复合之前，等效为空间电荷分布在衬底纵向的局部空间，而空间电荷的浓度决定电场的强度，进而决定空间电势差，即过冲电压。
为了解决过冲电压的问题，本发明实施例在双向晶闸管衬底上形成上下载流子疏散结构，使得该双向晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷，降低过冲电压将会在器件特性上完全脱离与衬底浓度的关系，通过本发明实施例，降低后的过冲电压会接近双向晶闸管开启所需要的电压。
下面结合附图，详细说明本发明的各种非限制性实施方式。
本发明实施例公开了一种双向晶闸管，如图1所示，图1为现有技术双向晶闸管的剖视图；图2为现有技术的双向晶闸管的俯视图；图3为现有技术的双向晶闸管的仰视图。
如图1和图2所示，图1为现有技术的双向晶闸管的剖视图，图2为现有技术的双向晶闸管的俯视图，先从双向晶闸管的衬底的上方的一侧进行说明其结构，当衬底01为N衬底时，载流子移动过程中的等压线07-1如图所示，载流子在遣散的过程中产生的电子电流06-1如图所示，第一阱为N阱，晶闸管N阱包括第一N阱02-1和第二N阱03-1，第二阱为P阱，P阱包括第一P阱04-1和第二P阱05-1，其中第一N阱02-1和第一P阱04-1通过沟槽12-1隔离，在剖视图中未示出沟槽，在俯视图的中示出沟槽12-1，第一N型02-1横向穿通沟槽12-1和第一P阱04-1并延伸至第二N阱03-1，第二N阱03-1设置在第一P阱04-1之中，第二N阱03-1与第一N阱02-1之间留有一定间距，形成触发区域09-1，上述第二P阱05-1也设置在上述第一P阱04-1中，上述第一N阱02-1包围上述第一P阱04-1，上述第一P阱04-1为浅P阱，上述第二P阱05-1为深P阱，需要说明的是，上述深P阱也可以去除，即在上述第一P阱04-1中只设置有第二N阱03-1，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，这样距离相对侧N阱的距离相对近。另外上述第一阱为N阱，也可以只设置一个N阱，这样只要将载流子经过触发脉冲进行触发即可，N阱设置两个的目的是为了让触发脉冲触发N阱产生的载流子产生电位差，这样载流子可以从高电位到低电位，另外，设置两个N阱的目的也是为了更好的与晶闸管底部的P阱进行对准，这样更有利于使第一N阱发射的载流子可以比较顺利的进入衬底底部的P阱。
上述是从衬底的上方的一侧进行说明双向晶闸管的结构，以下从另外一侧进行说明晶闸管的结构，具体的结构如图1和图3所示，当衬底01为N衬底时，载流子移动过程中的等压线07-2如图所示。载流子在遣散的过程中产生的电子电流06-2图如所示，第一阱为N阱，晶闸管N阱包括第一N阱02-2和第二N阱03-2，第二阱为P阱，P阱包括第一P阱04-2和第二P阱05-2，其中第一N阱02-2和第一P阱04-2通过沟槽12-2隔离，在剖视图中未示出沟槽，在俯视图的中示出沟槽12-2，第一N型02-2横向穿通沟槽12-1和第一P阱04-2并延伸至第二N阱03-2，第二N阱03-2设置在第一P阱04-2之中，第二N阱03-2与第一N阱02-2之间留有一定间距，形成触发区域09-2，上述第二P阱05-2也设置在上述第一P阱04-2中，上述第一N阱04-2包围上述第一P阱04-2，上述第一P阱04-2为浅P阱，上述第二P阱05-2为深P阱，需要说明的是，上述深P阱也可以去除，即在上述第一P阱04-2中只设置有第二N阱03-2。
N型半导体是载流子导电为主的半导体，在双向晶管两端施加电压后，即当正浪涌施加到第二N阱时，通过载流子传导方式产生载流子电流，载流子传导是在电场作用下高度电离的原子将多余的载流子向着负离子化程度比较低的方向传递，进而产生载流子电流，载流子从第二N阱发射到第一N阱，进而通过第一N阱进行遣散，现有技术中是直接将载流子遣散到N型衬底，瞬态形成非平衡态载流子空间分布，形成空间电场，空间电场形成空间电势，即过冲电压，进而载流子发射扩散到衬底底部的P阱体内，引起载流子积累，非平衡态载流子载流子浓度上升，衬底底部的P阱内的非平衡态载流子载流子浓度上升，直到双向晶闸管完全打开。
当衬底为P衬底时，从双向晶闸管的衬底的上方的一侧进行说明其结构，衬底为P的附图和衬底为N衬底的附图一致，如图1和图2所示，载流子移动过程中的等压线07-1如图所示，载流子在遣散的过程中产生的电子电流06-1图如所示，第一阱为P阱，第二阱为N阱，P阱包括第一P阱02-1和第二P阱03-1，N阱包括第一N阱04-1和第二N阱05-1，其中第一N阱04-1和第一P阱02-1通过沟槽12-1隔离，上述第二N阱05-1和第二P阱03-1设置在上述第一N阱04-1中，上述第一P阱02-1包围上述第一N阱04-1，第二P阱03-1设置在第一N阱04-1之中，第二P阱03-1与第一P阱02-1之间留有一定间距，形成触发区域09-1，上述第一N阱04-1为浅N阱，上述第二N阱05-1为深N阱，需要说明的是，上述深N阱也可以去除，即在上述第一N阱04-1中只设置有第二P阱05-1，设置上述深阱的目的是为了更好的接收载流子，因为深阱比浅阱的高度高，这样距离相对侧P阱的距离相对近。
上述是从下方一侧进行说明双向晶闸管的结构，具体的结构如图1和图3所示，当衬底01为P衬底时，载流子移动过程中的等压线07-2如图所示，载流子在遣散的过程中产生的电子电流06-2图如所示，第一阱为P阱，晶闸管P阱包括第一P阱02-2和第二P阱03-2，第二阱为N阱，N阱包括第一N阱04-2和第二N阱05-2，其中第一P阱02-2和第一N阱04-2通过沟槽12-2隔离，第一P型02-2横向穿通沟槽12-2和第一N阱04-2并延伸至第二P阱03-2，第二P阱03-2设置在第一N阱之中04-2，第二P阱03-2与第一P阱02-2之间留有一定间距，形成触发区域09-2，上述第二N阱05-2也设置在上述第一N阱04-2中，上述第一P阱04-2包围上述第一N阱04-2，上述第一N阱04-2为浅N阱，上述第二N阱05-2为深N阱，需要说明的是，上述深N阱也可以去除，即在上述第一N阱04-2中只设置有第二P阱03-2。
P型半导体是以空穴导电为主的为空穴半导体，通过空穴传导方式产生载流子电流，空穴主要由杂质原子提供，自由载流子由热激发形成。掺入的杂质越多，多子(空穴)的浓度就越高，导电性能就越强。在双向晶管两端施加电压后，即当正浪涌施加到第二P阱时，载流子从第二P阱发射到第一P阱，进而通过第一P阱进行遣散，现有技术中是直接将载流子遣散到P型衬底，瞬态形成非平衡态载流子空间分布，形成空间电场，空间电场形成空间电势，即过冲电压，进而载流子发射扩散到衬底底部的N阱体内，引起载流子积累，非平衡态载流子浓度上升，P阱内的非平衡态载流子载流子浓度上升，最终导致纵向开启，进一步触发纵向PNP的开启，直到晶闸管完全打开。
通过图1、图2和图3所知，现有技术结构设计中，载流子从上往下遣散的过程中很产生过冲电压，过冲电压会影响晶闸管的开启电压过高超出正常的晶闸管的开启电压。
所以为了解决上述问题，在现有的双向晶闸管结构基础上，在衬底上设置载流子疏散结构，上述载流子疏散结构是在衬底上形成的上下通道结构，上述载流子疏散结构也不限于此，也可以为其它的结构，载流子疏散结构的宽度及数量根据具体的结构进行具体设计，另外，上述衬底为N半导体，则上述载流子疏散结构为也为N阱，上述衬底为P半导体，则上述载流子疏散结构为也为N阱。
另外，由于本发明实施例公开的是双向晶闸管，所以无论从上往下看(俯视)和无论从下往上看(仰视)结构相似的，所以当在衬底上方的一侧的第一阱经过触发信号进行触发，载流子通过与上方的第一阱对应的载流子疏散结构进行疏散，同样，当在衬底的下方的第一阱经过触发信号进行触发，载流子通过与衬底下方的第一阱对应的载流子疏散结构进行疏散。
本发明实施例提供的技术方案中设置的上述载流子疏散结构使得该晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷，降低过冲电压将会在晶闸管特性上完全脱离与衬底浓度的关系，即不用通过改变衬底的浓度来降低过冲电压，这样降低后的过冲电压会接近开启双向晶闸管所需要的电压。
如图4所示，为本发明公开的一个实施例的晶闸管的剖视图，双向晶闸管中的其它结构与图1、图2和图3一致，在此不再赘述。
在本实施例中，以衬底为N型为例从双向晶闸管的衬底的上方的一侧进行说明其结构，本发明公开的实施例中，在图4中示出了载流子电子电流运动轨迹06-1，载流子从第二N阱03-2到第一N阱02-1，然后经载流子疏散结构进行疏散，最后到衬底01底部的P阱05-2，上述载流子疏散结构为通道结构，通道结构包括两部分，分别为第一通道结构08-11和第二通道结构08-12，上述第一通道结构08-11和上述第二通道结构08-12的深度根据具体情况进行设计，上述第一通道结构08-11和第二通道结构08-12对称设置，第一通道结构08-11设置在衬底01的上部，第二通道结构08-12设置在衬底01的底部，第一通道结构08-11和第二通道结构08-12之间未导通，由于第一通道结构08-11和第二通道结构08-12设置在触发区域的附近，当载流子通过第一N阱02-1发射时，首先通过第一通道结构08-11和第二通道结构08-12，然后使载流子最终进入衬底01底部的P阱05-2。
另外，如果衬底是P型，具体的载流子疏散结构与衬底为N型是一样的，所述在此不再赘述。
另外，双向晶闸管的衬底的下方的一侧还设置有第一通道结构08-21和第二通道结构08-22，此通道结构与双向晶闸衬底上方一侧的触发区域对应设置，具体结构与上述相同，在此就不在赘述，此第一通道结构08-21和第二通道结构08-22用于疏散第一N阱02-2和第二N阱03-2经触发产生的载流子。
在本实施例中的载流子疏散结构可以设置在上述第一N阱的周围包围N阱，这样可以有利于第一N阱发射的载流子的疏散，降低瞬时电荷浓度，降低过冲电压。
另外，如果衬底是P型，具体的载流子疏散结构与衬底为N型是一样的，所述在此不再赘述。
本发明实施例可以使双向晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷，降低过冲电压将会在晶闸管特性上完全脱离与衬底浓度的关系，即不用通过改变衬底的浓度来降低过冲电压，这样降低后的过冲电压会接近开启双向晶闸管所需要的电压。
如图5所示，图5为本发明公开的一个实施例的晶闸管的剖视图，晶闸管中的其它结构与图1、图2和图3一致，在此不再赘述。
在本实施例中，以衬底为N型为例进行说明，从图5中可以看出，载流子疏散结构的通道结构是穿通这个衬底，需要说明的是，在本实施例中，上述载流子疏散结构可以包括第一通道结构08-11和第二通道结构08-12，也可以为一个通道结构，即上述通道结构的深度为衬底的厚度，在本实施例中的载流子疏散结构可以设置上述第一N阱02-1的周围包围N阱，通过本实施例的结构设置会使得该晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷，降低过冲电压将会在晶闸管特性上完全脱离与衬底浓度的关系，即不用通过改变衬底的浓度来降低过冲电压，这样降低后的过冲电压会接近开启双向晶闸管所需要的电压。
另外，如果衬底是P型，具体的载流子疏散结构与衬底为N型是一样的，所述在此不再赘述。
另外，双向晶闸管的衬底的下方的一侧还设置有第一通道结构08-21和第二通道结构08-22，此通道结构与双向晶闸衬底上方一侧的触发区域对应设置，具体结构与上述相同，在此就不在赘述，此第一通道结构08-21和第二通道结构08-22用于疏散第一N阱02-2和第二N阱03-2经触发产生的载流子。
另外，如果衬底是P型，具体的载流子疏散结构与衬底为N型是一样的，所述在此不再赘述。
如图6所示，图6为本发明公开的一个实施例的晶闸管的剖视图，晶闸管中的其它结构与图1、图2和图3一致，在此不再赘述。
在本实施例中，以衬底为N型为例进行说明，从图6中可以看出与图5不同，本发明的实施例公开的晶闸管的结构中第一N阱02-1和第二N阱03-1之间通过沟槽隔离，上述载流子疏散结构设置在沟槽的底部，与上述实施例一样，在本实施例中，载流子疏散结构也由两部分组成，分别为第一通道结构08-11和第二通道结构08-12，上述第一通道结构08-11和第二通道结构08-12可以连通也可以不连通，具体的第一通道结构08-11设置在沟槽12-11的底部，上述第二通道结构08-12设置在沟槽12-12的底部。
另外，双向晶闸管的衬底的下方的一侧还设置有第一通道结构08-21和第二通道结构08-22，此通道结构与双向晶闸衬底上方一侧的触发区域对应设置，具体结构与上述相同，在此就不在赘述，此第一通道结构08-21和第二通道结构08-22用于疏散第一N阱02-2和第二N阱03-2经触发产生的载流子，沟槽12-11和沟槽12-21为图2中的沟槽12-1的截面图，沟槽12-12和沟槽12-22为图3中的沟槽12-2的截面图，图6示出的实施例既节省空间，又使晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷，降低过冲电压将会在晶闸管特性上完全脱离与衬底浓度的关系，即不用通过改变衬底的浓度来降低过冲电压，这样降低后的过冲电压会接近开启双向晶闸管所需要的电压。
在本发明公开的技术方案提供了一种双向晶闸管，使的在双向晶闸管在开启之前，通过在衬底上形成的载流子疏散结构使得该双向晶闸管在触发过程中载流子能够更加顺利地向下移动，而不会形成瞬态的空间电荷进而降低过冲电压，降低过冲电压将会在双向晶闸管特性上完全脱离与衬底浓度的关系，通过本发明的技术方案可以降低瞬态的空间电荷的浓度，进而降低过冲电压，降低后的过冲电压会接近双向晶闸管开启所需要的电压。
另外一方面，本发明实施例还提供了一种电子产品。该电子产品包括至少一个上述双向晶闸管。
与现有技术相比，本发明实施例提供的电子产品的有益效果与上述双向晶闸管有益效果相同，此处不做赘述。
其中，上述电子产品可以为显示终端、通讯设备、工程设备等，在此不一一列出。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (5)

1.一种双向晶闸管，其特征在于，包括：
衬底；
及形成于所述衬底上的第一阱和载流子疏散结构；
所述第一阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散，所述载流子疏散结构被设置为包围所述第一阱，所述载流子疏散结构包括第一通道结构和第二通道结构，所述第一通道结构和所述第二通道结构上下对称设置；
当所述衬底为N衬底时，所述第一阱为N阱和第二阱为P阱，在所述N阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散；
所述N阱包括第一N阱和第二N阱，所述第一N阱包围所述P阱，所述第一N阱和所述P阱通过沟槽隔离，所述第一N阱和/或所述第二N阱上设置有用于载流子发射的触发区域；当正浪涌施加到第二N阱时，载流子从第二N阱发射到第一N阱，进而通过第一N阱进行遣散；或
当所述衬底为P衬底时，所述第一阱为P阱和第二阱为N阱，在所述P阱上设置有用于载流子发射的触发区域，所述载流子疏散结构用于将所述触发区域发射的载流子进行疏散；
所述P阱包括第一P阱和第二P阱，所述第一P阱包围所述N阱，所述第一P阱和所述N阱通过沟槽隔离，所述第一P阱和/或所述第二P阱上设置有用于载流子发射的触发区域；当正浪涌施加到第二P阱时，载流子从第二P阱发射到第一P阱，进而通过第一P阱进行遣散。
2.如权利要求1所述的一种双向晶闸管，其特征在于，所述第一通道结构和第二通道结构连通，并穿通所述衬底。
3.如权利要求1所述的一种双向晶闸管，其特征在于，当所述衬底为N衬底时，所述P阱包括第一P阱和第二P阱，所述第二P阱和所述第二N阱设置在所述第一P阱中，所述第一N阱和所述第一P阱通过所述沟槽隔离；
当所述衬底为P衬底时，所述N阱包括第一N阱和第二N阱，所述第二N阱和所述第二P阱设置在所述第一N阱中，所述第一P阱和所述第一N阱通过所述沟槽隔离。
4.如权利要求3所述的一种双向晶闸管，其特征在于，所述当所述衬底为N衬底时，所述第一P阱为浅阱，所述第二P阱为深阱；
所述当所述衬底为P衬底时，所述第一N阱为浅阱，所述第二N阱为深阱。
5.一种电子产品，其特征在于，包括如权利要求1至4任一项所述的双向晶闸管。
CN201910954552.9A 2019-10-09 2019-10-09 一种双向晶闸管及电子产品 Active CN110690269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910954552.9A CN110690269B (zh) 2019-10-09 2019-10-09 一种双向晶闸管及电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910954552.9A CN110690269B (zh) 2019-10-09 2019-10-09 一种双向晶闸管及电子产品

Publications (2)

Publication Number Publication Date
CN110690269A CN110690269A (zh) 2020-01-14
CN110690269B true CN110690269B (zh) 2023-08-11

Family

ID=69111703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910954552.9A Active CN110690269B (zh) 2019-10-09 2019-10-09 一种双向晶闸管及电子产品

Country Status (1)

Country Link
CN (1) CN110690269B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645823A1 (en) * 1993-09-10 1995-03-29 Teccor Electronics, Inc. Four layer overvoltage protection diode
US5754381A (en) * 1997-02-04 1998-05-19 Industrial Technology Research Institute Output ESD protection with high-current-triggered lateral SCR

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339758B2 (en) * 2008-05-01 2012-12-25 Semiconductor Components Industries, Llc Transient voltage suppressor and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0645823A1 (en) * 1993-09-10 1995-03-29 Teccor Electronics, Inc. Four layer overvoltage protection diode
US5754381A (en) * 1997-02-04 1998-05-19 Industrial Technology Research Institute Output ESD protection with high-current-triggered lateral SCR

Also Published As

Publication number Publication date
CN110690269A (zh) 2020-01-14

Similar Documents

Publication Publication Date Title
US10825935B2 (en) Trench MOS-type Schottky diode
US9601542B2 (en) P-N junction optoelectronic device for ionizing dopants by field effect
US9484221B2 (en) Bipolar semiconductor device and method of manufacturing thereof
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
US20130207222A1 (en) Super-junction schottky oxide pin diode having thin p-type layers under the schottky contact
CN108109998B (zh) 单向低电容tvs器件及其制造方法
US9373710B2 (en) Insulated gate bipolar transistor
EP2238630B1 (en) Semiconductor light emitting device comprising heterojunction
JP2010192597A (ja) 半導体装置、スイッチング装置、及び、半導体装置の制御方法。
US4961099A (en) High-power GTO thyristor and also a method for its manufacture
US10205013B2 (en) Semiconductor switching element and method of manufacturing the same
CN112614836B (zh) 一种防护型半导体器件
CN110690269B (zh) 一种双向晶闸管及电子产品
JP3103655B2 (ja) 半導体装置
US3466512A (en) Impact avalanche transit time diodes with heterojunction structure
CN116053325A (zh) 一种高电阻场板屏蔽栅沟槽型场效应管器件及制造方法
JP4004357B2 (ja) ダイオード
CN111092114A (zh) 半导体装置及半导体装置的制造方法
JP6406274B2 (ja) 半導体装置
CN110600545B (zh) 一种双向晶闸管及电子产品
JP2007059698A (ja) 半導体装置
US20210050458A1 (en) Semiconductor power device and method for manufacture
US6967356B2 (en) Vertical component with high-voltage strength
US3286137A (en) Semi-conductor rectifier arrangement having self-protection against overvoltage
US6559515B1 (en) Insulating wall between power components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant