JPH10209079A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10209079A
JPH10209079A JP9010390A JP1039097A JPH10209079A JP H10209079 A JPH10209079 A JP H10209079A JP 9010390 A JP9010390 A JP 9010390A JP 1039097 A JP1039097 A JP 1039097A JP H10209079 A JPH10209079 A JP H10209079A
Authority
JP
Japan
Prior art keywords
titanium
reaction chamber
film
substrate
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9010390A
Other languages
English (en)
Other versions
JP3003608B2 (ja
Inventor
Koji Urabe
耕児 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9010390A priority Critical patent/JP3003608B2/ja
Priority to US09/010,187 priority patent/US6407003B2/en
Priority to CN98100376.1A priority patent/CN1109356C/zh
Publication of JPH10209079A publication Critical patent/JPH10209079A/ja
Application granted granted Critical
Publication of JP3003608B2 publication Critical patent/JP3003608B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405Cleaning of reactor or parts inside the reactor by using reactive gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の電極形成においてチタン堆積速
度を安定化させる。 【解決手段】 チタン膜を形成する工程の後、チタン膜
を形成する反応室の内部に堆積されたチタンをハロゲン
を含むガスにより除去する。基板上に形成されたチタン
膜を同時に除去しても良い。これにより、反応室内に堆
積したチタンがエッチングされることによる塩化チタン
の発生を防止でき、安定したチタン膜形成速度が得られ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、化学的気相成長を用いたバリアメタ
ル形成方法の改良に関する。
【0002】
【従来の技術】半導体素子の微細化及び高密度化は依然
として精力的に進められている。現在では0.15μm
程度の寸法基準で設計されるメモリデバイスあるいはロ
ジックデバイス等の超高集積半導体デバイスが開発試作
されている。このような半導体デバイスの高集積化に伴
いコンタクトホールの直径はさらに縮小されることとな
るが、その一方、コンタクトホールの深さは配線抵抗や
容量の要請から小さくすることが困難である。このた
め、近年、コンタクトホールのアスペクト比は急激に増
大してきている。これに伴い、少なくともコンタクトホ
ールの底面の部分には、通常、バリアメタル層が設けら
れる。このバリアメタル層は、金属配線を構成する金属
および拡散層のシリコンの相互拡散を防止し、コンタク
ト抵抗の上昇を抑制する機能がある。
【0003】コンタクトホールにバリアメタルを形成す
る方法として、最近、化学的気相成長法が注目されてい
る。以下、その従来法の一例について図1を用いて説明
する。まず図1(A)に示すように、シリコン基板1上
に厚さ200nmの素子分離酸化膜2を形成してシリコ
ン基板1に所定の不純物を導入し拡散層3を形成する。
つづいて、厚さ1500nmの絶縁膜4を形成し拡散層
3上に接続孔5を開口する。次に図3に示すような化学
的気相成長装置を用いてチタンシリサイド膜7を形成す
る。すなわち、図1(B)に示すように、反応室Aにお
いて四塩化チタン、水素、アルゴンを原料ガスとした化
学的気相成長法を用いて絶縁膜4上に厚さ10nmのチ
タン膜6及び拡散層3上に厚さ20nmのチタンシリサ
イド膜7を形成する。さらに図1(C)に示すように、
反応室Bにおいて絶縁膜1上のチタン膜6をアンモニア
により窒化し窒化チタン膜8形成し、図1(D)に示す
ように四塩化チタン、アンモニア、窒素を原料ガスとし
た化学的気相成長法を用いて窒化チタン膜8とチタンシ
リサイド膜7上に厚さ500nmの窒化チタン膜9を形
成する。以上のようにしてコンタクトホールにバリアメ
タル層が形成される。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法は、以下に示す欠点があ
る。すなわち、反応室Aにおいてチタン膜を形成し反応
室Bにおいてチタンの窒化と窒化チタン成膜を行ってお
り、反応室A内でチタン膜を形成する際に、半導体基板
以外の部分、すなわち、基板ホルダー、上部電極(図
4)および反応室の内壁にもチタンが堆積される。この
チタンは原料ガスである四塩化チタンガスによりエッチ
ングされるため、TiClxが発生し、基板上には過剰
な塩化チタンが供給されることとなる。このため、塩化
チタン分圧が処理枚数により変動し、所望の分圧が得ら
れず、半導体基板上のチタン膜形成速度が変動してしま
う。したがって、上記の方法では安定したコンタクト電
極の電気特性を得ることが困難であった。
【0005】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、化学的気相成長法を用いて基板上にチタン膜
を形成する工程を有する半導体装置の製造方法におい
て、チタン膜を形成する工程の後、チタン膜を形成する
反応室の内部に堆積されたチタンをハロゲンを含むガス
により除去する工程を有することを特徴とする。チタン
を除去する工程では、反応室の内部に堆積されたチタン
および基板上に形成されたチタン膜の両方を同時に除去
しても良い。本発明によれば、反応室内に堆積されたチ
タンがハロゲンを含むガスにより除去されるため、反応
室内に堆積したチタンがエッチングされることによる塩
化チタンの発生が起こらない。したがって、所望の四塩
化チタン分圧を得ることができ、安定したチタン膜形成
速度が得られるため、コンタクト電極の電気特性の安定
化を図ることができる。
【0006】
【発明の実施の形態】本発明においては、反応室の内部
に堆積されたチタンや基板上に形成されたチタンをハロ
ゲンを含むガスにより除去する。ここで、反応室の内部
とは、基板ホルダー、上部電極や反応室の内壁を指す
(図4)。ハロゲンを含むガスとしては、例えば、塩
素、塩素化合物、フッ素、フッ素化合物、臭素、臭素化
合物、ヨウ素、ヨウ素化合物等のガスを用いることがで
きるが、特にCl2、HCl、HBrまたはF2のいずれ
かを含むガスが好ましい。なお、ハロゲンを含むガスに
よりチタン膜を除去するときの処理時間等の条件は特に
限定されないが、反応室の内部に堆積されたチタンが実
用上問題を起こさない程度にまで除去されるような条件
とする。
【0007】チタン膜をハロゲンを含むガスにより除去
する工程の後、ひきつづいて窒化チタン膜を形成する工
程を行うことができる。ここで、窒化チタン膜の形成
は、チタン膜の形成を行った反応室と同一の反応室であ
っても異なる反応室であっても良い。従来法において
は、反応室内に堆積されたチタンが窒化チタン膜形成時
に原料ガスである四塩化チタン等によりエッチングさ
れ、TiClx等が発生し、これが基板上のTi膜の膜
剥がれを引き起こすことから、反応室を換える必要があ
った。これに対し、本発明では反応室内に堆積されたチ
タンをハロゲンを含むガスにより除去するためTiCl
x等が発生せず、同一の反応室とすることができるので
ある。
【0008】チタン膜の形成と窒化チタン膜の形成を同
一の反応室で行う場合は、基板への過剰な塩化チタン供
給はさらに抑制される。すなわち、ハロゲンを含むガス
により反応室内部のチタンを除去した後、完全に除去さ
れずに反応室内部にチタンが残存した場合であっても、
この残存チタンは窒化され、四塩化チタンガスによるチ
タンエッチングを防止できるからである。したがってチ
タン膜形成速度をさらに安定化することができる。
【0009】チタンをハロゲンを含むガスにより除去す
る工程の後、前記反応室に残留するハロゲンガスを除去
する工程を含めても良い。ハロゲンガスの除去は、例え
ば、アルゴンと水素を用いた高周波放電により達成でき
る。また、ジボラン、ホスフィン、アルシン等を用いる
こともできる。
【0010】
【実施例】 (実施例1)次に本発明の第1の実施例について図1を
参照して説明する。まず図1(A)に示すように、シリ
コン基板1上に厚さ200nmの素子分離酸化膜2を形
成してシリコン基板1に所定の不純物を導入し拡散層3
を形成した。続いて、厚さ1500nmの絶縁膜1を形
成し拡散層3上に接続孔5を開口した。次に化学的気相
成長法によりチタンシリサイド膜7を形成した。ここ
で、図3に化学的気相成長装置の概略を示し、図4に反
応室の概略を示す。半導体基板を搭載する基板ホルダー
は、石英、窒化珪素、窒化アルミあるいは窒化チタン等
のハロゲンによってエッチングされにくい材料で保護さ
れている。図1(B)に示すように、反応室Aにおいて
化学的気相成長法により、四塩化チタン2sccm、水素1
000sccm、アルゴン500sccmの混合ガスを原料ガス
として、基板温度500℃、圧力5torr、高周波放電
出力500kWの条件の下で絶縁膜4上に厚さ10nm
チタン膜6及び拡散層3上に厚さ20nmのチタンシリ
サイド膜7を形成した。次に反応室Aから基板を取り出
した後、反応室Aの基板ホルダーや上部電極(図4)、
反応室の内壁等に堆積されたチタン膜6を除去した。エ
ッチングは塩素ガスを用い、塩素100sccm、基板温度
500℃、圧力1torrの条件とした。このエッチング処
理の後、アルゴンと水素を用いた高周波放電を用いてア
ルゴン500sccm、水素1000sccm、基板温度500
℃、圧力1torr、高周波放電出力500kWの条件で半
導体基板上と反応室内の残留塩素を除去した。後処理と
してアンモニアプラズマ処理を行っても良い。次に図1
(C)に示すように、反応室Bにおいてアンモニア10
0sccm、基板温度600℃、圧力20torr、高周波放電
出力500kWの条件下で絶縁膜4上にチタン膜6上に
窒化処理を施し窒化チタン膜8を形成した。つづいて図
1(D)に示すように、反応室Bにおいて化学的気相成
長法を用いて四塩化チタン40sccm、アンモニア100
sccm、窒素3000sccmの混合ガスを原料ガスとして基
板温度600℃、圧力20torrの条件の下で化学的気相
成長法を用いて窒化チタン膜8上に厚さ50nmの窒化
チタン膜9を形成した。本実施例で示した半導体装置の
製造方法によれば、チタン膜形成用反応室において、堆
積されたチタンが塩素ガスにより除去される。したがっ
て、反応室内に堆積したチタンがエッチングされること
によって発生する基板への塩化チタンの供給が起こらな
いため、所望の四塩化チタン分圧を得ることができ、安
定したチタン膜形成速度が得られた。これによりコンタ
クト電極の電気特性の安定化を図ることができた。
【0011】(実施例2)次に本発明の第2の実施例に
ついて図2を参照して説明する。まず、実施例1と同様
にして、シリコン基板1上に素子分離酸化膜2、拡散層
3を形成し、接続孔5を開口した後、チタンシリサイド
膜7を形成した。つづいて、塩素100sccm、基板温度
500℃、圧力1torrの条件で、絶縁膜4上のチタン膜
6を除去した。ここで、反応室Aの半導体基板以外の部
分に堆積されたチタン膜も同時に除去される。実施例1
では、基板を取り出した後に反応室内のチタン除去を行
ったが、本実施例では、基板と反応室内のチタンを同時
に除去した。なお、基板上に形成されたチタンシリサイ
ド膜7は塩素ガスによるエッチングをほとんど受けな
い。このエッチング処理の後、アルゴンと水素を用いた
高周波放電を用いてアルゴン500sccm、水素1000
sccm、基板温度500℃、圧力1torr、高周波放電出力
500kWの条件で半導体基板上と反応室内の残留塩素
を除去した。後処理としてアンモニアプラズマ処理を行
っても良い。次に図2(D)に示すように、反応室Bに
おいて化学的気相成長法を用い、絶縁膜4とチタンシリ
サイド膜6上に厚さ50nmの窒化チタン膜8を形成し
た。成膜条件は四塩化チタン40sccm、アンモニア10
0sccm、窒素3000sccmの混合ガスを原料ガスとし、
基板温度600℃、圧力20torrとした。本実施例で示
した半導体装置の製造方法によれば、チタン膜形成用反
応室において、堆積されたチタンが塩素ガスにより除去
される。したがって、反応室内に堆積したチタンがエッ
チングされることによって発生する基板への塩化チタン
の供給が起こらないため、所望の四塩化チタン分圧を得
ることができ、安定したチタン膜形成速度が得られた。
このためコンタクト電極の電気特性の安定化を図ること
ができた。
【0012】(実施例3)次に本発明の第3の実施例に
ついて図2を参照して説明する。まず、実施例2と同様
にして、図2(C)までの工程を行った。すなわち、シ
リコン基板1上に素子分離酸化膜2、拡散層3を形成
し、接続孔5を設け、チタンシリサイド膜7を形成した
後、チタン膜6を塩素ガスにより除去するとともに反応
室内のチタンを同時に除去した。つづいて、以上の反応
を行った反応室A内で化学的気相成長法により、絶縁膜
4とチタンシリサイド膜6上に厚さ50nmの窒化チタ
ン膜8を形成した(図2(D))。実施例2では基板を
反応室Bに移した後、上記工程を行ったが、本実施例で
は同一の反応室とした。成膜条件は実施例2と同様とし
た。すなわち、四塩化チタン40sccm、アンモニア10
0sccm、窒素3000sccmの混合ガスを原料ガスとし、
基板温度600℃、圧力20torrとした。本実施例で示
した半導体装置の製造方法によれば、チタン膜の形成と
窒化チタン膜の形成が同一の反応室で行われるため、ハ
ロゲンを含むガスにより除去後の残留チタンが窒化さ
れ、四塩化チタンガスのチタンエッチングによる基板へ
の過剰な塩化チタン供給がさらに抑制された。これによ
りチタン膜形成速度をさらに安定化することができた。
【0013】
【発明の効果】本発明の半導体装置の製造方法によれ
ば、反応室内に堆積されたチタンがハロゲンを含むガス
により除去されるため、安定したチタン膜形成速度が得
られる。反応室内に堆積したチタンがエッチングされる
ことによって発生する基板への塩化チタンの供給が起こ
らないからである。したがって、所望の四塩化チタン分
圧を得ることができ、安定したチタン膜形成速度が得ら
れるため、コンタクト電極の電気特性の安定化を図るこ
とができる。
【0014】さらに、上記の手段をとることにより、そ
の後の窒化チタン膜の形成工程を同一の反応室で行うこ
とが可能となる。すなわち、従来法においては、反応室
内に堆積されたチタンが窒化チタン膜形成時に四塩化チ
タン等の原料ガスによりエッチングされ、TiClx
発生し、これが基板上のTi膜の膜剥がれを引き起こす
ことから、反応室を換える必要があった。これに対し、
本発明では反応室内に堆積されたチタンをハロゲンを含
むガスにより除去するため、同一の反応室としても上記
問題が生じない。これにより、反応室が一つで済むとい
う利点も生まれる。
【0015】さらに、チタン膜の形成と窒化チタン膜の
形成を同一の反応室で行うことにより、ハロゲンを含む
ガスにより除去後の残留チタンが窒化されるため、四塩
化チタンガスのチタンエッチングによる基板への過剰な
塩化チタン供給はさらに抑制される。したがってチタン
膜形成速度をさらに安定化することができる。
【図面の簡単な説明】
【図1】半導体装置の製造方法の模式的工程断面図であ
る。
【図2】半導体装置の製造方法の模式的工程断面図であ
る。
【図3】化学気相成長装置の概略図である。
【図4】化学気相成長装置の反応室の概略図である。
【符号の説明】
1 シリコン基板 2 素子分離酸化膜 3 拡散層 4 絶縁膜 5 接続孔 6 チタン膜 7 チタンシリサイド膜 8 窒化チタン膜 9 窒化チタン膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 化学的気相成長法を用いて基板上にチタ
    ン膜を形成する工程を有する半導体装置の製造方法にお
    いて、チタン膜を形成する工程の後、チタン膜を形成す
    る反応室の内部に堆積されたチタンをハロゲンを含むガ
    スにより除去する工程を有することを特徴とする半導体
    装置の製造方法。
  2. 【請求項2】 化学的気相成長法を用いて基板上にチタ
    ン膜を形成する工程を有する半導体装置の製造方法にお
    いて、チタン膜を形成する工程の後、チタン膜を形成す
    る反応室の内部に堆積されたチタンおよび基板上に形成
    されたチタン膜をハロゲンを含むガスにより除去する工
    程を有することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 反応室の内部に堆積されたチタンおよび
    基板上に形成されたチタン膜をハロゲンを含むガスによ
    り除去する工程の後、前記反応室で化学的気相成長法を
    用いて基板上に窒化チタン膜を形成する工程を有するこ
    とを特徴とする請求項2に記載の半導体装置の製造方
    法。
  4. 【請求項4】 反応室の内部に堆積されたチタンおよび
    基板上に形成されたチタン膜をハロゲンを含むガスによ
    り除去する工程の後、前記反応室と異なる反応室で化学
    的気相成長法を用いて基板上に窒化チタン膜を形成する
    工程を有することを特徴とする請求項2に記載の半導体
    装置の製造方法。
  5. 【請求項5】 チタンをハロゲンを含むガスにより除去
    する工程の後、前記反応室に残留するハロゲンガスを除
    去する工程を有することを特徴とする請求項1乃至4い
    ずれかに記載の半導体装置の製造方法。
  6. 【請求項6】 前記反応室に残留するハロゲンガスを、
    アルゴンと水素を用いた高周波放電により除去すること
    を特徴とする請求項5に記載の半導体装置の製造方法。
  7. 【請求項7】 前記ハロゲンを含むガスがCl2、HC
    l、HBrまたはF2のいずれかを含むガスである請求
    項1乃至6いずれかに記載の半導体装置の製造方法。
JP9010390A 1997-01-23 1997-01-23 半導体装置の製造方法 Expired - Fee Related JP3003608B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9010390A JP3003608B2 (ja) 1997-01-23 1997-01-23 半導体装置の製造方法
US09/010,187 US6407003B2 (en) 1997-01-23 1998-01-21 Fabrication process of semiconductor device with titanium film
CN98100376.1A CN1109356C (zh) 1997-01-23 1998-01-23 半导体器件制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9010390A JP3003608B2 (ja) 1997-01-23 1997-01-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10209079A true JPH10209079A (ja) 1998-08-07
JP3003608B2 JP3003608B2 (ja) 2000-01-31

Family

ID=11748806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9010390A Expired - Fee Related JP3003608B2 (ja) 1997-01-23 1997-01-23 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6407003B2 (ja)
JP (1) JP3003608B2 (ja)
CN (1) CN1109356C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210713A (ja) * 2000-01-24 2001-08-03 Tokyo Electron Ltd エッチング方法、埋め込み方法及び配線層形成方法
WO2010001931A1 (ja) * 2008-07-02 2010-01-07 東京エレクトロン株式会社 薄膜の成膜方法及び成膜装置
US10903086B2 (en) 2017-04-24 2021-01-26 Tokyo Electron Limited Titanium silicide region forming method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801418B2 (ja) * 1999-05-14 2006-07-26 株式会社Neomax 表面処理方法
KR100487639B1 (ko) * 2002-12-11 2005-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
TWI292350B (en) * 2004-02-10 2008-01-11 Sharp Kk Cleaning device of board and cleaning method, flat display panel, mounting equipment of electronic parts and mounting method
CN100362649C (zh) * 2005-05-18 2008-01-16 中芯国际集成电路制造(上海)有限公司 防止半导体器件中不同材料之间产生空隙的方法
TWI471790B (zh) * 2010-02-03 2015-02-01 Wintek Corp 電容式觸控感應器及其製造方法及電容式觸控面板
CN102176415B (zh) * 2011-03-15 2016-04-13 上海集成电路研发中心有限公司 衬底表面处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312132A (ja) * 1986-07-03 1988-01-19 Sony Corp 半導体装置の製造方法
JPH01244615A (ja) * 1988-03-25 1989-09-29 Tokyo Electron Ltd 成膜装置
JPH02241033A (ja) * 1989-03-15 1990-09-25 Sony Corp 半導体装置の製造方法
JPH05211134A (ja) * 1991-10-07 1993-08-20 Sumitomo Metal Ind Ltd 薄膜の形成方法及び薄膜形成装置
JPH05291179A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置の製造方法
JPH05315297A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd 気相成長装置のクリーニング方法と気相成長装置
JPH0799174A (ja) * 1993-09-29 1995-04-11 Central Glass Co Ltd 薄膜形成装置のクリーニング方法
JPH10189488A (ja) * 1996-12-20 1998-07-21 Tokyo Electron Ltd Cvd成膜方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
JPH03245527A (ja) * 1990-02-23 1991-11-01 Rohm Co Ltd 微細加工方法
DE69216747T2 (de) 1991-10-07 1997-07-31 Sumitomo Metal Ind Verfahren zur Bildung eines dünnen Films
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
US5393565A (en) * 1992-06-08 1995-02-28 Fujitsu Limited Method for deposition of a refractory metal nitride and method for formation of a conductive film containing a refractory metal nitride
JPH0741948A (ja) 1993-07-30 1995-02-10 Sony Corp 配線形成方法
JP2565131B2 (ja) 1994-04-22 1996-12-18 日本電気株式会社 半導体装置の製造方法
US5401674A (en) * 1994-06-10 1995-03-28 Advanced Micro Devices Germanium implant for use with ultra-shallow junctions
JP3247270B2 (ja) 1994-08-25 2002-01-15 東京エレクトロン株式会社 処理装置及びドライクリーニング方法
CN1054702C (zh) * 1995-06-26 2000-07-19 现代电子产业株式会社 制造半导体器件电容器的方法
JP3714995B2 (ja) * 1995-07-05 2005-11-09 シャープ株式会社 半導体装置
US5960319A (en) * 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
JP3897372B2 (ja) * 1996-03-01 2007-03-22 芝浦メカトロニクス株式会社 金属膜のエッチング方法
JP3050152B2 (ja) * 1997-01-23 2000-06-12 日本電気株式会社 半導体装置の製造方法
JP3206527B2 (ja) * 1997-11-14 2001-09-10 日本電気株式会社 半導体装置の製造方法
JP3189771B2 (ja) * 1997-11-26 2001-07-16 日本電気株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312132A (ja) * 1986-07-03 1988-01-19 Sony Corp 半導体装置の製造方法
JPH01244615A (ja) * 1988-03-25 1989-09-29 Tokyo Electron Ltd 成膜装置
JPH02241033A (ja) * 1989-03-15 1990-09-25 Sony Corp 半導体装置の製造方法
JPH05211134A (ja) * 1991-10-07 1993-08-20 Sumitomo Metal Ind Ltd 薄膜の形成方法及び薄膜形成装置
JPH05291179A (ja) * 1992-04-06 1993-11-05 Nec Corp 半導体装置の製造方法
JPH05315297A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd 気相成長装置のクリーニング方法と気相成長装置
JPH0799174A (ja) * 1993-09-29 1995-04-11 Central Glass Co Ltd 薄膜形成装置のクリーニング方法
JPH10189488A (ja) * 1996-12-20 1998-07-21 Tokyo Electron Ltd Cvd成膜方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210713A (ja) * 2000-01-24 2001-08-03 Tokyo Electron Ltd エッチング方法、埋め込み方法及び配線層形成方法
WO2010001931A1 (ja) * 2008-07-02 2010-01-07 東京エレクトロン株式会社 薄膜の成膜方法及び成膜装置
US10903086B2 (en) 2017-04-24 2021-01-26 Tokyo Electron Limited Titanium silicide region forming method
TWI750364B (zh) * 2017-04-24 2021-12-21 日商東京威力科創股份有限公司 形成鈦矽化物區域之方法

Also Published As

Publication number Publication date
JP3003608B2 (ja) 2000-01-31
CN1189685A (zh) 1998-08-05
CN1109356C (zh) 2003-05-21
US20010041442A1 (en) 2001-11-15
US6407003B2 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
JP3050152B2 (ja) 半導体装置の製造方法
US6468924B2 (en) Methods of forming thin films by atomic layer deposition
KR100519798B1 (ko) 향상된 생산성을 갖는 박막 형성 방법
US6841203B2 (en) Method of forming titanium film by CVD
JP3003608B2 (ja) 半導体装置の製造方法
JP3189771B2 (ja) 半導体装置の製造方法
US6444556B2 (en) Chemistry for chemical vapor deposition of titanium containing films
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
JP2000058643A (ja) プラグの形成方法
JP2000022096A (ja) 半導体素子の製造方法
JPH06349774A (ja) 埋込みプラグの形成方法
US6306765B1 (en) Method for the formation of thin films for use as a semiconductor device
JPH1187272A (ja) 半導体装置の製造方法
KR100342399B1 (ko) 반도체소자의 제조방법
KR100729905B1 (ko) 반도체 소자의 캐패시터 제조 방법
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JP2701722B2 (ja) 半導体装置の製造方法
KR100197974B1 (ko) 반도체 소자의 도전배선 형성방법
WO1998043284A1 (en) Titanium metal treatment method, method of forming an electrically conductive interconnect, and method of reducing contact resistance of an elemental titanium contact
JPH10294290A (ja) 半導体装置の製造方法
KR20020050520A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR19990075523A (ko) 반도체 소자의 면적이 증가된 캐패시터 형성 방법
JPH06112159A (ja) 半導体装置の製造方法
JPS6155776B2 (ja)
KR20030002738A (ko) 반도체 소자의 커패시터 제조 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees