KR100342399B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100342399B1
KR100342399B1 KR1019980019391A KR19980019391A KR100342399B1 KR 100342399 B1 KR100342399 B1 KR 100342399B1 KR 1019980019391 A KR1019980019391 A KR 1019980019391A KR 19980019391 A KR19980019391 A KR 19980019391A KR 100342399 B1 KR100342399 B1 KR 100342399B1
Authority
KR
South Korea
Prior art keywords
reactor
wafer
oxide film
gas
oxygen
Prior art date
Application number
KR1019980019391A
Other languages
English (en)
Other versions
KR19990086421A (ko
Inventor
철 주 황
보 현 박
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1019980019391A priority Critical patent/KR100342399B1/ko
Publication of KR19990086421A publication Critical patent/KR19990086421A/ko
Application granted granted Critical
Publication of KR100342399B1 publication Critical patent/KR100342399B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것이다. 본 발명에 따른 반도체 소자의 제조방법에서는 웨이퍼 상에 형성된 HSG의 표면에 질화층을 형성한 후 탄탈륨산화막을 형성하여 반도체 소자를 제조한다. 이러한 구성에 따르면 웨이퍼 표면에 자연산화막 형성 및 불순물 오염을 방지하여 캐퍼시터의 특성 및 TDDB 특성을 향상시키며 누설전류를 감소시키고 캐퍼시턴스(capacitance)를 향상시키는 반도체 소자의 제조방법이 제공된다. 본 발명은 캐퍼시터와 같은 반도체 소자의 제조에 사용된다.

Description

반도체 소자의 제조방법{METHOD FOR MAKING SEMICONDUCTOR ELEMENT}
본 발명은 웨이퍼 표면에 자연산화막 형성 및 불순물 오염을 방지하여 캐퍼시터의 특성을 향상시키고 HSG(Hemi-Spherical Grain) 형성후 질화처리하고 유전막을 형성함으로써 TDDB(Time-Depentent Dieletronic Breakdown) 특성을 향상시키며 누설전류를 감소시키고 캐퍼시턴스를 향상시키는 반도체 소자의 제조방법에 관한 것이다.
종래의 반도체 소자의 제조방법은 다음과 같다. 도1의 (A)를 참조하면 실리콘 반도체 기판(1)에 산화막(2)을 형성한 후 마스크와 에칭 작업을 하여 콘택(3)을 오픈한다. 도1의 (B)와 (C)를 참조하면 콘택(3)에 하부전극(4)을 형성한다. 하부전극을 형성한 후 이동 중에 웨이퍼가 대기에 노출되므로 자연산화막(5)이 형성된다. 형성된 자연산화막(5)은 하부전극(4)의 전면을 습식클리닝(wet cleaning)하여 제거한다. 도1의 (D)를 참조하면 습식 클리닝을 실시한 상기 웨이퍼를 선택적으로 HSG(6)를 형성하거나 전면 증착 후 사진과 식각 작업을 하여 HSG(6)를 형성한다. 이 때 형성하는 HSG(6)에 3족이나 5족의 원소를 함유한 가스를 도핑하기도 한다. 상기 HSG(6)를 형성한 후 탄탈륨산화막(7)을 형성한다. 다음으로 후속 반도체 공정을 진행한다.
이러한 종래 기술에 따른 반도체 소자의 제조방법은 첫째, HSG(6)와 탄탈륨산화막(7)의 형성 전후에 대기 중에 웨이퍼가 노출되므로 웨이퍼의 표면에 자연산화막(5)이 형성되고 불순물에 의해 오염되었다. 이에 따라 캐퍼시터의 캐퍼시턴스가 감소하고 누설전류가 상승하였다. 둘째, HSG(6) 위에 탄탈륨산화막(7)을 형성하면 탄탈륨산화막(7)의 산소공극이 형성되고 이 때문에 누설전류가 상승하는 등 캐퍼시터의 성능을 저하시켰다. 셋째, 탄탈륨산화막(7)의 산소와 HSG(6)의 규소(Si)가 반응하여 계면에 SiO2의 산화막을 형성하게 되어 실효 캐퍼시턴스(effective capacitance)가 감소한다. 넷째, 공정이 복잡하여 턴어라운드시간(turn around time)이 길어져 수율이 떨어진다.
본 발명은 이러한 문제점을 해결하기 위한 것으로 본 발명의 목적은 반도체 소자의 캐퍼시터 등을 제조할 때 자연산화막과 불순물의 오염을 방지하고 누설전류의 발생을 방지하며 탄탈륨산화막의 산소공극이 발생되지 않게 하며 막질을 개선하고 캐퍼시턴스를 향상시키는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 또다른 목적은 공정을 단순화하고 턴어라운드시간을 감소시켜 수율을 증대시킨 반도체 소자의 제조방법을 제공하는 것이다.
도1은 종래의 반도체 소자의 제조방법의 공정도
도2는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법의 공정도
* 도면의 주요부분에 대한 부호의 설명
11: 기판 12: 산화막
13: 콘택 14: 하부전극
15: HSG 16:질화층
17: 탄탈륨산화막
이러한 목적을 달성하기 위하여 본 발명은 반도체 소자의 제조방법에 있어서, 웨이퍼 상에 형성된 HSG의 표면에 질화층을 형성한 후 탄탈륨 산화막을 형성하는 반도체 소자의 제조방법을 제공한다.
또한 상기 반도체 소자의 제조방법은 상기 HSG을 형성 전에 플라즈마 클리닝 단계(plasma cleaning process)를 더 포함한다. 또한 상기 HSG의 표면에 질화층이 형성되기 전에 플라즈마 도핑단계(plasma doping process)를 더 포함한다.
또한 상기 반도체 소자의 제조방법은 상기 탄탈륨산화막을 형성한 후 산소 플라즈마 처리단계나 금속산화막 상부전극을 형성하는 단계를 더 포함한다.
또한 상기 반도체 소자의 제조방법은 각 단계마다 동일한 반응기나 진공 또는 산소가 적은 분위기 혹은 대기를 통하여 이동하여 서로 다른 반응기에서 진행한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
본 발명에 따른 반도체 소자의 제조방법은 특허 출원된 'Warm wall type 매엽식 LPCVD system'을 이용하거나, 비슷한 기능을 갖는 single 혹은 multi-chamber CVD system을 이용한다. 본 발명을 실현하기 위한 이러한 제조 장비는 그 구성상 2개 이상의 챔버로 이루어지게 된다. 이러한 제조장비 중의 하나로서 대한민국 경기도에 소재하는 주성엔지니어링(주)에서 제조 판매하는 'Warm Wall Type 매엽식 LPCVD (Low Pressure CVD) System'인 '유레카2000(EUREKA 2000)'이라는 장비를 들 수 있다.
도2의 (A)를 참조하면, 실리콘 반도체 기판(11)에 산화막(12)을 증착한 후 마스크와 에칭 작업을 하여 콘택(13)을 오픈한다.
도2의 (B)를 참조하면, 콘택(13)에 하부전극(14)을 증착하고 마스크와 에칭작업을 실시한다. 도1의 (B)에서는 하부전극의 형성이 심플 스택형인 것으로 도시하나 본 발명은 이에 제한되는 것은 아니며, 실린더, 크라운, 트랜치(trench), 핀 형태 등 반도체 소자의 구조에 관계없이 적용이 가능하다.
도2의 (C)를 참조하면, 상기 하부전극(14)에 마스크와 에칭작업이 이루어진 웨이퍼를 사용하고자 하는 CVD 반응기에 장착한다. 이 때 불필요한 산화막과 오염된 성분을 제거하기 위해서 인-시튜(in-situ) 플라즈마 클리닝 처리를 실시할 수 있다.
상기 플라즈마 클리닝의 방법은 수소(H2), 아르곤(Ar), 헬륨(He), 불화질소(NFx), 할로겐원소, 할로겐 화합물 그리고 예를 들면, PH3, B2H6, AsH3, GeH4등과 같이 수소 성분을 함유한 가스 중 어느 한 가스 혹은 그 조합으로 이루어진 가스에 의해 형성된 플라즈마를 이용한다. 할로겐 원소 중에서는 Cl2를 사용하는 것이 바람직하다. 상기 플라즈마 클리닝 방법에 사용하는 할로겐 화합물은 대표적으로 CCl3, Cl2O2, HCl, NClx, ArBr, Br2O2, NF3, CF4, SF6등을 들 수 있으며, Cl2O2를 사용하는 것이 바람직하다.
이러한 가스들을 하나의 단계에서 이용하거나, 이와는 달리 둘 이상의 단계로 이용할 수도 있다. 즉, 상기 가스 중 하나 또는 한가지의 조합만을 하나의 단계에서 이용하는 것이 가능하며, 이와는 달리 공정을 둘 이상의 단계로 나누어 각각의 단계마다 다른 종류의 가스 또는 다른 종류의 가스 조합을 이용하는 것이 가능하다. 예를 들면, 플라즈마 클리닝 단계를 2단계로 나누어 제1단계에서는 H2또는 Ar 및 He 등을 플라즈마 발생가스로 사용하고, 다음 단계에서는 H2와 Cl2, Ar과 Cl2, He와 Cl2의 조합 등을 플라즈마 발생가스로 사용하여 클리닝할 수 있다. 그러나, 상기 플라즈마 클리닝 방법은 상기 예에 제한되는 것은 아니다.
또한 상기 플라즈마 클리닝 방법에는 상기의 가스에 SiH4나 Si2H6를 1 내지 30sccm 정도를 첨가하기도 한다. 상기의 플라즈마 발생가스는 100℃ 내지 800℃의 비교적 저온의 진공로 내에서 플라즈마 상태가 된다. 이 공정에서 RF 파워는 10W 내지 5KW, 플라즈마 발생 가스의 유량(gas flow rate)은 3sccm 내지 10slm, 그리고 반응기 내의 압력은 1x10-5내지 10Torr의 범위이다. 상기 수소 함유 기체에 포함될수 있는 성분은 붕소, 인, 비소, 안티몬, 알루미늄, 게르마늄 등과 같이 실리콘 기판을 도핑하기 위한 불순물 중에서 선택할 수 있다. 상기 플라즈마 클리닝은 하부전극 형성공정을 실시한 반응기와 동일한 반응기나 진공이나 산소가 적은 분위기 혹은 대기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 이루어질 수 있다. 이러한 플라즈마 클리닝 방법은 본 출원인이 출원한 한국특허출원 제97-9409와 제98-3524호에 기재한 클리닝 방법일 수 있으며, 상기 출원의 해당부분은 본 출원 명세서의 일부로 한다.
상기 플라즈마 처리 후 상기 웨이퍼의 표면에 HSG(15)를 형성한다. HSG(15)는 플라즈마 클리닝 처리를 실시한 반응기와 동일한 반응기나 진공이나 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성될 수 있다. HSG(15)는 선택적으로 형성되거나 또는 전면에 형성된 후 식각작업을 거칠 수 있다.
상기의 HSG(15)에 인-시튜(in-situ) 혹은 엑스-시튜(ex-situ)로 인(P)이나 비소(As) 등을 도핑할 수도 있다. 이때 플라즈마 처리방법으로 도핑되는 것이 바람직하다. 상기 플라즈마 도핑의 원료가스로는 PH3나 AsH5의 가스를 이용하며, 플라즈마 도핑은 플라즈마 파워는 10W∼3KW, 상기 가스의 유량은 10sccm∼10slm, 온도는 150℃∼950℃, 반응공간 내의 압력은 1mTorr∼100Torr인 조건에서 이루어진다.
도2의 (D)를 참조하면 상기 HSG(15)를 형성한 웨이퍼를 질소 함유가스를 이용하여 플라즈마 분위기에서 표면에 질화층(16)을 형성한다. 상기 질화층(16)은 가스의 플라즈마 처리에 의한 질화에 의해 형성된다. 플라즈마 발생가스는 질소 함유가스를 사용하며 수소가스를 첨가하여 함께 사용할 수 있다. 상기 플라즈마 처리 단계는 원료가스로 질소함유가스인 N2, NxO(x는 실수), NH3중 어느 하나 이상의 가스를 이용하며 플라즈마 파워(plasma power)는 10W∼3KW, 상기 가스의 유량은 10sccm∼10slm, 온도는 150℃∼950℃, 반응공간 내의 압력은 1mTorr∼100Torr인 조건에서 이루어진다. 수소가스를 첨가하여 함께 사용하는 경우 수소가스의 유량은 10sccm∼10slm이다. 이 때 질화층(16)은 HSG(15)를 형성한 반응기와 동일한 반응기나 진공이나 산소가 적은 분위기 혹은 대기를 통하여 이동하여 다른 반응기에서 형성될 수 있다. 또한 플라즈마 도핑단계를 포함하는 경우에는 질화층(16)은 플라즈마 도핑 공정이 이루어진 반응기와 동일한 반응기나 진공이나 산소가 적은 분위기 혹은 대기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성할 수 있다.
도2의 (E)를 참조하면, 상기 표면 질화층(16)을 형성한 웨이퍼 위에 탄탈륨산화막(17)을 형성한다. 탄탈륨산화막은 Ta(OC2H5)5와 같은 탄탈륨소스가스와 OX, NXO (x=실수) 등의 가스 중 어느 한 가스 혹은 그 조합으로 이루어진 산소소스가스를 반응시켜 형성한다. 상기 탄탈륨산화막는 산소소스가스의 유량은 1sccm∼10slm이고 탄탈륨소스가스의 유량은 0.01sccm∼100sccm, 온도는 200℃∼600℃, 압력은 0.01mTorr∼100Torr인 조건에서 형성된다. 탄탈륨산화막(17)은 HSG(15)의 표면에 질화층(16)을 형성한 반응기와 동일한 반응기나 진공이나 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성할 수 있다.
상기 반도체 소자의 제조공정이 끝나면 후속 반도체 공정을 진행한다.
본 발명을 일 실시예를 들어 설명하였으나 본 발명은 이에 제한되는 것은 아니다. 상기 질화층(16)은 질소 분위기에서 급속열처리(rapid thermal processing)에 의한 질화에 의해 형성될 수 있다. 상기 급속 열처리 단계는 N2, N2O, NH3과 같은 질소 함유 가스 분위기에서 반응공간의 온도는 300℃∼1000℃, 압력은 1mTorr∼760Torr, 급속열처리 시간은 1초∼10분인 조건에서 이루어진다.
본 발명의 다른 실시예에서는 상기 질화층(16)은 퍼니스 열처리법(furnace thermal processing)에 의한 질화에 의해 형성된다. 상기 퍼니스 열처리법은 N2, N2O, NH3과 같은 질소 함유 가스 분위기에서 반응공간의 온도는 300℃∼1000℃, 압력은 0.1Torr∼760Torr, 열처리 시간은 5분∼1시간인 조건에서 이루어진다.
본 발명의 다른 실시예에서는 HSG(15) 표면을 질화하는 대신에 상기 질화층(16)은 두께가 20Å∼500Å인 SixNy(x,y는 실수)인 질화막을 증착하여 형성할 수도 있다. 상기 질화막 증착단계는 규소 소스가스는 SiH4, SiCl4, Si2H6, SiH2Cl2중에 하나 이상의 가스를 조합하여 사용하며, 질소 소스가스는 N2, N2O, NH3중 하나 이상의 가스를 조합하여 사용하고 규소 소스가스의 유동율은 1sccm∼10slm이고 질소 소스가스의 유동율은 5sccm∼100sIm이며 질화막 형성 압력은 1mTorr∼100Torr, 온도는 200℃∼900℃인 조건에서 이루어진다.
본 발명의 다른 실시예에서는 상기 탄탈륨산화막(17)을 형성한 후 산소 플라즈마 처리단계를 더 포함한다. 상기 산소 플라즈마 처리단계는 산소 함유 가스 분위기에서 진행되며 플라즈마 파워는 10W∼3KW, 상기 가스의 유량은 10sccm∼10slm, 온도는 150℃∼950℃, 반응공간 내의 압력은 1mTorr∼100Torr인 조건에서 이루어진다. 상기 산소 플라즈마 처리단계는 탄탈륨산화막(17)을 형성한 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기 혹은 대기를 통하여 이동하여 다른 반응기에서 형성될 수 있다.
본 발명의 다른 실시예에서는 상기 탄탈륨산화막(17)을 형성한 후 TiN, TaN, WN, MoN 등인 금속질화막의 상부전극을 형성하는 단계를 더 포함할 수도 있다. 상기 금속 질화막의 상부전극은 탄탈륨산화막(17)을 형성한 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기 혹은 대기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성될 수 있다.
이상에서와 같이 본 발명에 따른 반도체 소자의 제조방법은 첫째, HSG와 탄탈륨산화막의 형성 전후에 진공이나 산소가 적은 분위기를 통하여 반도체 소자를 제조하므로 웨이퍼의 표면에 자연산화막과 불순물에 의해 오염을 방지할 수 있다. 이에 따라 캐퍼시터의 캐퍼시턴스를 향상시키고 누설전류를 줄일 수 있다. 둘째, HSG를 형성한 후 표면을 질소분위기에서 열처리하거나 질소 함유가스 플라즈마 처리하여 질화시킴으로써 탄탈륨산화막의 계면에 확산방지막을 형성할 수 있다. 따라서 HSG와 탄탈륨산화막의 반응으로 인한 누설전류가 발생하는 것을 방지할 수 있다. 셋째, HSG와 탄탈륨산화막의 계면에 형성된 질화막은 HSG와 탄탈륨산화막의 계면에 산화막의 형성을 방지한다. 따라서 등가산화막과 누설전류가 감소되고 탄탈륨산화막의 산소공극이 발생하지 않는다. 넷째, HSG나 탄탈륨산화막 형성 전에 플라즈마 클리닝 공정과 집적화가 가능하여 자연산화막이나 불순물의 오염을 방지할 수 있다. 또한 막질을 개선할 수 있고 캐퍼시턴스를 향상시킬 수 있다. 다섯째, 공정이 단순하고 턴어라운드시간(turn around time)이 감소하여 수율이 증대된다.

Claims (9)

  1. 매엽식(single wafer type) 다중 챔버 화학증착장치(multi-chamber CVD system)에서 캐퍼시터를 형성하기 위한 반도체 소자의 제조방법으로서,
    웨이퍼 상에 형성된 HSG의 표면에 질화층을 형성한 후 탄탈륨 산화막을 형성하되, 상기 질화층은 가스의 플라즈마 처리에 의한 질화(Nitridation)에 의해 형성되고, 상기 플라즈마 처리 단계는 질소함유가스인 N2, NxO(x는 실수), NH3중 어느 하나 이상의 가스를 이용하며, 플라즈마 파워는 100W∼2KW, 상기 가스의 유량은 50sccm∼1.5slm, 온도는 400℃∼900℃, 압력은 50mTorr∼50Torr인 조건에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 질화층은 SixNy로 이루어지며 그 두께는 20Å∼50Å 범위인 것을 특징으로 하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 질화층은 상기 HSG를 형성한 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 HSG의 형성 전에 인-시튜 플라즈마 클리닝 단계를 더 포함하며, 상기 HSG가 플라즈마 클리닝 공정이 이루어진 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 HSG의 표면에 질화층이 형성되기 전에 플라즈마 도핑단계를 더 포함하며, 플라즈마 도핑단계는 소스가스로는 PH3나 AsH5의 가스를 이용하며, 플라즈마 파워는 100W∼2KW, 상기 가스의 유량은 50sccm∼1slm, 온도는 500℃∼900℃, 반응공간 내의 압력은 100mTorr∼10Torr인 조건에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서,
    상기 질화층 형성공정은 플라즈마 도핑공정이 이루어진 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 탄탈륨산화막은 질화층을 형성한 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제1항 또는 제2항에 있어서,
    상기 탄탈륨 산화막을 형성한 후 산소 플라즈마 처리단계를 더 포함하며 상기 산소 플라즈마 처리단계는 산소 함유 분위기에서 플라즈마 파워는 100W∼2KW, 상기 가스의 유량은 50sccm∼1slm, 온도는 350℃∼850℃, 압력은 50mTorr∼10Torr인 조건에서 이루어지며 상기 산소 플라즈마 처리단계는 상기 탄탈륨산화막을 형성한 반응기와 동일한 반응기나 진공 또는 산소가 적은 분위기 혹은 대기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제1항 또는 제2항에 있어서,
    상기 탄탈륨산화막을 형성한 후 금속질화막의 상부전극을 형성하는 단계를 더 포함하며 상기 금속 질화막 상부전극은 탄탈륨산화막을 형성한 반응기로부터 진공 또는 산소가 적은 분위기를 통하여 웨이퍼를 이동시켜 다른 반응기에서 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019980019391A 1998-05-28 1998-05-28 반도체소자의 제조방법 KR100342399B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980019391A KR100342399B1 (ko) 1998-05-28 1998-05-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019391A KR100342399B1 (ko) 1998-05-28 1998-05-28 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990086421A KR19990086421A (ko) 1999-12-15
KR100342399B1 true KR100342399B1 (ko) 2002-09-18

Family

ID=37488288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019391A KR100342399B1 (ko) 1998-05-28 1998-05-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100342399B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660664B1 (en) * 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940020569A (ko) * 1993-02-17 1994-09-16 세끼모또 다다히로 반도체 장치의 제조방법(Method for manufacturing a Semiconductor memory device)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940020569A (ko) * 1993-02-17 1994-09-16 세끼모또 다다히로 반도체 장치의 제조방법(Method for manufacturing a Semiconductor memory device)

Also Published As

Publication number Publication date
KR19990086421A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US10777453B2 (en) Low resistivity films containing molybdenum
US11996292B2 (en) Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP7252935B2 (ja) Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング
KR20190024834A (ko) 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP3720966B2 (ja) 耐火金属の選択的付着方法
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US20240006180A1 (en) Low resistance pulsed cvd tungsten
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP3003608B2 (ja) 半導体装置の製造方法
JP3189771B2 (ja) 半導体装置の製造方法
US20020090802A1 (en) Safe arsenic gas phase doping
KR100342399B1 (ko) 반도체소자의 제조방법
TWI719269B (zh) 金屬膜之沉積
JP2020029617A (ja) 基材表面および関連する半導体デバイス構造上のギャップ特徴を充填するための方法
KR100281978B1 (ko) 반도체소자의제조방법
KR100291439B1 (ko) 반도체소자의제조방법
US20240006236A1 (en) Plasma enhanced tungsten nucleation for low resistivity
US20230420232A1 (en) Integrated method and tool for high quality selective silicon nitride deposition
US20240249934A1 (en) Integrated method and tool for high quality selective silicon nitride deposition
KR100250519B1 (ko) 반도체 소자의 제조방법
KR100273716B1 (ko) 반도체 소자의 제조방법
KR100670744B1 (ko) 반도체 소자의 실리사이드막 형성 방법
KR19990075523A (ko) 반도체 소자의 면적이 증가된 캐패시터 형성 방법
CN116960054A (zh) 半导体元件的制造方法
KR20040042445A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010309

Effective date: 20020429

Free format text: TRIAL NUMBER: 2001101000615; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010309

Effective date: 20020429

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee