JPH10153799A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH10153799A
JPH10153799A JP9229807A JP22980797A JPH10153799A JP H10153799 A JPH10153799 A JP H10153799A JP 9229807 A JP9229807 A JP 9229807A JP 22980797 A JP22980797 A JP 22980797A JP H10153799 A JPH10153799 A JP H10153799A
Authority
JP
Japan
Prior art keywords
liquid crystal
region
display device
crystal display
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9229807A
Other languages
English (en)
Other versions
JP3992797B2 (ja
Inventor
Hiroyoshi Nakamura
弘喜 中村
Yumi Kihara
由美 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22980797A priority Critical patent/JP3992797B2/ja
Priority to TW086113699A priority patent/TW400451B/zh
Priority to US08/936,818 priority patent/US5986723A/en
Priority to KR1019970049839A priority patent/KR100250852B1/ko
Publication of JPH10153799A publication Critical patent/JPH10153799A/ja
Application granted granted Critical
Publication of JP3992797B2 publication Critical patent/JP3992797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

(57)【要約】 【課題】 画素コンタクト部が画素電極の開口部中央に
突出することなく、充分な補助容量が確保され、かつ、
補助容量線と走査線との間隔を大きくとるができるよう
にして、配線間のショ−ト（短絡）不良が生じない液晶
表示装置を得る。 【解決手段】 画素スイッチング素子のゲ−ト電極１３
周辺の半導体領域150 を覆うように信号線１４を形成す
ることにより、スイッチング素子の遮光を行う。さら
に、前記スイッチング素子のドレイン電極（コンタク
ト）１９に至る半導体領域150 を前記信号線下に延在さ
せて、信号線１４に沿って補助容量部１８Ａを延在した
補助容量線１８との間で補助容量を形成する。また、そ
の補助容量線は画素電極２０を第１領域201 、第２領域
202 に２分し、かつ平面的に少なくとも一部が信号線に
重なるように配置され、半導体領域の画素電極とのコン
タクト１９をゲート電極から離れた側の画素電極領域20
1 に配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
する。さらに詳しくは、本発明は、ポリシリコンにより
構成されたスイッチング素子を有し、駆動回路を一体に
構成することのできる液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】液晶表示装置としては、従来から多くの
種類のものが提案されている。しかし、一般に多用され
ているものは、ツイステッドネマティク型液晶に代表さ
れるような液晶層を有するものである。この種類の液晶
表示素子では、液晶分子の配列のねじれを制御すること
によって、その液晶層を透過する光の施光性を制御して
表示を行う。さらに詳しく説明すると、その動作原理
は、液晶層における光の複屈折性または施光性と偏光板
の線偏光性とを利用して、液晶表示パネルの観察面側へ
の光の透過を制御することにより表示を行うものであ
る。
【０００３】この液晶表示パネルには、各画素の液晶に
印加する電圧をスイッチングするために、薄膜トランジ
スタ（以下、「ＴＦＴ」と略す）が形成されている。こ
のようなＴＦＴは、その材料として、アモルファスシリ
コンを用いたものと、ポリシリコンを用いたものとが製
品化され、または開発されている。これらのうちで、ポ
リシリコンＴＦＴを用いたものは、ポリシリコンの移動
度が高いことに起因する利点を有する。すなわち、第１
に、ポリシリコンの移動度が高いために、単位時間あた
りに、ＴＦＴに流すことのできる電荷量を増やすことが
できる。従って、ＴＦＴのサイズを小さくすることがで
き、その結果として画素の開口率を高めることができ
る。第２に、ＴＦＴの駆動回路をポリシリコンを用いて
同一基板上に形成することができる。従って、駆動用Ｉ
Ｃおよびその実装工程が不要となり、低コスト化が実現
できる。さらに、将来、液晶パネルについて必要とされ
ることが予想される、表示領域外の額縁部分の幅の低減
も実現することができる。ポリシリコンＴＦＴは、以上
説明したこれらの利点を有するために、重要技術として
注目されている。
【０００４】
【発明が解決しようとする課題】このようなポリシリコ
ンＴＦＴを用いた駆動回路一体型の液晶表示装置では、
小型高精細のパネルができることから投射型のプロジェ
クタ用やビデオカメラのモニタ用表示素子として開発さ
れ、製品化もされている。
【０００５】これらのうち、投射型では、一般に、高輝
度化を達成するために、光の３原色である、赤、緑、青
（以下、「Ｒ、Ｇ、Ｂ」と略す）用の３枚のパネルを用
いた３板式でカラー画像を表示する方式が採用されてい
る。また、ビデオカメラ用では、カラーフィルタを用い
てカラー画像を表示する単板方式が用いられている。
【０００６】さらに、ビデオカメラ用の単板式液晶パネ
ルを投射型に流用した低輝度のプロジェクタも製品化さ
れている。
【０００７】しかし、カラーフィルタを用いた単板式の
液晶表示素子では、３板方式の液晶表示素子と比べて、
３倍の画素数が必要であるために、３板式と同じ表示サ
イズの表示素子では開口率が低下する。また、カラーフ
ィルタによる光損失もあり、高輝度のプロジェクタを実
現することが困難であるという問題があった。このため
に、従来は、プロジェクタとしては３板方式が主流であ
った。しかし、このような３板方式では、パネルが３枚
必要であること、また、光分離・合成光学系が必要であ
ることから低価格化が難しいという問題があった。
【０００８】そこで、低価格化の観点から、いくつかの
新しい方式の単板式プロジェクタが注目されている。こ
れらの新しい方式の中では、特に、色分離・方向転換の
ためのダイクロックミラー群とマイクロレンズ付き液晶
パネルを用いたものや、色分離と集光の両方の機能を有
するホログラム光学素子付き液晶パネルを用いた単板式
プロジェクタの開発が盛んに行われている。このうち、
ホログラム光学素子（以下、「ＨＯＥ」と略す）を用い
た方式では、ＨＯＥを張り合わせた液晶パネルのほか
は、光源と、液晶パネルに平行光を導く光学系と、投射
レンズのみが主要な構成要素であり、光学系が非常に簡
略化され、低コストが計れる期待がある。そこで、以下
では、このＨＯＥについて説明する。なお、ＨＯＥの技
術内容を開示した参考文献としては、例えば、アジア・
ディスプレイ学会１９９５年予稿集、第７２７〜７２９
頁を挙げることができる。
【０００９】図１７は、ＨＯＥを用いた液晶表示装置の
動作原理を表した概略斜視図である。
【００１０】同図では、便宜的に、液晶表示装置のうち
Ｒ、Ｇ、Ｂの一組の画素の部分についてのみ示した。同
図に示したように、ＨＯＥ１０２は、液晶パネル１０４
の光入射側に配置されている。ここで、液晶パネル１０
４は、ＴＦＴが形成されたアレイ基板１０５とそれに向
かい合った対向基板１０６とによって構成されている。
【００１１】そして、液晶パネルのＲ、Ｇ、Ｂに対応す
る一組の画素毎に、ＨＯＥ１０２が設けられている。光
源からの白色光は平行光１０３とされ、各ＨＯＥ１０２
に対して約４０度の入射角で入射する。各ＨＯＥ１０２
は回折効果とレンズ効果を有する。すなわち、各ＨＯＥ
１０２は、入射した白色光１０３を、分光し、集光し
て、その焦点面上に、連続した光スペクトル分布を形成
する。従って、その焦点面付近に液晶パネル１０４を適
切に配置することによって、その液晶パネルのＲ、Ｇ、
Ｂの各画素の開口部１０７、１０８、１０９にそれぞれ
の色光成分を入射させることができる。つまり、ＨＯＥ
１０２に入射した白色光１０３は、連続的に光スペクト
ルに分光され、そのうちＲ、Ｇ、Ｂに相当する色光１１
０、１１１、１１２のみが液晶パネル１０４の開口１０
７、１０８、１０９を介して透過して、Ｒ、Ｇ、Ｂの出
射光１１５、１１６、１１７となっている。このように
することで、カラーフィルタを用いずにカラー表示が可
能となり、カラーフィルタによる光損失もなくなるた
め、光学系の小型化・低コスト化が達成できるという利
点がある。
【００１２】しかし、このようなＨＯＥ等を用いた単板
式プロジェクタに用いられる液晶表示装置は、３板式と
は異なり、Ｒ、Ｇ、Ｂに対応する画素が必要なために、
画素数が３倍になり高精細化が必要となる。しかも、図
１７に示したようなストライプ状の色画素の配置を採用
する場合は、画素の縦横比は３：１となり横方向のピッ
チが短くなる。従って、各画素内に配置すべきＴＦＴや
補助容量の配置を、従来の縦横比が約１：１の場合と同
様にしたのでは、開口部の内にＴＦＴ等をそのまま配置
することになりＴＦＴ等が障害となり開口率が実質的に
大きく低減してしまうと言う問題がある。以下に、この
問題について、詳しく説明する。
【００１３】図１８は、画素の縦横比が概ね１：１であ
るような、従来の液晶表示装置のアレイ基板の一例を示
す平面図である。この例では、映像信号は、外部から信
号線１３４に供給され、ＴＦＴのソース・コンタクト１
３３からゲート部１３０Ａ、１３０Ｂを経由して画素電
極コンタクト１４０Ａ、１４０Ｂを介してそれぞれの画
素電極１３７Ａ、１３７Ｂに供給される。各ゲート部１
３０Ａ、１３０Ｂは、走査線１３９Ａ、１３９Ｂによっ
てスイッチングされる。また、各画素電極に供給された
映像信号電圧を保持するために、補助容量線１３５とポ
リシリコン層１３１との間で補助容量部１３２が形成さ
れている。
【００１４】同図に示した例では、電極画素ＴＦＴのゲ
ート部１３０Ａと補助容量部１３２の一部を信号線１３
４の下に配置し、また、隣接する上下２画素の間に共通
する補助容量線１３５を配置している。そして、この配
置によって３μｍの配線ルールを用いて４０μｍ角の画
素で３６％の開口率を得ている。しかし、この構造で
は、ほぼ正方形状の開口の中央付近に、ＴＦＴのドレイ
ン・コンタクトすなわち画素電極コンタクト１４０Ａ、
１４０Ｂ、・・・が形成されている。そして、この構造
を、画素が長方形状で横方向のピッチが短いような場合
に応用すると、細長い開口部の中央付近に画素電極コン
タクト部が突出する。その結果として、上述したＨＯＥ
やマイクロレンズと組み合わせて使う場合に、各画素を
透過する際の最も光の強度が強い光が遮光されることと
なる。
【００１５】すなわち、前述したように、ＨＯＥに入射
した白色光は、分光、集光され、その焦点面上に、連続
した光スペクトル分布を形成する。従って、Ｒ、Ｇ、Ｂ
に対応する各画素は、その光スペクトル分布のＲ、Ｇ、
Ｂに対応する位置に、均一な形状の開口を有することが
望ましい。
【００１６】しかし、図１８に示すように画素の開口内
に、前述したような電極コンタクトによる遮光部が突出
し、各画素間の分離が不十分であると、純粋なＲ、Ｇ、
Ｂの光のみを効率良く受けることが困難となり、色純度
も低下する。
【００１７】以上、説明した理由から、ＨＯＥを用いた
単板式の液晶表示パネルでは、従来の構造を用いて、高
性能のパネルを実現することが困難であった。
【００１８】また、画素が縦長で、走査線や補助容量線
方向の横方向長が短く、信号線方向の縦方向長が長い場
合は、ポリシリコンＴＦＴのようにソース・ドレイン部
にコンタクトホール形成が必要なものでは画素が微細に
なると横方向の画素ピッチ間にＴＦＴを横方向に配置す
ることが難しく、さらに横方向ピッチが小さいので補助
容量値を大きく形成することが難しい。
【００１９】さらに、図１８に示したような従来の構造
では、隣接する２本の走査線１３９Ａ、１３９Ｂが画素
間の狭いスペースに配置されるためにショート不良が生
じやすいという問題もある。また、仮に、図示したよう
な共通補助容量線１３５を用いないこととすると、画素
の間の狭いスペースに、補助容量線と走査線を平行して
配置しなければならないので、これらのショート不良が
生じやすくなる。このような配線間のショート不良を避
けるために、配線間隔を拡げると、開口率が低下すると
いう問題もあった。
【００２０】本発明の目的はこのような問題点を解決す
るものである。
【００２１】
【課題を解決するための手段】即ち、本願発明の液晶表
示装置は、アレイ基板と、前記アレイ基板に対向して設
けられた対向電極を有する対向基板と、前記アレイ基板
と前記対向基板との間に封入された液晶と、前記アレイ
基板上に設けられ複数の平行導電線で形成された走査線
と、これらの走査線に交差して絶縁物を介して設けられ
た複数の平行導電線で形成された信号線と、前記走査線
と信号線との各交差部にマトリックス状に設けられた薄
膜トランジスタからなるスイッチング素子と、前記走査
線と信号線とが囲む領域にマトリックス状に設けられ前
記スイッチング素子に接続された画素電極と、前記走査
線間に平行に配置された補助容量線とからなる液晶表示
装置において、前記補助容量線は前記画素電極を第１領
域と第２領域とに２分し、かつ前記信号線に重なるよう
に沿って延在する補助容量部を形成しており、前記薄膜
トランジスタは半導体領域を有し、この半導体領域は前
記走査線と信号線との前記交差部、交差部近傍および補
助容量部に重なって延在し、延在端が前記画素電極の第
１領域に重なっており、前記交差部でチャンネル部を形
成し、このチャンネル部近傍で前記信号線とソ−ス・ド
レイン電極の一方のコンタクト部を形成し、前記延在端
で前記第１領域と前記ソ−ス・ドレイン電極の他方のコ
ンタクト部を形成していることを特徴とするものとして
構成される。
【００２２】また、前記画素電極は前記信号線の延在方
向に細長い形状を有し、前記補助容量線が前記画素電極
を前記延在方向に２分しており、前記画素電極の第１領
域が第２領域よりも小さく形成されてなるものとして構
成される。
【００２３】前記画素電極の第１領域と第２領域とのう
ち、前記第１領域が前記画素電極のスイッチング素子の
チャンネル部よりも離れた側にあるものとして構成され
る。
【００２４】前記走査線、前記補助容量線および前記補
助容量部が同一パ−タ−ン金属膜で形成され、前記半導
体領域、前記同一パ−タ−ン金属膜、前記信号線および
前記画素電極が絶縁膜を介して順次積層されてなるもの
として構成される。
【００２５】前記走査線、前記信号線および前記補助容
量線のすくなくとも１つが遮光材料で形成された画素電
極の周縁部と重なっているものとして構成される。
【００２６】前記画素電極は、遮光材料からなる遮光層
が積層されてなるものとして構成される。
【００２７】前記遮光層は、前記画素電極が構成された
絶縁膜とは別の絶縁膜上に形成され、コンタクトホール
を介して、前記スイッチング素子の前記ソ−ス・ドレイ
ン電極の一方および前記画素電極にそれぞれ電気的に接
続されているものとして構成される。
【００２８】前記表示領域を囲む前記基板上の周縁の額
縁部には、遮光材料からなる他の遮光層が形成されてい
るものとして構成される。
【００２９】前記基板上の前記額縁部に形成された遮光
層は、導電性の材料により構成され、接地電位に接続さ
れているものとして構成される。
【００３０】前記基板上の前記額縁部に形成された前記
遮光層により形成される遮光部には、前記信号線又は前
記走査線のうちの少なくともいずれかを駆動するための
駆動回路の少なくとも一部が絶縁膜を介して平面的に重
なるように配置されているものとして構成される。
【００３１】アレイ基板と、前記アレイ基板に対向して
設けられた対向電極を有する対向基板と、前記アレイ基
板と前記対向基板との間に封入された液晶と、前記アレ
イ基板上に設けられ複数の平行導電線で形成された走査
線と、これらの走査線に交差して絶縁物を介して設けら
れた複数の平行導電線で形成された信号線と、前記走査
線と信号線との各交差部にマトリックス状に設けられた
薄膜トランジスタからなるスイッチング素子と、前記走
査線と信号線とが囲む領域にマトリックス状に設けられ
前記スイッチング素子に接続された画素電極と、前記走
査線間に平行に配置された補助容量線と、前記アレイ基
板と前記対向基板との間の間隙を保持するために前記ア
レイ基板側に設けられたスペ−サと、前記アレイ基板側
と前記対向基板側の前記液晶に接触する面に設けられラ
ビング処理された配向膜とからなる液晶表示装置におい
て、前記補助容量線は前記画素電極を第１領域と第２領
域とに２分し、かつ前記信号線に重なるように沿って延
在する補助容量部を形成しており、前記薄膜トランジス
タは半導体領域を有し、この半導体領域は前記走査線と
信号線との前記交差部、交差部近傍および補助容量部に
重なって延在し、延在端が前記画素電極の第１領域に重
なっており、前記交差部でチャンネル部を形成し、この
チャンネル部近傍で前記信号線とソ−ス・ドレイン電極
の一方のコンタクト部を形成し、前記延在端で前記第１
領域と前記ソ−ス・ドレイン電極の他方のコンタクト部
を形成し、前記スペ−サは柱状に形成され、基板面方向
の断面が前記ラビング処理方向に細長い形状を有して、
前記画素電極の第１領域近傍の前記信号線上の領域に配
置されているものとして構成される。
【００３２】前記画素電極の第１領域に対向する対向基
板の領域に遮光層が形成されているものとして構成され
る。
【００３３】前記アレイ基板と前記対向基板との間の間
隔を制御するスペーサ柱の配向方向の形状寸法は他の方
向の形状寸法よりも略短いものとして構成される。
【００３４】前記スペーサ柱により生じる液晶分子の配
向不良領域は、前記アレイ基板上の遮光性部材により遮
光されているものとして構成される。
【００３５】前記スペーサ柱により生じる液晶分子の配
向不良領域は、前記対向基板上の遮光層により遮光され
ているものとして構成される。
【００３６】なお、前記配向不良領域は、他の領域に比
較して、光透過率が異なる領域を言う。
【００３７】
【発明の実施の形態】
（実施形態１）本発明による実施形態１の液晶表示装置
は、画素スイッチング素子のゲート電極周辺の活性層を
覆うように信号線を形成することにより、スイッチング
素子の遮光を行なう。
【００３８】さらに、前記スイッチング素子のドレイン
領域を前記信号線配線下に延在させて、スイッチング素
子のゲート絶縁膜と同一の絶縁膜と補助容量線との間で
補助容量を形成する。また、その補助容量線は信号線を
挟んで隣接する両側の画素電極と平面的に少なくとも一
部が重なるように配置され、画素電極とのコンタクト部
を補助容量線と一行上の画素行の走査線との間に配置す
る構成を有する。画素電極は走査線と信号線とが囲む基
板領域に形成され、走査線間に配置される補助容量線は
画素電極下を通過し、基板面で見て２領域に分割するパ
ターン配置となる。ＴＦＴの画素コンタクト部はこ画素
電極領域の一方すなわち一行上の画素行の走査線に隣接
する領域に形成される。
【００３９】すなわち、複数の信号線はアレイ基板上に
平行導電線としてストライプ状に配置されており、また
複数の補助容量線および走査線はアレイ基板上に信号線
に交差して平行導電線としてストライプ状に配置されて
いる。
【００４０】本発明による液晶表示素子は、このような
構成によって高開口率の画素を実現することができる。
特に、この構成は正方形の画素領域にＲＧＢの３画素電
極を形成するため１画素の縦横比が３：１のような画素
が細長い単板カラー表示用液晶表示素子に有効である。
即ち、上述のようにＴＦＴと補助容量を長い縦方向に形
成し、ＴＦＴのソース・ドレインでんきょくの一方例え
ばドレイン領域の画素電極とのコンタクト部を補助容量
線と一行上の画素行の走査線との間で画素の上部の中心
近くに配置することで画素コンタクト部が開口部に突出
することなく、充分な補助容量が確保され、かつ、補助
容量線と走査線とのスペースを大きくとることができ
る。
【００４１】以下に図面を参照しつつ、本発明の実施形
態１について、説明する。
【００４２】図１は、本発明による液晶表示装置１０の
アレイ基板１２上の半導体領域１５０であるポリシリコ
ン層（多結晶シリコン）と各配線の配置関係を説明する
ための概略平面図である。複数の信号線１４はアレイ基
板１２上に平行導電線としてストライプ状に配置されて
おり、また複数の補助容量線１８および走査線１７はア
レイ基板１２上に信号線に交差して平行導電線としてス
トライプ状に配置されている。
【００４３】また、図２（ａ）、（ｂ）は、それぞれ、
図１のＡ−Ａ線およびＢ−Ｂ´−Ｂ線で切断して矢印方
向から眺めた、液晶表示装置１０の概略断面図である。
この液晶表示装置１０のアレイ基板１２では、各画素に
印加されるべき映像信号電圧は、信号線１４を介して画
素スイッチング用ポリシリコン薄膜トランジスタ１５
（以下、「ｐ−ＳｉＴＦＴ」と略す）のソースコンタク
ト（電極）１６に供給される。ｐ−ＳｉＴＦＴ１５はポ
リシリコンの半導体領域１５０の両端にソース・ドレイ
ン電極１６、１９を有し、領域の中間に設けたゲート絶
縁膜２３を介してゲート電極１３が配置され、ゲート電
極１３下に形成されるチャンネル部１３０を電圧制御す
ることによってスイッチング機能を発揮する。ｐ−Ｓｉ
ＴＦＴ１５は、そのチャンネル部を形成するゲート１３
に走査線１７が接続され、映像信号電圧のスイッチング
を行う。また、ｐ−ＳｉＴＦＴ１５は、ドレイン領域側
において、補助容量線１８との間で補助容量部１８Ａを
形成し、映像信号電圧を一定時間保持できるようにして
いる。さらに、ｐ−ＳｉＴＦＴ１５のドレイン部にはド
レインコンタクト１９を介して画素電極２０が接続さ
れ、各画素の液晶２２に映像信号電圧を印加する。補助
容量線１８は、画素電極２０を第１領域２０１と、第２
領域２０２とに２分している。また、第２領域２０２は
開口部であるため、第１領域２０１よりも大きいことが
望ましい。さらに、同液晶表示装置の周縁部には、図２
（Ｃ）に示すように走査線駆動回路１７１および信号線
駆動回路１４１が形成されている。
【００４４】次に、この液晶表示装置１０の製造工程に
ついて、図２（ａ）、（ｂ）を参照しながら説明する。
【００４５】まず、ｐ−ＳｉＴＦＴ１５は、ガラス基板
１１上にアモルファスシリコン膜をプラズマＣＶＤ法
（ＰＥＣＶＤ法）により約５００Ａ（オングストロー
ム）堆積後、脱水素処理をして、レーザ・アニール法に
より半導体領域である多結晶シリコン膜とし、さらに島
状にパターニングして形成した。その上に、ゲート絶縁
膜２３を約１０００Ａ堆積して、さらに、モリブデン・
タングステン合金（ＭｏＷ）を４０００Ａ堆積し、バタ
ーニングすることによって、ＴＦＴのゲート電極となる
走査線１７を形成する。この次に、セルフアラインで不
純物を注入し、さらに、補助容量線１８を形成する。次
に、走査線１７上に酸化シリコンからなる第１層間絶縁
膜２４を約５０００Ａ堆積し、ソース、ドレイン部のコ
ンタクトホールを形成し、６０００Ａの厚さのＭｏ／Ａ
ｌ／Ｍｏの多層構造からなる信号線１４とドレイン電極
１９とを形成した。
【００４６】ここで、画素スイッチング用ＴＦＴ１５は
ｎチャネル型トランジスタで構成するが、図３に示す駆
動回路部１４１，１７１はＮチャネルとｐチャネルのＣ
ＭＯＳ構造で形成する。したがって、この駆動回路部の
ソース・ドレイン領域形成の不純物注入はｎチャネルと
ｐチャネルとに分けて行った。また、画素ＴＦＴ１５
は、ｎ−領域を有するＬＤＤ（Lightly Doped Drain ）
構造とした。
【００４７】次に、第２層間絶縁膜２５として、窒化シ
リコンを約５０００Ａ堆積した。さらに、その上に第３
層間絶縁膜２６としてアクリル樹脂を約２μｍ堆積する
ことにより、画素領域および周辺の駆動回路領域の凹凸
を平坦化した。この平坦化層としての第３層間絶縁膜２
６の厚さとしては、１〜６μｍ程度が望ましい。次に、
第２層間絶縁膜２５と第３層間絶縁膜２６にコンタクト
ホールを穿け、画素電極２０を形成した。平坦化のため
の層間絶縁膜２６は、平坦化が有効に達成されるもので
あれば良く、例えば、アクリル樹脂以外の有機物層、ま
たは、ＳＯＧ（スピンオンガラス）等の無機物層であっ
ても良い。さらに、このような有機物層の上にさらに無
機物層を重ねた複合層として形成しても良い。また、有
機物層としては、感光性のものを用いる方が工程が短縮
されるが、感光性を有しないものを用いても良い。
【００４８】上記のようにして形成したアレイ基板１２
上に、例えばポリイミドからなる、配向膜１２１を形成
し配向処理を行う。さらに、対向電極を有する対向基板
２８にも配向膜２８１を形成し配向処理を行う。そし
て、アレイ基板１２と対向基板２８とを対向して配置
し、図３に示す様に各基板間の周縁部を囲むようにシー
ル材２８０を塗布して張り合わせ、その後シール材を硬
化させる。そして、従来通りシール封着領域の切り目部
分から減圧注入法で液晶２２を注入し、その後注入口を
封止材を用いて封止して、液晶表示装置１０が完成す
る。
【００４９】ここで、図１および図２に示すように、画
素ＴＦＴ１５は信号線１４の下に形成され、かつ、その
信号線１４は画素ＴＦＴ１５のゲート電極付近を遮光す
るようにＴＦＴ１５上に幅広に形成されている。このよ
うに、信号線１４によってＴＦＴ１５の半導体領域を遮
光することによって、光照射によるＴＦＴ１５のリーク
電流の増加を避けることができる。
【００５０】また、ＴＦＴ１５のドレイン領域は信号線
方向に重なって延長され、クランク状に展伸し、画素電
極２０１の上部領域に位置するドレイン電極１９で終端
している。この長いドレイン領域は、ゲート絶縁膜２３
と同一の絶縁膜を介して、補助容量線１８との間で補助
容量を形成している。このように、ドレイン領域を縦長
の画素の縦方向に展伸させ、補助容量部１８Ａを形成す
ることによって、充分に大きい補助容量値が得られる。
【００５１】また、図１に示したように、ｎ行の画素の
ドレイン電極１９と補助容量線１８は、ｎ行の画素の上
側に寄せて配置されている。このような配置にすること
により、画素の開口部に従来のような突出した遮光部が
形成されず、均一な形状を有する開口が得られる。した
がって、ＨＯＥと組み合わせた場合も、光スペクトル分
布のＲ、Ｇ、Ｂ成分のみを効率良く開口部に受けること
ができ、色純度も顕著に改善する。
【００５２】また、図１に示したように、画素電極２０
は層間絶縁膜２５、２６等を介して補助容量線１８、信
号線１４および走査線１７と平面的に一部が重ねられて
いる。こうすることによって、遮光されていない部分の
全ての液晶に、信号電圧を印加することができる。すな
わち、これは、開口率を大きくするために非常に有効で
ある。
【００５３】さらに、場合によっては、画素ＴＦＴ１５
を形成したアレイ基板１２上の各配線が遮光層として機
能するために、対向基板２８に遮光層を形成するしなく
ても所定の効果が上がるとの利点を有している。すなわ
ち、従来は、走査線と補助容量線との間やこれらの配線
と、信号線もしくは画素電極との間の隙間から光が漏れ
ることを防ぐための遮光層をアレイ基板１２または、対
向基板２８に形成する必要があった。
【００５４】しかし、本発明によれば、これらの付加的
な遮光層を形成しなくても、遮光層を形成したとほぼ同
等の効果が上げることができる。従来のように対向基板
２８側に遮光層を形成して液晶セルを組み立てる際に、
合わせ精度の不足による開口率低下が生じていたが、本
発明のかかる様に遮光層を形成しない場合では、そのよ
うな問題も生じなくなる。なお、本発明で、遮光層を形
成すれば、なおより完全な遮光効果を得ることが出来る
ことはいうまでもない。
【００５５】ここで、図１の１画素（３画素でＲＧＢを
構成する）は横方向が２６μｍで縦方向が７８μｍであ
る。本発明によれば、このような微細な画素でも、開口
率が４３％と大きくとれる。また、縦方向に展伸させた
補助容量は、充分に大きな電気容量を有し、本発明は、
上記のような縦長の画素を有する場合に非常に有効であ
ることが分かった。
【００５６】（実施形態２）次に、本発明による液晶表
示装置の実施形態２について説明する。
【００５７】図４は、本発明による液晶表示装置の実施
形態２を表す概略平面図である。
【００５８】また、図５は、図４のＡ−Ａ´−Ａ線で切
断して矢印方向から眺めた、同液晶表示装置の概略断面
図である。これらの図においては、図１または図２と同
一の部分には、同一の符号を付して、説明を省略する。
【００５９】図３および図４に示した液晶表示装置３０
では、図１に示した液晶表示装置１０よりも、画素電極
２０ａの形成領域が小さい。すなわち、図３に示したよ
うに、画素電極２０ａは、平面的に見て、走査線１７お
よび信号線１４と一部分において重なり合っていない。
したがって、図３に示したように、平面的に見た場合の
画素電極２０ａと、走査線１７および信号線１４との隙
間の部分では、液晶に信号電圧が供給されず、遮光する
必要が生ずる。そこで、対向基板２８ａ上に遮光層３１
が形成されている。
【００６０】このように、画素電極２０ａを小さめに形
成し、信号線１４との重なり部を少なくすると、これら
の重なり合いによって生じるカップリング容量を低滅す
ることができるという利点がある。また、画素電極２０
ａとしては、通常、ＩＴＯ（インジウム・スズ酸化物）
が用いられるが、エッチング精度の高いドライエッチン
グが困難であり、ウェットエッチングに頼らざるを得な
いために、そのような画素電極２０ａを小さめに形成す
ることによって、プロセスマージンを改善することがで
きる。なお、幅方向が狭い縦長の画素においては、対向
基板側に形成される遮光層３１が上下方向を規定する場
合は、合わせマージンによる開口率低下は小さい。
【００６１】（実施形態３）次に、本発明による液晶表
示装置の実施形態３例について説明する。
【００６２】図６は、本発明による液晶表示装置の実施
形態３を表す概略平面図である。また、図７は、図６の
Ａ−Ａ´−Ａ線で切断して矢印方向から眺めた、概略端
面図である。これらの図においては、図１または図２と
同一の部分には、同一の符号を付して、説明を省略す
る。
【００６３】図６および図７に示した液晶表示装置４０
では、図１に示した液晶表示装置１０と異なり、走査線
１７と補助容量１８との間の領域の少なくとも一部の画
素電極２０の上に遮光層４１が形成されている。すなわ
ち、液晶表示装置４０では、（ｎ−１）行の走査線１７
およぴｎ行の補助容量線１８とそれぞれ重なり合うよう
に、遮光層４１がｎ行の画素に形成されている。この遮
光層の材料としては、黒レジスト等の有機材料や、遮光
性の金属材料もしくは無機材料を用いることが望まし
い。そのような金属材料としては、例えば、Ｍｏ、Ｔ
ｉ、ＭｏＳｉ、ＷＳｉ等を用いるとよい。
【００６４】なお、図６に示す変形例では、信号線１４
と遮光層４１とにより画素の開口部が長方形状に遮光部
材で囲む形となる。ところで、プロジェクタで画素の上
にマイクロレンズを用いる場合は、光をＲ，Ｇ，Ｂに対
応する画素に入射させる為、開口形状が円に近い方が光
の利用効率が良くなる。したがって、図５に示す変形例
では、開口部の形状か略長方形となるので、開口部の開
口形状がより円に近くなり、プロジェクタに用いた場合
光の利用効率が高くなる。また、開口部を遮光部材で囲
む形を取っている為、Ｒ，Ｇ，Ｂの色が鮮明になる効果
もある。
【００６５】このように、金属等の導電性材料からなる
遮光層４１を積層することにより、層間絶縁膜２６、２
５等が厚い場合に懸念される、コンタクトホール部４２
での画素電極２０の段切れの問題も解消される。なお、
遮光層の透過率としては０．１％以下となるように、そ
の材料および厚さを選択することが望ましい。
【００６６】（実施形態４）次に、本発明による液晶表
示装置の実施形態４について説明する。
【００６７】図８は、本発明による液晶表示装置の実施
形態４を表す概略断面図である。また、図９は、図８の
平面図である。同図に示した液晶表示装置５０では、画
素領域だけでなく、パネルの周縁部にも遮光層５１が形
成されている。すなわち、液晶表示装置５０では、前述
した図６および図６に示したようなスイッチング素子が
形成されている領域からなる表示領域の各画素ごとの遮
光層４１を設け、さらに、アレイ基板１２のこの表示領
域を囲む周縁の額縁部に形成した信号線や走査線の駆動
回路部５３の上にも平坦化層を介して遮光層５１が形成
されている。このようにすることで、対向電極基板２８
側に遮光層を形成する必要が無くなり、対向基板の合わ
せ精度を考慮する必要が無くなる。ここで、表示領域外
周に形成された遮光層５１を導電性材料で形成した場合
は、遮光だけでなく、電気的なシールドの効果も得るこ
とができる。すなわち、遮光層５１の電位を、対向基板
２８の対向電極や、補助容量電極１８、あるいはグラン
ド電位などと同電位とすること又は対向電極（コモン電
極）と同電位とすることで、シールド層としての役目も
持たせることができるという利点がある。
【００６８】（実施形態５）次に、本発明による液晶表
示装置の実施形態５について説明する。
【００６９】図１０は、本発明による液晶表示装置の実
施形態５を表す概略断面図である。
【００７０】ここで、図１０は、例えば図１におけるＢ
−Ｂ´−Ｂ線で切断した断面図に対応し、図２（ａ）
や、図５、図７に対応する断面図である。図１０におい
ては、図１または図２と同一の部分には、同一の符号を
付して、説明を省略する。
【００７１】図１０に示した液晶表示装置６０は、前述
した図６および図７に示した液晶表示装置４０の画素電
極２０と遮光層の積層順序を変えた構造を有する。すな
わち、図８に示した液晶表示装置６０では、遮光層６１
をドレイン電極１９と画素電極２０との間に介在させて
いる。このように、金属等の導電性材料からなる遮光層
６１を介在させることにより、層間絶縁膜２６、２５等
が厚い場合に懸念される、コンタクトホール部６２での
画素電極２０の段切れの問題も解消される。
【００７２】また、図８および図９に示した液晶表示装
置５０のように、表示領域周辺の額縁部にも遮光層５１
を同時に形成してもよい。このように、表示領域外周に
形成された遮光層５１を導電性材料で形成した場合は、
遮光だけでなく、電気的なシールドの効果も得ることが
できる。すなわち、遮光層５１の電位を、対向基板２８
の対向電極や、補助容量電極１８、あるいはグランド電
位などと同電位とすることで、シールド層としての役目
も持たせることができるという利点がある。
【００７３】（実施形態６）次に、本発明による液晶表
示装置の実施形態６について説明する。
【００７４】図１１は、本発明による液晶表示装置の実
施形態６を表す概略断面図である。ここで、図１１は、
例えば図１におけるＢ−Ｂ´−Ｂ線で切断した断面図に
対応し、図２（ａ）や、図５、７および１０に対応する
断面図である。図１１においては、図１または図２と同
一の部分には、同一の符号を付して、説明を省略する。
【００７５】図１１に示した液晶表示装置７０では、第
２層間絶縁膜２５とドレイン電極１９の上に上記遮光層
７１を形成した点が、まず異なる。このような遮光層７
１は、金属等の導電性の材料により形成する。また、こ
の遮光層７１と画素電極２０との接続は、ドレイン電極
１９のコンタクトホール７２と同一の位置でも良い。し
かし、図１１に示したように、遮光層７１と画素電極２
０とを、ドレイン電極１９のコンタクトホール７２の位
置からずらして、さらに、大きなコンタクトホール７３
として、接続することもできる。
【００７６】このように、コンタクトホール７２と７３
とをずらして形成することにより、コンタクトホールが
重なる場合に発生しやすい画素電極２０のコンタクト不
良を防ぐことができる。さらに、図示しないが、例え
ば、遮光層７１と画素電極２０とのコンタクトホールを
複数形成することやホール径をより大きく形成すること
も可能となり、画素電極２０のコンタクト不良を低滅で
きるという利点も生じる。
【００７７】さらに、アレイ基板の表面の凹凸による配
向不良を低減することができる。すなわち、図６や図８
に示したように、遮光層と画素電極２０を積層した場合
は、アレイ基板の第３層間絶縁膜２６の表面上で画素電
極２０の端部にそれぞれの層厚を足し合わせた高さの段
差が生ずる。このような段差は、配向膜１２１，２８１
の配向処理の際に、段差の陰となる部分に配向不良を生
ずることがある。しかし、図９に示した構造では、第３
層間絶縁膜２６の表面上では、遮光層７１は画素電極２
０とは積層されないので、電極２０の端部で段差が大き
くなることはない。したがって、配向不良が増長される
こともなく、配向処理の観点から望ましいという利点も
生ずる。
【００７８】（実施形態７）次に、本発明による液晶表
示装置の実施形態７について説明する。
【００７９】図１２は、本発明による液晶表示装置の実
施形態７を示す概略平面図である。また、図１３は、図
１２のＡ−Ａ´−Ａ線で切断して矢印方向から眺めた、
概略断面図である。これらの図において、図１または図
２と同一の部分には、同一の符号を付して、説明を省略
する。
【００８０】図１２に示した液晶表示装置８０では、ア
レイ基板上で画素ＴＦＴのゲート電極近傍に、セル間隔
を制御するためのスペーサ柱８１が形成されている。こ
のスペーサ柱８１は、画素電極２０を形成した後に、例
えば透明または不透明な有機材料で形成すればよい。本
実施例ではアクリル系樹脂を主成分とする樹脂を用いて
形成した。また、スペーサ柱形成には感光性の材料を用
いた方が工程が短くなり有効である。さらに、いわゆる
ポジ型感光性材料よりもネガ型感光性材料の方が工程中
のゴミの影響を受けにくいために望ましい。
【００８１】一般に、このようなスペーサ柱をアレイ基
板上に形成して配向膜１２１を塗布し、通常のラビング
法で配向処理をすると、柱の高さが高い場合や大きさが
大きい場合はラビング方向に対して川上側および川下側
に配向不良部が生じやすくなる。図１６はガラス基板上
に十分大きなＩＴＯ電極を作成し、その上にアクリル系
樹脂を主成分とする樹脂を用いてスペーサ柱を形成した
アレイ基板とガラス基板上に十分大きなＩＴＯ電極を作
成した対向基板とを本実施例と同様にセル化を行い、ア
レイ基板上のＩＴＯ電極と対向基板上のＩＴＯ電極間に
電圧を印加してスペーサ柱周辺の液晶の配向不良領域を
観察したものである。
【００８２】スペーサ柱を中心にして周囲２〜４μｍに
液晶の配向不良領域Ａ８２とラビング方向に対して川上
および川下側に５〜２０μｍに液晶の配向不良領域Ｂ８
５および８６が観測された。
【００８３】前記液晶の配向不良領域Ａ８２は液晶の配
向が乱れて光透過率特性がアレイ基板上のＩＴＯ電極と
対向基板上のＩＴＯ電極間の電圧に依らない制御不良と
なっているため黒表示の時でも光がほとんど透過してし
まう。また前記液晶の配向不良領域Ｂ８５およびＢ８６
はアレイ基板上のＩＴＯ電極と対向基板上のＩＴＯ電極
間の電圧と光透過率特性がスペーサ柱から十分離れた領
域（配向の良い領域）での光透過率特性とわずかに異な
っているもので、本発明者が評価した結果配向不良領域
Ｂ８５およびＢ８６の光透過率特性は配向の良い領域と
比較して約１０％以上変動していることが確認された。
【００８４】このような液晶の配向不良領域を生じさせ
るスペーサ柱８１を実際のアレイ基板の画素上に配置し
た場合、スペーサ周辺部に前記液晶の配向不良領域Ａ８
２が、ラビング方向に対してスペーサ柱の川上方向に前
記液晶の配向不良領域Ｂ８５が、また更にスペーサ周辺
部近くで充分な電圧が掛からない領域では前記液晶の配
向不良領域Ａ８２によって引き起こされる液晶の配向不
良領域Ｃ８４が生じる。前記液晶の配向不良領域Ｃ８４
は主にラビング方向に対してスペーサ柱の川下方向に発
生する。なぜならこの領域では配向する液晶が不均一で
あるためである。前記液晶の配向不良領域Ｃ８４は前記
液晶の配向不良領域Ａ８２と同様に光透過率特性がアレ
イ基板上のＩＴＯ電極と対向基板上のＩＴＯ電極間の電
圧に依らない制御不良となっている。
【００８５】本実施例の液晶パネルはこの配向不良領域
のうち、スペ−サ柱８１の周囲８２に液晶の配向不良領
域Ａが、ラビング方向に対してスペーサ柱の川上方向の
領域８５に液晶の配向不良領域Ｂが、ラビング方向に対
してスペーサ柱の川下方向である画素電極２０の端の領
域８３に液晶の配向不良領域Ｃが生じている。
【００８６】本実施例の場合はこれら液晶の配向不良領
域のうち配向不良領域Ａである領域８２と、配向不良領
域Ｃである領域８４とを遮光している。配向不良領域Ａ
とＣは光透過率特性が制御不良の領域であり常に白表示
となっているために遮光する必要があるが、配向不良領
域Ｂは光透過率特性が配向の良い領域より多少ずれてい
るだけであるため遮光しなくても良いがもちろん遮光し
た方が望ましいことは言うまでもない。全体の画素開口
面積に対して配向不良領域が十分小さくなるようにして
完全に遮光しなくてもほぼ目的は達成できる。しかし、
スペ−サ柱８１の周囲８２に液晶の配向不良領域Ａが生
じるためスペーサ柱８１は、遮光部に形成することが必
要である。
【００８７】図１２に示した例では、スペーサ柱８１
は、信号線１４に遮光されている部分のうちで、ＴＦＴ
のゲート１３の脇に設けられている。
【００８８】また、このようなスペーサ柱は、画素サイ
ズにもよるが、おおむね６〜９画素に１個程度配置すれ
ばよい。したがって、図１２においても、図中に１個の
みのスペーサ柱を示した。
【００８９】ここで、プロジェクタヘの応用を考えた場
合、直視用と異なり高視野角に対する要求は低いが、動
画像を表示するための高速応答性が要求される。一方、
高精細画素では画素ピッチが小さくなるために、スペー
サ柱により発生する配向不良領域に起因する開口率の低
下が生じやすい。したがって、△ｎ値の大きいＴＮ液晶
を用いてセル厚を薄くして高速応答を達成するとともに
従来と同じ表示品位を達成することが望ましい。そこ
で、この実施例ではスペーサ柱８１の高さを従来のＴＮ
液晶での５μｍよりも低い３．５μｍ程度とした。液晶
の△ｎ値としては、０．１４のものを用いた。これによ
り、プロジェクタでの動作温度範囲４０〜５０℃におい
て、透過率を１００％から９０％まで低下させる応答時
間として、１５ｍｓ以下の応答時間を達成した。これ
は、従来の構造による液晶表示素子の応答時間である５
０ｍｓと比較して大幅な改善である。また、スペーサ柱
８１の高さを低く設定できるということによって、スペ
ーサ柱８１を形成しやすくなるとともに、ラビング時に
スペーサ柱８１が折れる問題や配向不良が発生するとい
う問題も抑制することができるという利点も生ずる。
【００９０】このようなスペーサ柱は、図１ないし図１
１に例示したすべての液晶表示素子について設けること
ができる。そのスペーサ柱は、アレイ基板上の任意の位
置に設けることができる。しかし、スペーサ柱の周辺に
液晶分子の配向不良領域が生ずることを考慮すると、こ
のようなスペーサ柱８１は、アレイ基板上の信号配線部
や遮光層形成領域などの遮光部に設けることが望まし
い。
【００９１】さらに、図５にスペ−サ柱を形成した場合
は、画素電極２０の第１領域を対向基板２８の遮光部３
１で遮光すれば、より光の漏れ防止が図られる。また、
この図５の場合は、この対向基板２８の遮光部３１によ
り、スペ−サ柱により生じる液晶分子の配向不良領域は
遮光される効果もある。
【００９２】（実施形態８）次に、本発明による液晶表
示装置の実施形態８について説明する。
【００９３】図１４は、本発明による液晶表示装置の実
施形態８を表す概略平面図である。また、図１５は、図
１４におけるＡ−Ａ´−Ａ線で切断して矢印方向から眺
めた、概略断面図である。これらの図においては、図１
または図２と同一の部分には、同一の符号を付して、説
明を省略する。
【００９４】図１４に示した液晶表示装置８０では、ア
レイ基板上で画素ＴＦＴのゲート電極近傍に、セル間隔
を制御するためのスペーサ柱８１が形成されている。こ
のスペーサ柱８１は、画素電極２０を形成した後に、例
えば透明または不透明な有機材料で形成すればよい。本
実施例ではアクリル系樹脂を主成分とする樹脂を用いて
形成した。また、スペーサ柱形成には感光性の材料を用
いた方が工程が短くなり有効である。さらに、いわゆる
ポジ型感光性材料よりもネガ型感光性材料の方が工程中
のゴミの影響を受けにくいために望ましい。
【００９５】第６の変形例で述べた様に、液晶分子の配
向不良領域を小さくするためには、スペーサ柱８１の高
さを低くすることが望ましい。この液晶分子の配向不良
領域は、配向膜１２１のラビング不良部分と液晶分子の
配列を制御するに充分な電圧が掛からない部分との重な
った部分であるので、配向膜１２１のラビング不良部分
が小さくなれば必然的に小さくなる。スペーサ柱８１の
高さを低くすれば、配向膜１２１のラビング不良部分が
小さくなり、結果として液晶分子の配向不良領域が小さ
くなる。
【００９６】しかし、スペーサ柱８１の高さは容易には
変えることができないため、液晶分子の配向不良部領域
を大きくしないようにして最小限の遮光領域内に納めな
いと、開口率の低下を招いてしまう。そこで、図１４に
示したスペーサ柱８１は、通常のツイステッド・ネマチ
ック液晶の４５度ラビング配向方向の形状寸法が、他の
方向、例えば、その柱の対角方向よりも小さくなるよう
な形状を用いている。その理由は、上記の配向不良部の
発生メカニズムとしては、ラビング方向ではラビング布
の毛足が配向処理を行うのであるが、スペーサ柱部の配
向方向の川上または川下側はラビング処理が施されにく
い部分が生じてしまうためである。
【００９７】この配向処理が施されにくくて生じる配向
不良部の面積は、スペーサ柱のラビング配向方向の形状
寸法に依存する。このため、例えば図１４の柱を４５度
回転させて四角形の対角線方向に配向処理を行うと、図
１４の場合に比べて配向不良部の最大長さは、約ルート
２（２の平方根）倍となり、ほぼ配向処理方向のスペー
サ柱の形状寸法に比例する。そこで、スペーサ柱の平面
形状としては図１４の形状に限定されるものではなく、
他の任意の形状でもよいが、配向方向の形状寸法が最小
となるような形状で配置するようにすることで開口率低
下を抑えることができる。例えば、スペーサ柱の接着強
度を向上する目的で長方形形状で底面積を大きくする場
合でも長方形の短辺方向が配向方向となるようにすれば
よい。
【００９８】一方、アレイ基板上には、もともと遮光性
部材により遮光されており、また、その表面の凹凸の状
態などから、もともと配向処理が不十分となりやすい部
分がある。したがって、そのような、もともと配向処理
が不十分である部分の上流側にスペーサ柱８１を設けれ
ば、スペーサ柱８１を設けたことによって配向不良部を
増加させることにはならない。ただし、このような領域
は、遮光されていることが望ましい。このように、もと
もと配向処理が不十分となりやすく、かつ、遮光されて
いる部分としては、例えば、画素コンタクト部が挙げら
れる。すなわち、図２（ｂ）にも例示したように、画素
コンタクト部では、ＴＦＴのドレイン電極上のアレイ基
板の表面に深い凹部が形成されていて、配向処理が不十
分となりやすい。また、この画素コンタクト部は、ドレ
イン電極によって遮光されている。
【００９９】したがって、スペーサ柱８１により生ずる
配向不良部と、この画素コンタクト部とが重なるように
スペーサ柱を配置すると、新たに遮光層を形成する必要
がなくなる。このため、スペーサ柱８１を画素コンタク
ト部のある画素電極の第１領域２０１に隣接すなちわそ
の領域近傍の信号線上に配置するのが良い。
【０１００】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に説明する効果を奏する。
【０１０１】まず、本発明によれば、液晶表示装置の各
画素の高開口率化と高歩留化を同時に達成できる。すな
わち、本発明による液晶表示素子は、ＴＦＴと補助容量
を縦方向に形成し、ＴＦＴのドレイン部の画素電極との
コンタクト部を補助容量線と一行上の画素行の走査線と
の間で画素の上部に配置することで画素コンタクト部が
開口部に突出することなく、充分な補助容量が確保さ
れ、かつ、補助容量線と走査線とのスペースを大きくと
ることができる。このような構成によって高開口率の画
素を実現することができる。特に、本発明のこの構成は
画素の縦横比が３：１のような単板カラー表示用液晶表
示素子に有効である。
【０１０２】また、本発明によれば、画素ＴＦＴは信号
線の下に形成され、かつ、その信号線は画素ＴＦＴのゲ
ート電極付近を遮光するようにＴＦＴ上に幅広に形成さ
れている。このように、信号線によってＴＦＴの活性層
領域を遮光することによって、光照射によるＴＦＴのリ
ーク電流の増加を避けることができる。
【０１０３】さらに、本発明によれば、ＴＦＴのドレイ
ン領域は信号線方向に延長され、クランク状に展伸し、
画素の上部に位置するドレイン電極で終端している。こ
の長いドレイン領域は、ゲート絶縁膜と同一の絶縁膜を
介して、補助容量線との間で補助容量を形成している。
このように、ドレイン領域を縦長の画素の縦方向に展伸
させ、補助容量を形成することによって、充分に大きい
補助容量値が得られる。
【０１０４】また、本発明によれば、画素電極は層間絶
縁膜を介して補助容量線、信号線および走査線と平面的
に重ねられている。これは、開口率を大きくするために
非常に有効である。さらに、場合によっては、画素ＴＦ
Ｔを形成したアレイ基板上の配線が遮光層として機能す
るために、対向基板に遮光層を形成する必要が無くなる
という利点を有している。したがって、液晶セルを組み
立てる際に、合わせ精度の不足による開口率低下が生じ
ていたが、本発明によればそのような問題も生じなくな
る。
【０１０５】さらに、アレイ基板上に遮光層を形成した
液晶表示装置の光入射側にＨＯＥやマイクロレンズ等を
配置する場合は、アレイ基板上に形成された遮光材料で
囲まれた開口部に対して位置合わせをすればよく、光の
損失や色度の劣化も生じないという利点がある。さら
に、ＨＯＥやマイクロレンズを用いてカラーフィルタを
用いずにカラー表示を行う方式では、それらの焦点距離
との関係から、画素ピッチがますます小さくなり高精細
化するほど、対向基板厚を薄くする必要が生じる。
【０１０６】したがって、対向基板の機械的強度が充分
でなく、液晶セルを形成することや、そのような薄い対
向基板に対して従来のように遮光層パターニングを施す
ことが困難になる。しかし、本発明によれば、上記のよ
うに対向基板に遮光層を形成する必要がなくなる。した
がって、本発明によれば、ＨＯＥやマイクロレンズに対
向電極付きの薄い対向基板を張り合わせるか、または薄
い対向基板を張り合わせたのちに対向電極を形成して、
上記アレイ基板と張り合わせて液晶セルを形成すること
ができるようになるという利点も生じる。
【０１０７】更に、本発明の実施態様によれば、スペ−
サ柱により生じる液晶分子の配向不良領域を遮光部に形
成する為、表示不良が低減される。
【０１０８】また、本発明によれば、ホログラム光学素
子やマイクロレンズ等の光学素子を一体形成することも
容易である液晶表示装置を提供することができる。すな
わち、ｎ行の画素のドレイン電極と補助容量線は、ｎ行
の画素の上側に寄せて配置されている。このような配置
にすることにより、画素の開口部に従来のような突出し
た遮光部が形成されず、略長方形の均一な形状を有する
開口が得られる。したがって、ＨＯＥと組み合わせた場
合も、光スペクトル分布のＲ、Ｇ、Ｂ成分のみを効率良
く開口部に受けることができ、色純度も顕著に改善す
る。
【０１０９】すなわち、本発明によれば、開口率が高
く、高速応答が可能で、補助容量値も高く、高い歩留ま
りで製造することのできる液晶表示装置を提供すること
ができるようになり、産業上の効果は多大である。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の実施形態１の概略
平面図である。
【図２】（ａ）は図１のＡ−Ａ´−Ａ線に沿う断面図、
（ｂ）はＢ−Ｂ´−Ｂ線に沿う断面図である。
【図３】実施形態１の液晶表示装置の平面図である。
【図４】本発明による実施形態２を表す概略平面図であ
る。
【図５】図４のＡ−Ａ´−Ａ線で切断して矢印方向から
眺めた断面図である。
【図６】本発明による実施形態３を表す概略平面図であ
る。
【図７】図６のＡ−Ａ´−Ａ線で切断して矢印方向から
眺めた断面図である。
【図８】本発明による液晶表示装置の実施形態４を表す
概略断面図である。
【図９】本発明による液晶表示装置の実施形態４を表す
平面図である。
【図１０】本発明による液晶表示装置の実施形態５を表
す概略断面図である。
【図１１】本発明による液晶表示装置の実施形態６を表
す概略断面図である。
【図１２】本発明による液晶表示装置の実施形態７を表
す概略平面図である。
【図１３】図１２におけるＡ−Ａ´−Ａ線で切断して矢
印方向から眺めた、概略断面図である。
【図１４】本発明による液晶表示装置の実施形態８を表
す概略平面図である。
【図１５】図１４におけるＡ−Ａ´−Ａ線で切断して矢
印方向から眺めた、概略断面図である。
【図１６】スペーサ柱による液晶の配向不良領域を調べ
た略図である。
【図１７】ＨＯＥを用いた液晶表示装置の動作原理を表
した概略斜視図である。
【図１８】画素の縦横比が概ね１：１であるような、従
来の液晶表示装置のアレイ基板の一例を示す平面図であ
る。
【符号の説明】
１０、３０、４０、５０、６０、７０、８０ 液晶表示
装置 １１ ガラス基板 １２ アレイ基板 １３ ゲート １４ 信号線 １５ ポリシリコンＴＦＴ １６ ソース・コンタクト １７ 走査線 １８ 補助容量線 １８Ａ 補助容量部 １９ ドレイン・コンタクト ２０、２０ａ 画素電極 ２２ 液晶 ２３ ゲート絶縁膜 ２４ 第１層間絶縁膜 ２５ 第２層間絶縁膜 ２６ 第３層間絶縁膜 ２８、２８ａ 対向基板 ２９ 対向電極 ３１ 対向基板遮光部 ４１、５１、６１、７１ 遮光層 ４２、６２、７２、７３ コンタクトホール部 ５２ シール剤 ５３ 駆動回路部 ８１ スペーサ柱 ８２ 液晶の配向不良領域Ａ ８３ ラビング方向 ８４ 液晶の配向不良領域Ｃ ８５ 液晶の配向不良領域Ｂ( ラビング方向の川上側) ８６ 液晶の配向不良領域Ｂ( ラビング方向の川下側) １０２ ホログラム光学素子 １０３ 白色平行光 １０４ 液晶表示装置 １０５ アレイ基板 １０６ 対向基板 １０７ Ｒ用開口 １０８ Ｇ用開口 １０９ Ｂ用開口 １１０、１１５ Ｒ光 １１１、１１６ Ｇ光 １１２、１１７ Ｂ光 １３０Ａ、１３０Ｂ ゲート部 １３１ ポリシリコン層 １３２ 補助容量部 １３３ ソースコンタクト １３４ 信号線 １３５ 補助容量線 １３７Ａ、１３７Ｂ 画素電極 １３９Ａ、１３９Ｂ 走査線 １４０Ａ、１４０Ｂ 画素電極コンタクト １５０ 半導体領域 ２０１、２０２ 画素電極領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１２Ｃ

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 アレイ基板と、前記アレイ基板に対向し
    て設けられた対向電極を有する対向基板と、前記アレイ
    基板と前記対向基板との間に封入された液晶と、前記ア
    レイ基板上に設けられ複数の平行導電線で形成された走
    査線と、これらの走査線に交差して絶縁物を介して設け
    られた複数の平行導電線で形成された信号線と、 前記走査線と信号線との各交差部にマトリックス状に設
    けられた薄膜トランジスタからなるスイッチング素子
    と、 前記走査線と信号線とが囲む領域にマトリックス状に設
    けられ前記スイッチング素子に接続された画素電極と、
    前記走査線間に平行に配置された補助容量線とからなる
    液晶表示装置において、 前記補助容量線は前記画素電極を第１領域と第２領域と
    に２分しており、かつ前記信号線に重なるように沿って
    延在する補助容量部を形成しており、 前記薄膜トランジスタは半導体領域を有し、この半導体
    領域は前記走査線と信号線との前記交差部、交差部近傍
    および補助容量部に重なって延在し、延在端が前記画素
    電極の第１領域に重なっており、前記交差部でチャンネ
    ル部を形成し、このチャンネル部近傍で前記信号線とソ
    −ス・ドレイン電極の一方のコンタクト部を形成し、前
    記延在端で前記第１領域と前記ソ−ス・ドレイン電極の
    他方のコンタクト部を形成していることを特徴とする液
    晶表示装置。
  2. 【請求項２】 前記画素電極は前記信号線の延在方向に
    細長い形状を有し、前記補助容量線が前記画素電極を前
    記延在方向に２分しており、前記画素電極の第１領域が
    第２領域よりも小さく形成されてなる請求項１記載の液
    晶表示装置。
  3. 【請求項３】 前記画素電極の第１領域と第２領域との
    うち、前記第１領域が前記画素電極のスイッチング素子
    のチャンネル部よりも離れた側にある請求項２記載の液
    晶表示装置。
  4. 【請求項４】 前記走査線、前記補助容量線および前記
    補助容量部が同一パ−タ−ン金属膜で形成され、前記半
    導体領域、前記同一パ−タ−ン金属膜、前記信号線およ
    び前記画素電極が絶縁膜を介して順次積層されてなる請
    求項１記載の液晶表示装置。
  5. 【請求項５】 前記走査線、前記信号線および前記補助
    容量線のすくなくとも１つが遮光材料で形成され画素電
    極の周縁部と重なっている請求項１記載の液晶表示装
    置。
  6. 【請求項６】 前記画素電極は、遮光材料からなる遮光
    層が積層されてなることを特徴とする、請求項５記載の
    液晶表示装置。
  7. 【請求項７】 前記遮光層は、前記画素電極が構成され
    た絶縁膜とは別の絶縁膜上に形成され、コンタクトホー
    ルを介して、前記スイッチング素子の前記ソ−ス・ドレ
    イン電極の一方および前記画素電極にそれぞれ電気的に
    接続されていることを特徴とする請求項６記載の液晶表
    示装置。
  8. 【請求項８】 表示領域を囲む前記基板上の周縁の額縁
    部には、遮光材料からなる他の遮光層が形成されている
    ことを特徴とする請求項６に記載の液晶表示装置。
  9. 【請求項９】 前記基板上の前記額縁部に形成された遮
    光層は、導電性の材料により構成され、一定電位に接続
    されていることを特徴とする請求項８記載の液晶表示装
    置。
  10. 【請求項１０】 前記基板上の前記額縁部に形成された
    前記遮光層により形成される遮光部には、前記信号線又
    は前記走査線のうちの少なくともいずれかを駆動するた
    めの駆動回路の少なくとも一部が絶縁膜を介して平面的
    に重なるように配置されていることを特徴とする請求項
    ８に記載の液晶表示装置。
  11. 【請求項１１】 アレイ基板と、前記アレイ基板に対向
    して設けられた対向電極を有する対向基板と、前記アレ
    イ基板と前記対向基板との間に封入された液晶と、前記
    アレイ基板上に設けられ複数の平行導電線で形成された
    走査線と、これらの走査線に交差して絶縁物を介して設
    けられた複数の平行導電線で形成された信号線と、 前記走査線と信号線との各交差部にマトリックス状に設
    けられた薄膜トランジスタからなるスイッチング素子
    と、 前記走査線と信号線とが囲む領域にマトリックス状に設
    けられ前記スイッチング素子に接続された画素電極と、
    前記走査線間に平行に配置された補助容量線と、前記ア
    レイ基板と前記対向基板との間の間隙を保持するために
    前記アレイ基板側に設けられたスペ−サと、前記アレイ
    基板側と前記対向基板側の前記液晶に接触する面に設け
    られラビング処理された配向膜とからなる液晶表示装置
    において、 前記補助容量線は前記画素電極を第１領域と第２領域と
    に２分し、かつ前記信号線に重なるように沿って延在す
    る補助容量部を形成しており、 前記薄膜トランジスタは半導体領域を有し、この半導体
    領域は前記走査線と信号線との前記交差部、交差部近傍
    および補助容量部に重なって延在し、延在端が前記画素
    電極の第１領域に重なっており、前記交差部でチャンネ
    ル部を形成し、このチャンネル部近傍で前記信号線とソ
    −ス・ドレイン電極の一方のコンタクト部を形成し、前
    記延在端で前記第１領域と前記ソ−ス・ドレイン電極の
    他方のコンタクト部を形成し、 前記スペ−サは柱状に形成され、基板面方向の断面が前
    記ラビング処理方向に細長い形状を有して、前記画素電
    極の第１領域近傍の前記信号線上の領域に配置されてな
    ることを特徴とする液晶表示装置。
  12. 【請求項１２】 前記画素電極の第１領域に対向する対
    向基板の領域に遮光層が形成されていることを特徴とす
    る請求項１１記載の液晶表示装置。
  13. 【請求項１３】 前記アレイ基板と前記対向基板との間
    の間隔を制御するスペーサ柱の配向方向の形状寸法は他
    の方向の形状寸法よりも略短いことを特徴とする請求項
    １１記載の液晶表示装置。
  14. 【請求項１４】 前記スペーサ柱により生じる液晶分子
    の配向不良領域は、前記アレイ基板上の遮光性部材によ
    り遮光されていることを特徴とする、請求項１１記載の
    液晶表示装置。
  15. 【請求項１５】 前記スペーサ柱により生じる液晶分子
    の配向不良領域は、前記対向基板上の遮光層により遮光
    されていることを特徴とする、請求項１２記載の液晶表
    示装置。
JP22980797A 1996-09-25 1997-08-26 液晶表示装置 Expired - Fee Related JP3992797B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22980797A JP3992797B2 (ja) 1996-09-25 1997-08-26 液晶表示装置
TW086113699A TW400451B (en) 1996-09-25 1997-09-20 Liquid crystal display device
US08/936,818 US5986723A (en) 1996-09-25 1997-09-24 Liquid crystal display with TFT channel at gate source crossing and capacitor dividing pixel
KR1019970049839A KR100250852B1 (ko) 1996-09-25 1997-09-25 액정표시장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-253080 1996-09-25
JP25308096 1996-09-25
JP22980797A JP3992797B2 (ja) 1996-09-25 1997-08-26 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH10153799A true JPH10153799A (ja) 1998-06-09
JP3992797B2 JP3992797B2 (ja) 2007-10-17

Family

ID=26529009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22980797A Expired - Fee Related JP3992797B2 (ja) 1996-09-25 1997-08-26 液晶表示装置

Country Status (4)

Country Link
US (1) US5986723A (ja)
JP (1) JP3992797B2 (ja)
KR (1) KR100250852B1 (ja)
TW (1) TW400451B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000227598A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
KR100303069B1 (ko) * 1999-06-03 2001-10-29 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR20020037680A (ko) * 2000-11-15 2002-05-22 가시오 가즈오 액티브매트릭스형 액정표시장치
KR100357215B1 (ko) * 1999-06-21 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
KR100356990B1 (ko) * 1999-05-28 2002-10-18 엘지.필립스 엘시디 주식회사 고개구율을 갖는 액정표시장치
US6559904B1 (en) 2000-11-01 2003-05-06 Lg Philips Lcd Co, Ltd. Liquid crystal display with high aperture ratio
JP2003186049A (ja) * 2002-10-17 2003-07-03 Seiko Epson Corp 液晶装置及び電子機器
KR100393044B1 (ko) * 2000-11-14 2003-07-31 삼성에스디아이 주식회사 배선 전극 단선 방지용 보상 전극 패턴을 채용한 터치 패널
US7167217B2 (en) 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100679975B1 (ko) 2003-03-07 2007-02-08 가시오게산키 가부시키가이샤 액정표시장치
JP2007047829A (ja) * 1998-11-26 2007-02-22 Seiko Epson Corp 電気光学装置及び電子機器
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
JP2008209732A (ja) * 2007-02-27 2008-09-11 Sharp Corp 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置
JP2013140367A (ja) * 2013-01-16 2013-07-18 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2013164604A (ja) * 2000-08-14 2013-08-22 Semiconductor Energy Lab Co Ltd 表示装置
JP2013191864A (ja) * 1999-07-22 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2016184173A (ja) * 2005-10-14 2016-10-20 株式会社半導体エネルギー研究所 表示装置
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3729952B2 (ja) 1996-11-06 2005-12-21 株式会社半導体エネルギー研究所 反射型表示装置の作製方法
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3739523B2 (ja) * 1997-04-16 2006-01-25 富士写真フイルム株式会社 反射型２次元マトリクス空間光変調素子
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
DE69829458T2 (de) * 1997-08-21 2005-09-29 Seiko Epson Corp. Anzeigevorrichtung mit aktiver matrix
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
TW565733B (en) * 1998-03-18 2003-12-11 Hitachi Ltd Liquid crystal display device
KR100529574B1 (ko) * 1998-07-23 2006-03-14 삼성전자주식회사 평면 구동 방식의 액정 표시 장치 및 그 제조방법
JP2000075280A (ja) * 1998-08-28 2000-03-14 Sony Corp 液晶表示装置
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
US6506635B1 (en) * 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
KR100623977B1 (ko) * 1999-07-08 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3544489B2 (ja) * 1999-04-20 2004-07-21 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001051293A (ja) * 1999-07-29 2001-02-23 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、液晶表示パネル、薄膜トランジスタの製造方法
JP3796072B2 (ja) * 1999-08-04 2006-07-12 シャープ株式会社 透過型液晶表示装置
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
TWI222047B (en) * 2000-04-21 2004-10-11 Seiko Epson Corp Electro-optical device
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
KR100491143B1 (ko) * 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
JP4035094B2 (ja) * 2002-07-31 2008-01-16 エルジー．フィリップス エルシーデー カンパニー，リミテッド 反射透過型液晶表示装置及びその製造方法
JP4063082B2 (ja) * 2003-01-10 2008-03-19 日本電気株式会社 フレキシブル電子デバイスとその製造方法
US7482208B2 (en) * 2003-09-18 2009-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel and method of manufacturing the same
JP4207768B2 (ja) * 2003-12-16 2009-01-14 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP4088619B2 (ja) * 2004-01-28 2008-05-21 シャープ株式会社 アクティブマトリクス基板及び表示装置
CN100451784C (zh) * 2004-01-29 2009-01-14 夏普株式会社 显示装置
JP4276965B2 (ja) * 2004-02-04 2009-06-10 シャープ株式会社 表示装置
JP4361844B2 (ja) * 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
KR101295943B1 (ko) 2006-06-09 2013-08-13 애플 인크. 터치 스크린 액정 디스플레이
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
CN200955979Y (zh) * 2006-09-15 2007-10-03 深圳迈瑞生物医疗电子股份有限公司 光栅光度计
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
KR101540072B1 (ko) * 2007-10-16 2015-07-28 삼성디스플레이 주식회사 액정표시장치
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8804056B2 (en) * 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
US20130293809A1 (en) * 2011-01-18 2013-11-07 Sharp Kabushiki Kaisha Array substrate for liquid crystal panel, and liquid crystal panel
CN104813386B (zh) * 2012-11-30 2017-05-31 夏普株式会社 Tft基板
US10754216B2 (en) 2015-05-26 2020-08-25 Boe Technology Group Co., Ltd. Array substrate and driving method thereof, liquid crystal display panel, and liquid crystal display device
JP6587668B2 (ja) * 2017-11-08 2019-10-09 シャープ株式会社 表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968119A (en) * 1989-01-10 1990-11-06 David Sarnoff Research Center, Inc. High-density liquid-crystal active dot-matrix display structure
US5483366A (en) * 1994-07-20 1996-01-09 David Sarnoff Research Center Inc LCD with hige capacitance pixel having an ITO active region/poly SI pixel region electrical connection and having poly SI selection line extensions along pixel edges
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047829A (ja) * 1998-11-26 2007-02-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2000227598A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 液晶表示装置
US9910334B2 (en) 1999-02-23 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
EP2284605A3 (en) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
KR100356990B1 (ko) * 1999-05-28 2002-10-18 엘지.필립스 엘시디 주식회사 고개구율을 갖는 액정표시장치
KR100303069B1 (ko) * 1999-06-03 2001-10-29 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR100357215B1 (ko) * 1999-06-21 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP2013191864A (ja) * 1999-07-22 2013-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013164604A (ja) * 2000-08-14 2013-08-22 Semiconductor Energy Lab Co Ltd 表示装置
US6559904B1 (en) 2000-11-01 2003-05-06 Lg Philips Lcd Co, Ltd. Liquid crystal display with high aperture ratio
KR100393044B1 (ko) * 2000-11-14 2003-07-31 삼성에스디아이 주식회사 배선 전극 단선 방지용 보상 전극 패턴을 채용한 터치 패널
KR20020037680A (ko) * 2000-11-15 2002-05-22 가시오 가즈오 액티브매트릭스형 액정표시장치
KR100761604B1 (ko) * 2001-07-31 2007-09-27 가부시끼가이샤 어드번스트 디스플레이 표시장치의 단선 수복방법
US7167217B2 (en) 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2003186049A (ja) * 2002-10-17 2003-07-03 Seiko Epson Corp 液晶装置及び電子機器
KR100679975B1 (ko) 2003-03-07 2007-02-08 가시오게산키 가부시키가이샤 액정표시장치
JP2016184173A (ja) * 2005-10-14 2016-10-20 株式会社半導体エネルギー研究所 表示装置
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
JP2019082721A (ja) * 2005-10-14 2019-05-30 株式会社半導体エネルギー研究所 表示装置
JP2019204091A (ja) * 2005-10-14 2019-11-28 株式会社半導体エネルギー研究所 表示装置
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2008209732A (ja) * 2007-02-27 2008-09-11 Sharp Corp 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置
JP2013140367A (ja) * 2013-01-16 2013-07-18 Semiconductor Energy Lab Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US5986723A (en) 1999-11-16
JP3992797B2 (ja) 2007-10-17
KR19980025128A (ko) 1998-07-06
KR100250852B1 (ko) 2000-05-01
TW400451B (en) 2000-08-01

Similar Documents

Publication Publication Date Title
JP3992797B2 (ja) 液晶表示装置
JP3684578B2 (ja) 液晶装置および電子機器
JP3918412B2 (ja) 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US7176989B2 (en) LCD with relay layer connecting pixel electrode with storage capacitor that also covers the storage capacitor
JP3424234B2 (ja) 電気光学装置及びその製造方法
US6836302B2 (en) Active matrix substrate, electro-optical device and electronic equipment
JP4092851B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP2004004722A (ja) 電気光学装置及び電子機器
JP3687399B2 (ja) 電気光学装置及びその製造方法
JP2001337334A (ja) 液晶表示装置の製造方法
JPH11218781A (ja) 液晶装置及びその製造方法並びに電子機器
JPH1048663A (ja) 液晶表示装置
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
JP4019600B2 (ja) 電気光学装置及びプロジェクタ
JP3633250B2 (ja) 液晶装置、及びその製造方法
JP2000162634A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3783500B2 (ja) 電気光学装置及び投射型表示装置
JP4371089B2 (ja) 液晶装置およびそれを用いた表示装置
JP2001265255A6 (ja) 電気光学装置及びその製造方法
JP4206595B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JPH10253989A (ja) 表示装置
JP2001033820A (ja) 電気光学装置とその製造方法および投射型表示装置
JP3769970B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP4096546B2 (ja) 電気光学装置及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040812

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees