JP2008209732A - 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 - Google Patents
薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 Download PDFInfo
- Publication number
- JP2008209732A JP2008209732A JP2007047162A JP2007047162A JP2008209732A JP 2008209732 A JP2008209732 A JP 2008209732A JP 2007047162 A JP2007047162 A JP 2007047162A JP 2007047162 A JP2007047162 A JP 2007047162A JP 2008209732 A JP2008209732 A JP 2008209732A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- auxiliary capacitance
- array substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】TFTアレイ基板において、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させる。
【解決手段】TFTアレイ基板は、透明基板50と、その上に配置されたゲート配線1およびCs共通配線12と、半導体層3を介してゲート電極4aの上側にそれぞれ一部が重なるようにそれぞれ別個に配置されたソース電極4bおよびドレイン電極4cと、これらを覆う上部絶縁膜6と、ゲート配線1と交差する方向に配置されたソース配線8と、Cs共通配線12に重なっているCs線10と、Cs線10に電気的に接続された透明な画素電極11と、ドレイン電極4cとCs線10との間を電気的に接続するドレイン−補助容量線配線10aとを備える。ドレイン−補助容量線配線10aの一部が上部絶縁膜6を介してソース配線8に重なっている。
【選択図】図1
【解決手段】TFTアレイ基板は、透明基板50と、その上に配置されたゲート配線1およびCs共通配線12と、半導体層3を介してゲート電極4aの上側にそれぞれ一部が重なるようにそれぞれ別個に配置されたソース電極4bおよびドレイン電極4cと、これらを覆う上部絶縁膜6と、ゲート配線1と交差する方向に配置されたソース配線8と、Cs共通配線12に重なっているCs線10と、Cs線10に電気的に接続された透明な画素電極11と、ドレイン電極4cとCs線10との間を電気的に接続するドレイン−補助容量線配線10aとを備える。ドレイン−補助容量線配線10aの一部が上部絶縁膜6を介してソース配線8に重なっている。
【選択図】図1
Description
本発明は、薄膜トランジスタアレイ基板およびその製造方法、さらに液晶表示装置に関するものである。
TFT(Thin Film Transistor)型液晶表示装置は、薄膜トランジスタアレイ基板(以下「TFTアレイ基板」ともいう。)とカラーフィルタ基板(以下「CF基板」ともいう。)との間に液晶が封入された構造となっている。TFT型液晶表示装置は、TFTアレイ基板側の各画素領域の画素電極とCF基板側の共通電極との間に印加される電界強度を制御することにより、各画素領域における液晶の配向状態を変えることによって光の透過率を変化させて画像を表示している。
図16〜図19を参照して、従来技術に基づく一般的なTFTアレイ基板について説明する。図17〜図19は、それぞれ図16におけるXVII−XVII線、XVIII−XVIII線、XIX−XIX線に関する矢視断面図である。このTFTアレイ基板は、図16に示すように格子状に配置されたゲート配線1およびソース配線8を備えている。ゲート配線1とソース配線8とに囲まれることによって各画素領域が区画されている。各画素領域ごとに画素電極11が形成されている。各画素電極を個別かつ選択的に制御するためにゲート配線1とソース配線8との交差部近傍には薄膜トランジスタ(以下「TFT」ともいう。)4が設けられている。
図16、図17に示すように、TFT4は、アモルファスシリコン(a−Si)からなる半導体層3を備えている。さらに、ゲート配線1、ソース配線8にそれぞれ電気的に接続されたゲート電極4a、ソース電極4bを備えている。さらに、画素電極11に電気的に接続されたドレイン電極4cを備えている。
さらに、図16、図18に示すように、各画素領域を横切るように補助容量共通配線12(以下「Cs共通配線」ともいう。)が配置されており、補助容量線10(以下「Cs線」ともいう。)が補助容量共通配線12との間でドレイン電圧保持用の補助容量を形成するように配置されている。ドレイン電極4cはドレイン−補助容量線配線10aを介して補助容量線10と電気的に接続されている。補助容量線10、ドレイン−補助容量線配線10aおよびドレイン電極4cはソース配線8と同一の層で連続的に形成されている。ドレイン−補助容量線配線10aはソース配線8から離れるように配置されている。
上述のような構成の従来のTFTアレイ基板では、画素電極11が形成された領域が表示領域として液晶表示に利用される。その他の領域、すなわちTFT4が形成された領域並びにゲート配線1、ソース配線8、Cs線10、およびドレイン−補助容量線配線10a上の領域は、液晶の配向状態によらず遮光領域となるため非表示領域として扱われる。
一方、CF基板(図示せず)においては、遮光膜によって各画素領域が区画されている。この遮光膜が配置されている部分を「BM部」という。各画素領域はR(赤),G(緑),B(青)の3色のいずれかのカラーフィルタ層(以下「CF層」ともいう。)を備えている。さらに、液晶に電界を印加するための共通電極が形成されている。
TFTアレイ基板とCF基板とを貼り合わせることによって、CF基板側のBM部も遮光領域、すなわち非表示領域となってしまうため、両基板の貼合せ精度の公差分もマージンとして非表示領域となってしまう。したがって、TFT型液晶表示装置の全表示画面に対する表示領域の割合、すなわち「開口率」を向上させるためには、上記各種配線による遮光領域の面積(以下「遮光面積」という。)を低減し、さらにCF基板との貼合せ精度を向上させる必要がある。
まず、遮光面積を低減するための第1の対策としては、上記各種配線を透明導電性材料で形成することが考えられる。しかし、透明導電性材料は一般的に用いられる金属配線材料に比べて抵抗値が高いため、各種配線における抵抗値が増大し、そのため制御信号に遅延が生じてしまい、画面表示性能を低下させてしまう。
遮光面積を低減するための第2の対策としては、上記各種配線の材料はそのままで幅を細くすることも考えられる。しかし、遮光面積を低減するために各種配線幅を一定以上に細くした場合、そのこと自体によって各種配線の抵抗値が増大してしまう。
それ以外の対策としては、たとえば特開平8−69009号公報(特許文献1)では、ソース配線およびゲート配線をそれぞれ不透明配線と透明配線との2層構造により構成し、開口率に影響を及ぼす不透明配線をできるだけ細くし、その抵抗増加分を並列に配線された透明配線で補うという技術が開示されている。
次に、TFTアレイ基板とCF基板との貼合せ精度を向上させる方法としては、CF層やBM部をTFTアレイ基板上に一体形成する(CF on Array)構造が提案されている。TFTアレイ基板上にこれらを一体形成すれば貼合せによるずれは起こり得ないからである。たとえば特開平4−253028号公報(特許文献2)では、TFTアレイ基板上にTFT素子および各種配線を形成した後、染色可能な樹脂絶縁膜を成膜し、TFT素子および配線部の上部は黒色に、それ以外の画素部はそれぞれR,G,Bのカラーフィルタ各色に着色するというアクティブマトリクス型液晶表示装置の製造方法が開示されている。この製造方法によればTFTアレイ基板上にCF層およびBM部も含めて一体形成されるため、TFTアレイ基板とCF基板との貼合せ精度の影響は排除される。
特開平8−69009号公報
特開平4−253028号公報
しかしながら、特許文献1に記載の方法では、透明配線の配線幅が非常に広くなるため隣接する透明配線同士の間隔が狭くなってしまい、ソース配線とゲート配線との間、あるいは、ソース配線とドレイン電極やドレイン−補助容量線配線との間でのクロストークが発生しやすくなってしまい、表示品位が低下してしまうという問題点がある。
また、特許文献2に記載のアクティブマトリクス型液晶表示装置では、TFTアレイ基板とCF基板との貼合せ精度による影響は排除することができるが、TFT素子および配線部の面積には変化がないため遮光面積に変化はなく、開口率の向上は貼合せマージンの分だけである。
さらに開口率を向上するために、ドレイン電極と補助容量線との間を電気的に接続するドレイン−補助容量線配線を、ソース配線またはゲート配線に平行に、ゲート電極の隣りに並ぶように形成することも考えられる。しかし、この技術を適用したとしても僅かに遮光面積を低減することができるもののソース配線とドレイン−補助容量線配線との間のリークやクロストークの危険性が増大してしまう。
そこで、本発明は、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させることのできる薄膜トランジスタアレイ基板(TFTアレイ基板)およびその製造方法を提供することを目的とする。さらに液晶表示装置を提供することをも目的とする。
上記目的を達成するため、本発明に基づく薄膜トランジスタアレイ基板は、透明基板と、上記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、上記透明基板上に上記ゲート配線とは別個に配置された補助容量共通配線と、少なくとも上記ゲート配線を覆う下部絶縁膜と、この下部絶縁膜を介して上記ゲート電極の上方を覆う半導体層と、上記半導体層を介して上記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ上記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆う上部絶縁膜と、上記上部絶縁膜の上側において上記ゲート配線と交差する方向に配置され、上記ソース電極に接続されたソース配線と、上記補助容量共通配線より上側にあり、上記補助容量共通配線から電気的に絶縁された状態で上記補助容量共通配線に重なっている補助容量線と、上記補助容量線に電気的に接続された透明な画素電極と、上記ドレイン電極と上記補助容量線との間を電気的に接続するドレイン−補助容量線配線とを備え、上記ドレイン−補助容量線配線の少なくとも一部が上記上部絶縁膜を介して上記ソース配線に重なっている。
本発明に基づく薄膜トランジスタアレイ基板の製造方法は、透明基板上に、ゲート電極が分岐して延在するゲート配線と上記ゲート配線とは別個に延在する補助容量共通配線とをそれぞれパターン形成する工程と、少なくとも上記ゲート配線を覆うように下部絶縁膜を形成する工程と、上記下部絶縁膜上のうち上記ゲート電極の上方を覆う位置に半導体層をパターン形成する工程と、上記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ上記ゲート配線とは交差しないソース電極およびドレイン電極を上記半導体層上にそれぞれ別個に形成すると同時に、上記補助容量共通配線の上側に重なる補助容量線を形成し、さらに上記補助容量線と上記ドレイン電極との間を電気的に接続するドレイン−補助容量線配線も同時に形成する工程と、上記ゲート配線および上記ドレイン−補助容量線配線の上側を覆い、かつソース配線の形成予定領域を覆うように、上部絶縁膜をパターン形成する工程と、上記上部絶縁膜上に上記ドレイン−補助容量線配線の少なくとも一部に重なるように、なおかつ、上記ソース電極に電気的に接続されるように、ソース配線をパターン形成する工程と、上記ソース配線の上を覆うようにオーバーコート膜を形成する工程と、上記オーバーコート膜の上に上記補助容量線に電気的に接続されるように透明な画素電極をパターン形成する工程とを含む。
本発明によれば、ドレイン−補助容量線配線の少なくとも一部が上部絶縁膜を介してソース配線に重なっているので、従来のTFTアレイ基板に比べて遮光面積を小さくすることができる。したがって、開口率を大きくすることが可能となる。
(実施の形態1)
(構成)
図1〜図4を参照して、本発明に基づく実施の形態1におけるTFTアレイ基板について説明する。このTFTアレイ基板の1つの画素領域に注目した部分平面図を図1に示す。図1におけるII−II線、III−III線、IV−IV線に関する矢視断面図を図2、図3、図4にそれぞれ示す。
(構成)
図1〜図4を参照して、本発明に基づく実施の形態1におけるTFTアレイ基板について説明する。このTFTアレイ基板の1つの画素領域に注目した部分平面図を図1に示す。図1におけるII−II線、III−III線、IV−IV線に関する矢視断面図を図2、図3、図4にそれぞれ示す。
このTFTアレイ基板101は、透明基板50と、透明基板50上に配置され、ゲート電極4aが分岐して延在するゲート配線1と、透明基板50上にゲート配線1とは別個に配置された補助容量共通配線12と、少なくともゲート配線1を覆う下部絶縁膜2と、下部絶縁膜2を介してゲート電極4aの上方を覆う半導体層3と、半導体層3を介してゲート電極4aの上側にそれぞれ少なくとも一部が重なりかつゲート配線1とは交差しないようにそれぞれ別個に配置されたソース電極4bおよびドレイン電極4cと、ソース電極4bおよびドレイン電極4cを覆う上部絶縁膜6と、上部絶縁膜6の上側においてゲート配線1と交差する方向に配置され、ソース電極4bに接続されたソース配線8と、補助容量共通配線12より上側にあり、補助容量共通配線12から電気的に絶縁された状態で補助容量共通配線12に重なっている補助容量線10と、補助容量線10に電気的に接続された透明な画素電極11と、ドレイン電極4cと補助容量線10との間を電気的に接続するドレイン−補助容量線配線10aとを備える。さらに、ドレイン−補助容量線配線10aの少なくとも一部が上部絶縁膜6を介してソース配線8に重なっている。
上では「少なくともゲート配線1を覆う下部絶縁膜2」と述べたが、本実施の形態の構成では下部絶縁膜2はゲート配線1だけでなく補助容量共通配線12も覆っている。ゲート電極4aはゲート配線1から分岐して延在するものであるので、図2に示すように、ゲート電極4aも下部絶縁膜2に覆われている。半導体膜3、ソース電極4b、ドレイン電極4cは下部絶縁膜2の上側に接するように配置されている。ソース電極4bおよびドレイン電極4cを覆うように保護膜5が設けられており、上部絶縁膜6は保護膜5の上側からソース電極4bおよびドレイン電極4cを覆うように配置されている。他の部分においては上部絶縁膜6は開口部となっている。ソース配線8はコンタクトホール7を介してソース電極4bに接続されている。ソース配線8および上部絶縁膜6を上側から覆うようにオーバーコート膜9が形成されている。上部絶縁膜6がない領域すなわち上部絶縁膜6の開口部においては、オーバーコート膜9は保護膜5を覆っている。したがって、オーバーコート膜9の上面は上部絶縁膜6の有無に起因して凹凸を有する。画素電極11はオーバーコート膜9の凹凸をなぞるようにオーバーコート膜9の上側に形成されている。
(作用・効果)
本実施の形態におけるTFTアレイ基板では、ドレイン−補助容量線配線10aの少なくとも一部が上部絶縁膜6を介してソース配線8に重なっているので、従来のTFTアレイ基板に比べて遮光面積を小さくすることができる。したがって、開口率を大きくすることが可能となる。
本実施の形態におけるTFTアレイ基板では、ドレイン−補助容量線配線10aの少なくとも一部が上部絶縁膜6を介してソース配線8に重なっているので、従来のTFTアレイ基板に比べて遮光面積を小さくすることができる。したがって、開口率を大きくすることが可能となる。
また、従来のTFTアレイ基板においては、カラーフィルタに関する不良として混色、白抜けなどがあり、これらの不良に対してはレーザ照射などによる修正プロセスを施していた。その際にレーザ照射によってTFT素子が破壊されてしまうおそれがあった。しかし、本実施の形態におけるTFTアレイ基板を用いた液晶表示装置は、CF層の投影領域内に補助容量線10および補助容量共通配線12以外の配線層が存在しない構造となるので、修正プロセスにおいてCF層に向けてレーザ照射を行なう際に配線層にレーザ光線が不所望に当たってしまう事態を避けやすくなる。したがって、TFT素子を誤って破壊してしまう危険性が大きく低減されるため、歩留まりの向上が期待できる。
なお、上部絶縁膜6は感光性樹脂膜であることが好ましい。上部絶縁膜6を感光性樹脂膜とすれば、光照射によってパターニングを行なうことが可能であるので、パターニング工程を短縮することができるからである。
さらに、上部絶縁膜6が遮光性を有することが好ましい。上部絶縁膜6が遮光性を有すれば、上部絶縁膜6がBM部の遮光膜を兼ねることができるので、異なる膜の重ね合わせの回数が減り、貼合せ精度の影響を排除することができるからである。
(製造方法)
本実施の形態におけるTFTアレイ基板の製造方法について説明する。この製造方法では、まず、図5に示すように、透明基板50上に、ゲート電極4aが分岐して延在するゲート配線1とゲート電極4aとは別個に延在する補助容量共通配線12とをそれぞれパターン形成する工程を行なう。これは透明基板50としてのガラス基板の上にスパッタ法などによってアルミニウムなどの金属膜を成膜して、フォトリソグラフィを行なうことによって行なうことができる。
本実施の形態におけるTFTアレイ基板の製造方法について説明する。この製造方法では、まず、図5に示すように、透明基板50上に、ゲート電極4aが分岐して延在するゲート配線1とゲート電極4aとは別個に延在する補助容量共通配線12とをそれぞれパターン形成する工程を行なう。これは透明基板50としてのガラス基板の上にスパッタ法などによってアルミニウムなどの金属膜を成膜して、フォトリソグラフィを行なうことによって行なうことができる。
図6に示すように、少なくともゲート配線1を覆うように下部絶縁膜2を形成する工程を行なう。下部絶縁膜2は窒化シリコンなどからなる膜であってよく、プラズマCVD法によって形成する。ここでは、下部絶縁膜2は、少なくともゲート配線1を覆うように形成するものとして述べたが、本実施の形態の製造方法では下部絶縁膜2はゲート配線1だけでなく補助容量共通配線12も覆うように形成している。
図7に示すように、下部絶縁膜2上のうちゲート電極4aの上方を覆う位置に半導体層3をパターン形成する工程を行なう。半導体層3はアモルファスシリコン層とn+型アモルファスシリコン層との積層構造とする。半導体層3はプラズマCVD法によって形成する。
図8に示すように、ゲート電極4aの上側にそれぞれ少なくとも一部が重なりかつゲート配線1とは交差しないソース電極4bおよびドレイン電極4cを半導体層3上にそれぞれ別個に形成すると同時に、補助容量共通配線12の上側に重なる補助容量線10を形成し、さらに補助容量線10とドレイン電極4cとの間を電気的に接続するドレイン−補助容量線配線10aも同時に形成する工程を行なう。これらの配線や電極はアルミニウムなどの金属膜を成膜した後、フォトリソグラフィを行なうことによって形成する。補助容量線10は下部絶縁膜2および半導体膜3を介して補助容量共通配線12との間でドレイン電圧保持用の補助容量を構成するような位置に形成する。この際に、ドレイン電極4cと補助容量線10との間を電気的に接続するドレイン−補助容量線配線10aは、少なくとも一部が、ソース配線8(図1参照)の形成予定領域に重なるように配置する。
この上に全面を覆うように、窒化シリコン、酸化シリコンなどからなる保護膜5を形成する。すなわち、下部絶縁膜2、ソース電極4b、ドレイン電極4c、補助容量線10およびドレイン−補助容量線配線10aを一括して覆うように保護膜5を形成する。
さらに、図9に示すように、ゲート配線1およびドレイン−補助容量線配線10aの上側を覆い、かつソース配線8(図1参照)の形成予定領域を覆うように、上部絶縁膜6をパターン形成する工程を行なう。上部絶縁膜6は、一旦全面を覆うように形成した後に不所望部分を除去することによって形成される。保護膜5と上部絶縁膜6とを同一材料にしてもかまわないが、TFT4を保護する保護膜としての機能、その後成膜されるソース配線とゲート配線との距離、膜厚および表面の平坦性などの関係を考慮すると、保護膜5と上部絶縁膜6とは異なる材料を用いた方が好ましい。
保護膜5および上部絶縁膜6にはコンタクトホール7を形成する。コンタクトホール7の底面にはソース電極4bが露出する。
図10に示すように、上部絶縁膜6上にドレイン−補助容量線配線10aの少なくとも一部に重なるように、なおかつ、ソース電極4bに電気的に接続されるように、ソース配線8をパターン形成する工程を行なう。このソース配線8はアルミニウムなどの金属膜によって形成する。
ソース配線8の上を覆うようにオーバーコート膜9を形成する工程を行なう。これは表面を平坦化するための工程であり、オーバーコート膜9の材料となる感光性樹脂を塗布することによって行なう。
この製造方法は、さらにオーバーコート膜9の上に前記補助容量線に電気的に接続されるように透明な画素電極11をパターン形成する工程を含む。この工程のためにはまず、オーバーコート膜9にコンタクトホール14を形成する。コンタクトホール14の底面には補助容量線10が露出する。その後、ITO、IZO、ZnOなどからなる透明導電膜をスパッタ法により形成し、フォトリソグラフィ法などでパターニングすることによって、補助容量線10と電気的に接続された画素電極11を形成する。
ここまでの各工程を行なうことによって、図11に示す構造を得ることができる。図11に示す構造は、図1に示した構造と同一である。すなわち、図11にハッチングを付して示したものが図1である。
なお、この製造方法のうち、上部絶縁膜6をパターン形成する工程では、上部絶縁膜6として感光性樹脂膜を形成することが好ましい。上部絶縁膜6を感光性樹脂膜とすれば、光照射によってパターニングを行なうことが可能であるので、パターニング工程を短縮することができるからである。
この製造方法のうち、上部絶縁膜6をパターン形成する工程では、上部絶縁膜6として遮光性を有する膜を形成することが好ましい。上部絶縁膜6が遮光性を有すれば、上部絶縁膜6がBM部の遮光膜を兼ねることができるので、異なる膜の重ね合わせの回数が減り、貼合せ時の位置ずれがなくなるからである。
(実施の形態2)
(構成)
図12〜図15を参照して、本発明に基づく実施の形態2におけるTFTアレイ基板について説明する。このTFTアレイ基板の1つの画素領域に注目した部分平面図を図12に示す。図12におけるXIII−XIII線、XIV−XIV線、XV−XV線に関する矢視断面図を図13、図14、図15にそれぞれ示す。このTFTアレイ基板102は、実施の形態1で示したTFTアレイ基板101と比較すると、基本的に同様の構造であるが、上部絶縁膜6の開口部内にCF層13R,13G,13Bが配置されているという点で異なる。すなわち、本実施の形態におけるTFTアレイ基板102においては、前記上部絶縁膜は開口部を有し、前記開口部内にはCF層が配置されており、前記CF層は平面的に見て前記画素電極と重なり合う位置に広がっている。
(構成)
図12〜図15を参照して、本発明に基づく実施の形態2におけるTFTアレイ基板について説明する。このTFTアレイ基板の1つの画素領域に注目した部分平面図を図12に示す。図12におけるXIII−XIII線、XIV−XIV線、XV−XV線に関する矢視断面図を図13、図14、図15にそれぞれ示す。このTFTアレイ基板102は、実施の形態1で示したTFTアレイ基板101と比較すると、基本的に同様の構造であるが、上部絶縁膜6の開口部内にCF層13R,13G,13Bが配置されているという点で異なる。すなわち、本実施の形態におけるTFTアレイ基板102においては、前記上部絶縁膜は開口部を有し、前記開口部内にはCF層が配置されており、前記CF層は平面的に見て前記画素電極と重なり合う位置に広がっている。
CF層13R,13G,13Bは、それぞれ、赤、緑、青の各色のカラーフィルタである。CF層13R,13G,13Bは平面的に見て前記画素電極と重なり合う位置に広がっている。
(作用・効果)
本実施の形態におけるTFTアレイ基板102においても、実施の形態1と同様の効果を得ることができる。また、TFTアレイ基板102では、従来はCF基板側に設けられていたBM部およびCF層もTFTアレイ基板側に備えることとなるため、TFTアレイ基板とCF基板との間の貼合せ時の位置ずれがなくなる。したがって、貼合せ時の位置ずれに対応するためのマージンを設けておく必要がないので、開口率をより向上させることが可能となる。
本実施の形態におけるTFTアレイ基板102においても、実施の形態1と同様の効果を得ることができる。また、TFTアレイ基板102では、従来はCF基板側に設けられていたBM部およびCF層もTFTアレイ基板側に備えることとなるため、TFTアレイ基板とCF基板との間の貼合せ時の位置ずれがなくなる。したがって、貼合せ時の位置ずれに対応するためのマージンを設けておく必要がないので、開口率をより向上させることが可能となる。
(製造方法)
本実施の形態におけるTFTアレイ基板102の製造方法について説明する。基本的に実施の形態1で説明した製造方法と同様であるが、実施の形態2で新たに追加されたCF層13R,13G,13Bは、上部絶縁膜6の形成工程より後でオーバーコート膜9の形成工程より前の時点で、電着法、インクジェット法などによって形成すればよい。CF層13R,13G,13Bの形成は、上部絶縁膜6の形成工程より後でオーバーコート膜9の形成工程より前であれば、ソース配線8の形成工程より前であっても後であってもよい。
本実施の形態におけるTFTアレイ基板102の製造方法について説明する。基本的に実施の形態1で説明した製造方法と同様であるが、実施の形態2で新たに追加されたCF層13R,13G,13Bは、上部絶縁膜6の形成工程より後でオーバーコート膜9の形成工程より前の時点で、電着法、インクジェット法などによって形成すればよい。CF層13R,13G,13Bの形成は、上部絶縁膜6の形成工程より後でオーバーコート膜9の形成工程より前であれば、ソース配線8の形成工程より前であっても後であってもよい。
本実施の形態におけるTFTアレイ基板102に対応する製造方法は、前記上部絶縁膜を形成する工程より後で、前記オーバーコート膜を形成する工程より前に、個々の画素領域に対応するようにCF層を形成する工程を含み、前記オーバーコート膜は前記CF層を覆うように形成される。
(実施の形態3)
(構成)
本発明に基づく実施の形態3における液晶表示装置について説明する。この液晶表示装置は、実施の形態1,2で述べたいずれかの薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える。
(構成)
本発明に基づく実施の形態3における液晶表示装置について説明する。この液晶表示装置は、実施の形態1,2で述べたいずれかの薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える。
(作用・効果)
本実施の形態では、液晶表示装置が備える薄膜トランジスタアレイ基板が実施の形態1,2で述べた構成のものとなっているので、従来に比べて開口率を大きくした液晶表示装置とすることができる。
本実施の形態では、液晶表示装置が備える薄膜トランジスタアレイ基板が実施の形態1,2で述べた構成のものとなっているので、従来に比べて開口率を大きくした液晶表示装置とすることができる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 ゲート配線、2 下部絶縁膜、3 半導体膜、4 TFT(薄膜トランジスタ)、4a ゲート電極、4b ソース電極、4c ドレイン電極、5 保護膜、6 上部絶縁膜、7 (ソース電極とソース配線とを接続するための)コンタクトホール、8 ソース配線、9 オーバーコート膜、10 補助容量線(Cs線)、10a ドレイン−補助容量線配線、11 画素電極、12 補助容量共通配線(Cs共通配線)、13R,13G,13B CF層(カラーフィルタ層)、14 (補助容量線と画素電極とを接続するための)コンタクトホール、50 透明基板、101,102 TFTアレイ基板(薄膜トランジスタアレイ基板)。
Claims (9)
- 透明基板と、
前記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、
前記透明基板上に前記ゲート配線とは別個に配置された補助容量共通配線と、
少なくとも前記ゲート配線を覆う下部絶縁膜と、
前記下部絶縁膜を介して前記ゲート電極の上方を覆う半導体層と、
前記半導体層を介して前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆う上部絶縁膜と、
前記上部絶縁膜の上側において前記ゲート配線と交差する方向に配置され、前記ソース電極に接続されたソース配線と、
前記補助容量共通配線より上側にあり、前記補助容量共通配線から電気的に絶縁された状態で前記補助容量共通配線に重なっている補助容量線と、
前記補助容量線に電気的に接続された透明な画素電極と、
前記ドレイン電極と前記補助容量線との間を電気的に接続するドレイン−補助容量線配線とを備え、
前記ドレイン−補助容量線配線の少なくとも一部が前記上部絶縁膜を介して前記ソース配線に重なっている、薄膜トランジスタアレイ基板。 - 前記上部絶縁膜が感光性樹脂膜である、請求項1に記載の薄膜トランジスタアレイ基板。
- 前記上部絶縁膜が遮光性を有する、請求項1または2に記載の薄膜トランジスタアレイ基板。
- 前記上部絶縁膜は開口部を有し、前記開口部内にはカラーフィルタ層が配置されており、前記カラーフィルタ層は平面的に見て前記画素電極と重なり合う位置に広がっている、請求項1から3のいずれかに記載の薄膜トランジスタアレイ基板。
- 請求項1から4のいずれかに記載の薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える、液晶表示装置。
- 透明基板上に、ゲート電極が分岐して延在するゲート配線と前記ゲート配線とは別個に延在する補助容量共通配線とをそれぞれパターン形成する工程と、
少なくとも前記ゲート配線を覆うように下部絶縁膜を形成する工程と、
前記下部絶縁膜上のうち前記ゲート電極の上方を覆う位置に半導体層をパターン形成する工程と、
前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないソース電極およびドレイン電極を前記半導体層上にそれぞれ別個に形成すると同時に、前記補助容量共通配線の上側に重なる補助容量線を形成し、さらに前記補助容量線と前記ドレイン電極との間を電気的に接続するドレイン−補助容量線配線も同時に形成する工程と、
前記ゲート配線および前記ドレイン−補助容量線配線の上側を覆い、かつソース配線の形成予定領域を覆うように、上部絶縁膜をパターン形成する工程と、
前記上部絶縁膜上に前記ドレイン−補助容量線配線の少なくとも一部に重なるように、なおかつ、前記ソース電極に電気的に接続されるように、ソース配線をパターン形成する工程と、
前記ソース配線の上を覆うようにオーバーコート膜を形成する工程と、
前記オーバーコート膜の上に前記補助容量線に電気的に接続されるように透明な画素電極をパターン形成する工程とを含む、薄膜トランジスタアレイ基板の製造方法。 - 前記上部絶縁膜をパターン形成する工程では、前記上部絶縁膜として感光性樹脂膜を形成する、請求項6に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記上部絶縁膜をパターン形成する工程では、前記上部絶縁膜として遮光性を有する膜を形成する、請求項6または7に記載の薄膜トランジスタアレイ基板の製造方法。
- 前記上部絶縁膜を形成する工程より後で、前記オーバーコート膜を形成する工程より前に、個々の画素領域に対応するようにカラーフィルタ層を形成する工程を含み、
前記オーバーコート膜は前記カラーフィルタ層を覆うように形成される、請求項6から8のいずれかに記載の薄膜トランジスタアレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047162A JP2008209732A (ja) | 2007-02-27 | 2007-02-27 | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047162A JP2008209732A (ja) | 2007-02-27 | 2007-02-27 | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008209732A true JP2008209732A (ja) | 2008-09-11 |
Family
ID=39786079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007047162A Pending JP2008209732A (ja) | 2007-02-27 | 2007-02-27 | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008209732A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105607370A (zh) * | 2016-02-04 | 2016-05-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、液晶面板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728093A (ja) * | 1993-07-13 | 1995-01-31 | Sony Corp | 表示用アクティブマトリクス基板 |
JPH10153799A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
JP2000267594A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | 表示装置 |
JP2001042304A (ja) * | 1999-08-04 | 2001-02-16 | Advanced Display Inc | 液晶表示装置及びその製造方法 |
JP2001042361A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 透過型液晶表示装置 |
JP2001202033A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | カラー液晶表示パネル |
JP2002040485A (ja) * | 2000-07-28 | 2002-02-06 | Hitachi Ltd | カラー液晶パネル及びカラー液晶表示装置 |
JP2003344866A (ja) * | 2002-05-24 | 2003-12-03 | Sony Corp | 表示装置及びその製造方法 |
-
2007
- 2007-02-27 JP JP2007047162A patent/JP2008209732A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0728093A (ja) * | 1993-07-13 | 1995-01-31 | Sony Corp | 表示用アクティブマトリクス基板 |
JPH10153799A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 液晶表示装置 |
JP2000267594A (ja) * | 1999-03-18 | 2000-09-29 | Sanyo Electric Co Ltd | 表示装置 |
JP2001042304A (ja) * | 1999-08-04 | 2001-02-16 | Advanced Display Inc | 液晶表示装置及びその製造方法 |
JP2001042361A (ja) * | 1999-08-04 | 2001-02-16 | Sharp Corp | 透過型液晶表示装置 |
JP2001202033A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | カラー液晶表示パネル |
JP2002040485A (ja) * | 2000-07-28 | 2002-02-06 | Hitachi Ltd | カラー液晶パネル及びカラー液晶表示装置 |
JP2003344866A (ja) * | 2002-05-24 | 2003-12-03 | Sony Corp | 表示装置及びその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105607370A (zh) * | 2016-02-04 | 2016-05-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、液晶面板 |
WO2017133144A1 (zh) * | 2016-02-04 | 2017-08-10 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100968B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
KR100905409B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
KR102122402B1 (ko) | 씨오티 구조 액정표시장치 및 이의 제조방법 | |
JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
US8908116B2 (en) | Liquid crystal display device | |
JP5243664B2 (ja) | 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法 | |
JP5285280B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JP2007047259A (ja) | 液晶表示装置 | |
JP2008003134A (ja) | 配線構造、及び表示装置 | |
JP4606495B2 (ja) | 表示パネル用の基板およびこの基板を備える表示パネル | |
JPH10339880A (ja) | 液晶表示装置 | |
JP2006195098A (ja) | マトリクスアレイ基板、その製造方法、及び平面表示装置 | |
WO2018012455A1 (ja) | 液晶表示装置 | |
JP2009151285A (ja) | 液晶表示装置及びその製造方法 | |
JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
JP4946250B2 (ja) | 液晶表示装置 | |
JP2008256854A (ja) | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 | |
JP2008209732A (ja) | 薄膜トランジスタアレイ基板、その製造方法および液晶表示装置 | |
JP5207947B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5275650B2 (ja) | 液晶表示装置 | |
WO2017145941A1 (ja) | 表示パネル用基板の製造方法 | |
WO2017159601A1 (ja) | 表示装置 | |
JP2001331124A (ja) | マトリクスアレイ基板 | |
JP6795657B2 (ja) | 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090218 |
|
A977 | Report on retrieval |
Effective date: 20110810 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111227 |