JPH09289649A - ディジタル映像処理装置のクロック発生回路 - Google Patents
ディジタル映像処理装置のクロック発生回路Info
- Publication number
- JPH09289649A JPH09289649A JP8100387A JP10038796A JPH09289649A JP H09289649 A JPH09289649 A JP H09289649A JP 8100387 A JP8100387 A JP 8100387A JP 10038796 A JP10038796 A JP 10038796A JP H09289649 A JPH09289649 A JP H09289649A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color
- phase error
- signals
- burst phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で輝度信号及び色信号の双方の処
理系で安定した動作をさせることができるディジタル映
像処理装置のクロック発生回路を提供する。 【解決手段】 ２つの色差信号に基づいてカラーバース
ト信号の位相誤差を示すカラーバースト位相誤差信号を
発生し、そのカラーバースト位相誤差信号に応じてサン
プリングクロック信号を発生し、サンプリングクロック
信号を分周して色副搬送波信号を生成すると共にカラー
バースト位相誤差信号に応じて色副搬送波信号を位相調
整する。
理系で安定した動作をさせることができるディジタル映
像処理装置のクロック発生回路を提供する。 【解決手段】 ２つの色差信号に基づいてカラーバース
ト信号の位相誤差を示すカラーバースト位相誤差信号を
発生し、そのカラーバースト位相誤差信号に応じてサン
プリングクロック信号を発生し、サンプリングクロック
信号を分周して色副搬送波信号を生成すると共にカラー
バースト位相誤差信号に応じて色副搬送波信号を位相調
整する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログの複合映
像信号をディジタル化して再生処理するディジタル映像
処理装置におけるバーストロックドＰＬＬ方式のクロッ
ク発生回路に関する。
像信号をディジタル化して再生処理するディジタル映像
処理装置におけるバーストロックドＰＬＬ方式のクロッ
ク発生回路に関する。
【０００２】
【従来の技術】アナログ映像信号をディジタル映像信号
に変換した後、ディジタル映像信号処理の規格（例え
ば、ＩＴＵ−Ｒ６０１）に準拠させてディジタル的に復
調してベースバンド信号にしてディジタル処理し、それ
を変調して映像信号に戻す装置においては、水平同期信
号に同期して１３．５ＭＨｚのサンプリングクロック信
号を作成し、そのサンプリングクロック信号に応じて輝
度信号及び色信号を復調、変調することが通常である。
具体的にはディジタル映像信号から水平同期信号を抽出
してライン毎に抽出水平同期信号と標準の水平同期信号
との位相差を検出してその位相差に応じてサンプリング
クロック信号を生成することが行なわれる。このサンプ
リングクロック発生方式はラインロックド（Line Locke
d）ＰＬＬ方式と呼ばれている。このように得られたサ
ンプリングクロック信号を用いてアナログ映像信号をデ
ィジタル化のためにサンプリングすることにより水平及
び垂直同期信号を正確に取り出すことができるので、水
平及び垂直同期信号と輝度信号との時間的な位置関係が
狂うことなく輝度信号を復調及び変調することができ
る。
に変換した後、ディジタル映像信号処理の規格（例え
ば、ＩＴＵ−Ｒ６０１）に準拠させてディジタル的に復
調してベースバンド信号にしてディジタル処理し、それ
を変調して映像信号に戻す装置においては、水平同期信
号に同期して１３．５ＭＨｚのサンプリングクロック信
号を作成し、そのサンプリングクロック信号に応じて輝
度信号及び色信号を復調、変調することが通常である。
具体的にはディジタル映像信号から水平同期信号を抽出
してライン毎に抽出水平同期信号と標準の水平同期信号
との位相差を検出してその位相差に応じてサンプリング
クロック信号を生成することが行なわれる。このサンプ
リングクロック発生方式はラインロックド（Line Locke
d）ＰＬＬ方式と呼ばれている。このように得られたサ
ンプリングクロック信号を用いてアナログ映像信号をデ
ィジタル化のためにサンプリングすることにより水平及
び垂直同期信号を正確に取り出すことができるので、水
平及び垂直同期信号と輝度信号との時間的な位置関係が
狂うことなく輝度信号を復調及び変調することができ
る。
【０００３】ラインロックドＰＬＬ方式とは別に、ディ
ジタル映像信号中のカラーバースト信号に対して同期を
とって色副搬送波信号を生成するバーストロックド（Bu
rstLocked）ＰＬＬ方式も知られている。このバースト
ロックドＰＬＬ方式の場合、ディジタル映像信号からカ
ラーバースト信号を抽出して抽出カラーバースト信号と
標準のカラーバースト信号との位相誤差を検出してその
位相誤差に応じて色副搬送波信号の周波数の４倍の周波
数の発振信号を生成してその発振信号を４分周して色副
搬送波信号を生成することが行なわれる。バーストロッ
クドＰＬＬ方式で得られた色副搬送波信号を用いてディ
ジタル映像処理を行なえば、色信号を安定に復調及び変
調することができる。
ジタル映像信号中のカラーバースト信号に対して同期を
とって色副搬送波信号を生成するバーストロックド（Bu
rstLocked）ＰＬＬ方式も知られている。このバースト
ロックドＰＬＬ方式の場合、ディジタル映像信号からカ
ラーバースト信号を抽出して抽出カラーバースト信号と
標準のカラーバースト信号との位相誤差を検出してその
位相誤差に応じて色副搬送波信号の周波数の４倍の周波
数の発振信号を生成してその発振信号を４分周して色副
搬送波信号を生成することが行なわれる。バーストロッ
クドＰＬＬ方式で得られた色副搬送波信号を用いてディ
ジタル映像処理を行なえば、色信号を安定に復調及び変
調することができる。
【０００４】
【発明が解決しようとする課題】ラインロックドＰＬＬ
方式により１３．５ＭＨｚのサンプリングクロック信号
を生成した場合には、輝度信号は水平同期信号に対して
同期しているのでサンプリングされた水平及び垂直同期
信号と輝度信号との時間的な位置関係が正常に保たれ
る。ところが、ＶＣＲ（Video Cassette Recorder）等
の映像機器毎に同期信号の変動や誤差があるので、同期
信号に基づいて得たサンプリングクロック信号を用いて
色信号を処理した場合にはサンプリングクロック信号が
変動して色信号を適切に処理することができず、例え
ば、色復調では色劣化を招くことが起きる。また、複合
映像信号をクシ型フィルタ等のＹ／Ｃ分離回路により輝
度信号と色信号とにＹ／Ｃ分離する際にも分離度の劣化
を招く。
方式により１３．５ＭＨｚのサンプリングクロック信号
を生成した場合には、輝度信号は水平同期信号に対して
同期しているのでサンプリングされた水平及び垂直同期
信号と輝度信号との時間的な位置関係が正常に保たれ
る。ところが、ＶＣＲ（Video Cassette Recorder）等
の映像機器毎に同期信号の変動や誤差があるので、同期
信号に基づいて得たサンプリングクロック信号を用いて
色信号を処理した場合にはサンプリングクロック信号が
変動して色信号を適切に処理することができず、例え
ば、色復調では色劣化を招くことが起きる。また、複合
映像信号をクシ型フィルタ等のＹ／Ｃ分離回路により輝
度信号と色信号とにＹ／Ｃ分離する際にも分離度の劣化
を招く。
【０００５】一方、バーストロックドＰＬＬ方式により
１３．５ＭＨｚのサンプリングクロック信号を生成しよ
うとすると、クロック発生回路が複雑な構成になるとい
う問題点があった。そこで、本発明の目的は、ディジタ
ル映像処理装置において簡単な構成で輝度信号及び色信
号の双方の処理系で安定した動作をさせることができる
クロック発生回路を提供することである。
１３．５ＭＨｚのサンプリングクロック信号を生成しよ
うとすると、クロック発生回路が複雑な構成になるとい
う問題点があった。そこで、本発明の目的は、ディジタ
ル映像処理装置において簡単な構成で輝度信号及び色信
号の双方の処理系で安定した動作をさせることができる
クロック発生回路を提供することである。
【０００６】
【課題を解決するための手段】本発明は、アナログの複
合映像信号をサンプリングクロック信号に応じてディジ
タル化し、そのディジタル化された複合映像信号から色
信号及び輝度信号を分離抽出した後、色信号を色副搬送
波信号に応じて復調手段によってディジタル復調して２
つの色差信号を生成するディジタル映像処理装置におい
てサンプリングクロック信号を発生するクロック発生回
路であって、２つの色差信号に基づいてカラーバースト
信号の位相誤差を示すカラーバースト位相誤差信号を発
生するバースト位相誤差検出手段と、カラーバースト位
相誤差信号に応じてサンプリングクロック信号を発生す
る発振手段と、サンプリングクロック信号を分周して色
副搬送波信号を生成すると共にカラーバースト位相誤差
信号に応じて色副搬送波信号を位相調整する分周手段と
を備えたことを特徴としている。
合映像信号をサンプリングクロック信号に応じてディジ
タル化し、そのディジタル化された複合映像信号から色
信号及び輝度信号を分離抽出した後、色信号を色副搬送
波信号に応じて復調手段によってディジタル復調して２
つの色差信号を生成するディジタル映像処理装置におい
てサンプリングクロック信号を発生するクロック発生回
路であって、２つの色差信号に基づいてカラーバースト
信号の位相誤差を示すカラーバースト位相誤差信号を発
生するバースト位相誤差検出手段と、カラーバースト位
相誤差信号に応じてサンプリングクロック信号を発生す
る発振手段と、サンプリングクロック信号を分周して色
副搬送波信号を生成すると共にカラーバースト位相誤差
信号に応じて色副搬送波信号を位相調整する分周手段と
を備えたことを特徴としている。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１に示したディジタル式テ
レビジョン受像機に適用された映像処理装置において
は、ビデオ入力には、クランプ回路１を介してＡ／Ｄ変
換器２が接続されている。クランプ回路１はＶＣＲ（ビ
デオカセットレコーダ）等の映像再生装置から出力され
たアナログの複合映像信号を同期チップ又はペデスタル
レベルでクランプする。Ａ／Ｄ変換器２はクランプされ
たアナログの複合映像信号を後述の内部クロック信号
（サンプリングクロック信号）に応じてサンプリングし
てディジタル映像信号に変換する。Ａ／Ｄ変換器２によ
ってディジタル化された映像信号はＹ／Ｃ分離回路３に
供給される。Ｙ／Ｃ分離回路３は例えば、クシ型フィル
タからなり、Ａ／Ｄ変換器２の出力ディジタル映像信号
からディジタル輝度信号とディジタル色信号とを分離し
て出力する。Ｙ／Ｃ分離回路３からのディジタル色信号
は色位相復調部４に供給される。色位相復調部４は乗算
器５，６及びＬＰＦ（ローパスフィルタ）７，８からな
り、乗算器５及びＬＰＦ７によって赤色差信号であるＲ
−Ｙ信号が得られ、乗算器６及びＬＰＦ８によって青色
差信号であるＢ−Ｙ信号が得られる。ディジタル輝度信
号、Ｒ−Ｙ信号及びＢ−Ｙ信号は図示しない手段によっ
てレベル調整及び位相調整された後、ＲＧＢ信号を得る
べく処理される。
照しつつ詳細に説明する。図１に示したディジタル式テ
レビジョン受像機に適用された映像処理装置において
は、ビデオ入力には、クランプ回路１を介してＡ／Ｄ変
換器２が接続されている。クランプ回路１はＶＣＲ（ビ
デオカセットレコーダ）等の映像再生装置から出力され
たアナログの複合映像信号を同期チップ又はペデスタル
レベルでクランプする。Ａ／Ｄ変換器２はクランプされ
たアナログの複合映像信号を後述の内部クロック信号
（サンプリングクロック信号）に応じてサンプリングし
てディジタル映像信号に変換する。Ａ／Ｄ変換器２によ
ってディジタル化された映像信号はＹ／Ｃ分離回路３に
供給される。Ｙ／Ｃ分離回路３は例えば、クシ型フィル
タからなり、Ａ／Ｄ変換器２の出力ディジタル映像信号
からディジタル輝度信号とディジタル色信号とを分離し
て出力する。Ｙ／Ｃ分離回路３からのディジタル色信号
は色位相復調部４に供給される。色位相復調部４は乗算
器５，６及びＬＰＦ（ローパスフィルタ）７，８からな
り、乗算器５及びＬＰＦ７によって赤色差信号であるＲ
−Ｙ信号が得られ、乗算器６及びＬＰＦ８によって青色
差信号であるＢ−Ｙ信号が得られる。ディジタル輝度信
号、Ｒ−Ｙ信号及びＢ−Ｙ信号は図示しない手段によっ
てレベル調整及び位相調整された後、ＲＧＢ信号を得る
べく処理される。
【０００８】また、Ｒ−Ｙ信号及びＢ−Ｙ信号はバース
ト位相検出部９に供給される。バースト位相検出部９は
割算器１０及びアークタンゼント演算器１１を備え、カ
ラーバースト期間のＲ−Ｙ信号及びＢ−Ｙ信号からカラ
ーバースト位相誤差信号を生成する。このバースト位相
検出部９の出力にはＬＰＦ１２を介してＤ／Ａ変換器１
３が接続されている。ＬＰＦ１２はバースト位相検出部
９から出力されたカラーバースト位相誤差信号を積分し
てＤ／Ａ変換器１３に供給する。Ｄ／Ａ変換器１３は積
分されたカラーバースト位相誤差信号をアナログ信号に
変換する。Ｄ／Ａ変換器１３の出力にはクロック発振回
路（ＶＣＯ）１４が接続されており、クロック発振回路
１４は電圧制御型の水晶発振回路であり、アナログ化さ
れたカラーバースト位相誤差信号に応じた周波数及び位
相でマスタクロック信号を発生する。このマスタククロ
ック信号の基準周波数は４０．５ＭＨｚである。マスタ
ククロック信号は分周器１５によって３分周されて１
３．５ＭＨｚの内部クロック信号となる。この内部クロ
ック信号に応じてＡ／Ｄ変換器２のサンプリングは行な
われる。
ト位相検出部９に供給される。バースト位相検出部９は
割算器１０及びアークタンゼント演算器１１を備え、カ
ラーバースト期間のＲ−Ｙ信号及びＢ−Ｙ信号からカラ
ーバースト位相誤差信号を生成する。このバースト位相
検出部９の出力にはＬＰＦ１２を介してＤ／Ａ変換器１
３が接続されている。ＬＰＦ１２はバースト位相検出部
９から出力されたカラーバースト位相誤差信号を積分し
てＤ／Ａ変換器１３に供給する。Ｄ／Ａ変換器１３は積
分されたカラーバースト位相誤差信号をアナログ信号に
変換する。Ｄ／Ａ変換器１３の出力にはクロック発振回
路（ＶＣＯ）１４が接続されており、クロック発振回路
１４は電圧制御型の水晶発振回路であり、アナログ化さ
れたカラーバースト位相誤差信号に応じた周波数及び位
相でマスタクロック信号を発生する。このマスタククロ
ック信号の基準周波数は４０．５ＭＨｚである。マスタ
ククロック信号は分周器１５によって３分周されて１
３．５ＭＨｚの内部クロック信号となる。この内部クロ
ック信号に応じてＡ／Ｄ変換器２のサンプリングは行な
われる。
【０００９】更に、バースト位相検出部９の出力信号で
あるカラーバースト位相誤差信号は内部クロック信号と
共に、レシオカウンタ１６に供給される。レシオカウン
タ１６は内部クロック信号をＮ分周して色副搬送波信号
を生成するものである。内部クロック信号の周波数をｆ
S、色副搬送波の周波数をｆSCとすると、１／Ｎ＝ｆS C
／ｆSである。ＮＴＳＣ方式のテレビジョンシステムで
はＮ＝（８５８×４）÷９１０である。なお、内部クロ
ック信号の周波数ｆS＝１３．５ＭＨｚにおいて、内部
クロック信号の周波数ｆS、色副搬送波の周波数ｆSC、
ライン周波数ｆHとの間にはｆSC／ｆH＝９１０／４、ｆ
S＝８５８ｆHという関係がある。
あるカラーバースト位相誤差信号は内部クロック信号と
共に、レシオカウンタ１６に供給される。レシオカウン
タ１６は内部クロック信号をＮ分周して色副搬送波信号
を生成するものである。内部クロック信号の周波数をｆ
S、色副搬送波の周波数をｆSCとすると、１／Ｎ＝ｆS C
／ｆSである。ＮＴＳＣ方式のテレビジョンシステムで
はＮ＝（８５８×４）÷９１０である。なお、内部クロ
ック信号の周波数ｆS＝１３．５ＭＨｚにおいて、内部
クロック信号の周波数ｆS、色副搬送波の周波数ｆSC、
ライン周波数ｆHとの間にはｆSC／ｆH＝９１０／４、ｆ
S＝８５８ｆHという関係がある。
【００１０】レシオカウンタ１６の出力にはサイン波
（ｓｉｎ）ＲＯＭ１７が接続されている。サイン波ＲＯ
Ｍ１７はデータテーブルを有し、レシオカウンタ１６か
ら出力される色副搬送波信号をそのまま出力すると共に
その色副搬送波信号の位相を９０度ずらした移相信号を
データテーブルから得て出力する。色副搬送波信号は乗
算器５に供給され、９０度位相ずれの移相信号は乗算器
６に供給される。
（ｓｉｎ）ＲＯＭ１７が接続されている。サイン波ＲＯ
Ｍ１７はデータテーブルを有し、レシオカウンタ１６か
ら出力される色副搬送波信号をそのまま出力すると共に
その色副搬送波信号の位相を９０度ずらした移相信号を
データテーブルから得て出力する。色副搬送波信号は乗
算器５に供給され、９０度位相ずれの移相信号は乗算器
６に供給される。
【００１１】次に、かかる構成の映像処理装置の動作を
説明する。先ず、入力された複合映像信号がクランプ回
路１によってクランプされ、更に、Ａ／Ｄ変換器２によ
ってディジタル化される。そのディジタル化された複合
映像信号からＹ／Ｃ分離回路３によってディジタル輝度
信号とディジタル色信号とが分離される。ディジタル色
信号は乗算器５においてサイン波ＲＯＭ１７からの色副
搬送波信号と乗算された後、ＬＰＦ７を通過することに
よりＲ−Ｙ信号となり、一方、乗算器６においてサイン
波ＲＯＭ１７からの９０度位相をずらされた色副搬送波
信号と乗算された後、ＬＰＦ８を通過することによりＢ
−Ｙ信号となる。そのＲ−Ｙ信号及びＢ−Ｙ信号に応じ
てバースト位相検出部９においてカラーバースト位相誤
差信号が検出される。カラーバースト位相誤差信号はＬ
ＰＦ１２においてその高周波数成分が除去されて平均化
されたカラーバースト位相誤差信号となってＤ／Ａ変換
器１３に供給される。Ｄ／Ａ変換器１３によりアナログ
信号に変換された平均化カラーバースト位相誤差信号は
クロック発振回路１４に供給される。クロック発振回路
１４はアナログの平均化カラーバースト位相誤差信号に
応じた周波数及び位相でマスタクロック信号を発生し、
このマスタクロック信号は分周器１５において３分周さ
れて内部クロック信号、すなわちサンプリングクロック
信号となる。更に、内部クロック信号はレシオカウンタ
１６においてＮ分周されて、色副搬送波信号となる。
説明する。先ず、入力された複合映像信号がクランプ回
路１によってクランプされ、更に、Ａ／Ｄ変換器２によ
ってディジタル化される。そのディジタル化された複合
映像信号からＹ／Ｃ分離回路３によってディジタル輝度
信号とディジタル色信号とが分離される。ディジタル色
信号は乗算器５においてサイン波ＲＯＭ１７からの色副
搬送波信号と乗算された後、ＬＰＦ７を通過することに
よりＲ−Ｙ信号となり、一方、乗算器６においてサイン
波ＲＯＭ１７からの９０度位相をずらされた色副搬送波
信号と乗算された後、ＬＰＦ８を通過することによりＢ
−Ｙ信号となる。そのＲ−Ｙ信号及びＢ−Ｙ信号に応じ
てバースト位相検出部９においてカラーバースト位相誤
差信号が検出される。カラーバースト位相誤差信号はＬ
ＰＦ１２においてその高周波数成分が除去されて平均化
されたカラーバースト位相誤差信号となってＤ／Ａ変換
器１３に供給される。Ｄ／Ａ変換器１３によりアナログ
信号に変換された平均化カラーバースト位相誤差信号は
クロック発振回路１４に供給される。クロック発振回路
１４はアナログの平均化カラーバースト位相誤差信号に
応じた周波数及び位相でマスタクロック信号を発生し、
このマスタクロック信号は分周器１５において３分周さ
れて内部クロック信号、すなわちサンプリングクロック
信号となる。更に、内部クロック信号はレシオカウンタ
１６においてＮ分周されて、色副搬送波信号となる。
【００１２】入力複合映像信号中のカラーバースト信号
の周波数が所定の周波数３．５８ＭＨｚであり、分周器
１５から出力される内部クロック信号の周波数ｆSが正
確に１３．５ＭＨｚにあれば、内部クロック信号がレシ
オカウンタ１６においてＮ分周されると、周波数３．５
８ＭＨｚの色副搬送波信号が生成されることになる。こ
の場合にはカラーバースト位相誤差信号に応じてレシオ
カウンタ１６において色副搬送波信号の位相が調整さ
れ、この調整が繰り返されてバースト位相検出部９にお
いて得られるカラーバースト位相誤差が０にされる。
の周波数が所定の周波数３．５８ＭＨｚであり、分周器
１５から出力される内部クロック信号の周波数ｆSが正
確に１３．５ＭＨｚにあれば、内部クロック信号がレシ
オカウンタ１６においてＮ分周されると、周波数３．５
８ＭＨｚの色副搬送波信号が生成されることになる。こ
の場合にはカラーバースト位相誤差信号に応じてレシオ
カウンタ１６において色副搬送波信号の位相が調整さ
れ、この調整が繰り返されてバースト位相検出部９にお
いて得られるカラーバースト位相誤差が０にされる。
【００１３】一方、分周器１５から出力される内部クロ
ック信号の周波数ｆSが１３．５ＭＨｚから外れている
場合には、ＬＰＦ１２から平均化カラーバースト位相誤
差信号が得られる状態であり、色位相復調部４、バース
ト位相検出部９、ＬＰＦ１２、Ｄ／Ａ変換器１３、クロ
ック発振回路１４、分周器１５、レシオカウンタ１６及
びサイン波ＲＯＭ１７からなるフィードバック系によっ
て内部クロック信号の周波数ｆSを１３．５ＭＨｚに等
しくなるように制御することが行なわれる。
ック信号の周波数ｆSが１３．５ＭＨｚから外れている
場合には、ＬＰＦ１２から平均化カラーバースト位相誤
差信号が得られる状態であり、色位相復調部４、バース
ト位相検出部９、ＬＰＦ１２、Ｄ／Ａ変換器１３、クロ
ック発振回路１４、分周器１５、レシオカウンタ１６及
びサイン波ＲＯＭ１７からなるフィードバック系によっ
て内部クロック信号の周波数ｆSを１３．５ＭＨｚに等
しくなるように制御することが行なわれる。
【００１４】レシオカウンタ１６の具体的構成は図２に
示す通りである。このレシオカウンタ１６は、２つの加
算器２１，２２、レジスタ２３，２４及び比較器２５を
備えている。加算器２１には値「５４３」を示す信号、
バースト位相検出部９からのカラーバースト位相誤差信
号、レジスタ２３の保持出力信号、比較器２５の出力信
号が供給され、加算器２１はこれらの信号を加算してレ
ジスタ２３に出力する。加算器２１の出力値はカラーバ
ースト位相誤差信号の値に応じて変化することにより色
副搬送波信号の位相調整が行なわれる。レジスタ２３は
内部クロック信号の立ち上がりに応じてそのときの加算
器２１からの信号を新たに保持出力する。その保持出力
は加算器２１に供給されるので内部クロック信号毎にレ
ジスタ２３の保持出力は加算器２１の出力値を累算した
値となる。加算器２２は値「１」を示す信号とレジスタ
２４の保持出力信号とを加算し、レジスタ２４は内部ク
ロック信号の立ち上がりに応じてそのときの加算器２２
の出力信号を新たに保持出力する。比較器２５にはレジ
スタ２４の出力信号と共に比較基準信号として「３２」
を示す信号が供給され、比較器２５はレジスタ２４の出
力信号値が３２を越えると「１」を示す信号を加算器２
１に対して出力する。
示す通りである。このレシオカウンタ１６は、２つの加
算器２１，２２、レジスタ２３，２４及び比較器２５を
備えている。加算器２１には値「５４３」を示す信号、
バースト位相検出部９からのカラーバースト位相誤差信
号、レジスタ２３の保持出力信号、比較器２５の出力信
号が供給され、加算器２１はこれらの信号を加算してレ
ジスタ２３に出力する。加算器２１の出力値はカラーバ
ースト位相誤差信号の値に応じて変化することにより色
副搬送波信号の位相調整が行なわれる。レジスタ２３は
内部クロック信号の立ち上がりに応じてそのときの加算
器２１からの信号を新たに保持出力する。その保持出力
は加算器２１に供給されるので内部クロック信号毎にレ
ジスタ２３の保持出力は加算器２１の出力値を累算した
値となる。加算器２２は値「１」を示す信号とレジスタ
２４の保持出力信号とを加算し、レジスタ２４は内部ク
ロック信号の立ち上がりに応じてそのときの加算器２２
の出力信号を新たに保持出力する。比較器２５にはレジ
スタ２４の出力信号と共に比較基準信号として「３２」
を示す信号が供給され、比較器２５はレジスタ２４の出
力信号値が３２を越えると「１」を示す信号を加算器２
１に対して出力する。
【００１５】このような構成を有するレシオカウンタ１
６においては、上記したようにＮＴＳＣ方式のテレビジ
ョンシステムの場合には、
６においては、上記したようにＮＴＳＣ方式のテレビジ
ョンシステムの場合には、
【００１６】
【数１】 ｆSC／ｆS＝９１０／４／８５８＝３５／１３２ ……(1) という関係がある。この式(1)は更に、
【００１７】
【数２】 ｆSC／ｆS＝（５４３＋１／３３）／２０４８ ……(2) と表わすことができる。換言すると、色副搬送波信号は
１クロックの周期１／ｆ Sで式(1)から（３５／１３２）
３６０≒９５．４５度進むことになるが、（５４３／２
０４８）３６０ではその角度より僅かに少ないので、３
３クロックに１回の割合で｛（５４３＋１）／２０４
８｝３６０とすれば式(2)を満足することになる。よっ
て、図２に示したように、比較器２５からは３３クロッ
クに１回の割合で「１」が加算器２１に供給され、これ
によりレジスタ２３から周波数ｆSCの色副搬送波信号を
生成することができる。
１クロックの周期１／ｆ Sで式(1)から（３５／１３２）
３６０≒９５．４５度進むことになるが、（５４３／２
０４８）３６０ではその角度より僅かに少ないので、３
３クロックに１回の割合で｛（５４３＋１）／２０４
８｝３６０とすれば式(2)を満足することになる。よっ
て、図２に示したように、比較器２５からは３３クロッ
クに１回の割合で「１」が加算器２１に供給され、これ
によりレジスタ２３から周波数ｆSCの色副搬送波信号を
生成することができる。
【００１８】なお、本発明はディジタル式のテレビジョ
ン受像機、ＶＣＲ、スキャナ、ビデオディスクプレーヤ
等の装置に適用することができる。また、上記した実施
例においては、ＮＴＳＣ方式のテレビジョンシステムの
場合について説明したが、ＰＡＬ方式等の他の方式のテ
レビジョンシステムにも本発明を適用することができ
る。
ン受像機、ＶＣＲ、スキャナ、ビデオディスクプレーヤ
等の装置に適用することができる。また、上記した実施
例においては、ＮＴＳＣ方式のテレビジョンシステムの
場合について説明したが、ＰＡＬ方式等の他の方式のテ
レビジョンシステムにも本発明を適用することができ
る。
【００１９】
【発明の効果】このように、本発明によれば、２つの色
差信号に基づいてカラーバースト信号の位相誤差を示す
カラーバースト位相誤差信号を発生し、そのカラーバー
スト位相誤差信号に応じてサンプリングクロック信号を
発生し、サンプリングクロック信号を分周して色副搬送
波信号を生成すると共にカラーバースト位相誤差信号に
応じて色副搬送波信号を位相調整するので、簡単な構成
で輝度信号及び色信号の双方の処理系で安定した動作を
得ることができる。また、単一のクロック発生系で済む
ので、従来に比べてビート妨害を減少させることができ
る。
差信号に基づいてカラーバースト信号の位相誤差を示す
カラーバースト位相誤差信号を発生し、そのカラーバー
スト位相誤差信号に応じてサンプリングクロック信号を
発生し、サンプリングクロック信号を分周して色副搬送
波信号を生成すると共にカラーバースト位相誤差信号に
応じて色副搬送波信号を位相調整するので、簡単な構成
で輝度信号及び色信号の双方の処理系で安定した動作を
得ることができる。また、単一のクロック発生系で済む
ので、従来に比べてビート妨害を減少させることができ
る。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】図１の装置中のレシオカウンタの構成を具体的
に示すブロック図である。
に示すブロック図である。
３ Ｙ／Ｃ分離回路 ４ 色位相復調部 ９ バースト位相検出部 １０ 割算器 １１ アークタンゼント演算器 １６ レシオカウンタ
Claims (6)
- 【請求項１】 アナログの複合映像信号をサンプリング
クロック信号に応じてディジタル化し、そのディジタル
化された複合映像信号から色信号及び輝度信号を分離抽
出した後、前記色信号を色副搬送波信号に応じて復調手
段によってディジタル復調して２つの色差信号を生成す
るディジタル映像処理装置において前記サンプリングク
ロック信号を発生するクロック発生回路であって、 前記２つの色差信号に基づいてカラーバースト信号の位
相誤差を示すカラーバースト位相誤差信号を発生するバ
ースト位相誤差検出手段と、 前記カラーバースト位相誤差信号に応じて前記サンプリ
ングクロック信号を発生する発振手段と、 前記サンプリングクロック信号を分周して前記色副搬送
波信号を生成すると共に前記カラーバースト位相誤差信
号に応じて前記色副搬送波信号を位相調整する分周手段
と、を備えたことを特徴とするディジタル映像処理装置
のクロック発生回路。 - 【請求項２】 前記分周手段は前記サンプリングクロッ
ク信号の分周比を１／（８５８×４）／９１０としたこ
とを特徴とする請求項１記載のディジタル映像処理装置
のクロック発生回路。 - 【請求項３】 前記分周手段は前記クロック信号を分周
して前記色副搬送波信号を生成するレシオカウンタと、
前記色副搬送波信号を９０度移相した移相信号を発生す
る手段とを有し、前記復調手段は前記色信号に前記色副
搬送波信号を乗算する第１乗算器と、前記第１乗算器の
出力に接続され赤色差信号を生成して前記バースト位相
誤差検出手段に供給する第１ローパスフィルタと、前記
色信号に前記移相信号を乗算する第２乗算器と、前記第
２乗算器の出力に接続され青色差信号を生成して前記バ
ースト位相誤差検出手段に供給する第２ローパスフィル
タとを有することを特徴とする請求項１記載のディジタ
ル映像処理装置のクロック発生回路。 - 【請求項４】 前記レシオカウンタは、前記サンプリン
グクロック信号の３３クロック毎に「１」を示す信号を
生成する手段と、前記色副搬送波信号、前記カラーバー
スト位相誤差信号、「５４３」を示す信号及び前記
「１」を示す信号を加算する加算器と、前記加算器の出
力信号を前記サンプリングクロック信号に応じて新たに
保持出力して前記色副搬送波信号を出力するレジスタと
を有することを特徴とする請求項１又は３記載のディジ
タル映像処理装置のクロック発生回路。 - 【請求項５】 前記バースト位相誤差検出手段は、前記
赤色差信号を前記青色差信号で割り算する割算器と、前
記割算器の出力信号のアークタンゼントをとって前記カ
ラーバースト位相誤差信号を生成するアークタンゼント
演算器とを有することを特徴とする請求項１又は３記載
のディジタル映像処理装置のクロック発生回路。 - 【請求項６】 前記発振手段は前記カラーバースト位相
誤差信号を平均化する第３ローパスフィルタと、前記第
３ローパスフィルタの出力信号をアナログ信号に変換す
る変換手段と、前記アナログ信号に応じた周波数及び位
相にてマスタクロック信号を発生する手段と、前記マス
タクロック信号を分周して前記サンプリングクロック信
号を発生する分周手段とからなることを特徴とする請求
項１記載のディジタル映像処理装置のクロック発生回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038796A JP3304036B2 (ja) | 1996-04-22 | 1996-04-22 | ディジタル映像処理装置のクロック発生回路 |
| US08/827,727 US6034735A (en) | 1996-04-22 | 1997-04-08 | Clock generator for digital video signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10038796A JP3304036B2 (ja) | 1996-04-22 | 1996-04-22 | ディジタル映像処理装置のクロック発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289649A true JPH09289649A (ja) | 1997-11-04 |
| JP3304036B2 JP3304036B2 (ja) | 2002-07-22 |
Family
ID=14272600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10038796A Expired - Fee Related JP3304036B2 (ja) | 1996-04-22 | 1996-04-22 | ディジタル映像処理装置のクロック発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6034735A (ja) |
| JP (1) | JP3304036B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1085766A3 (en) * | 1999-09-20 | 2005-11-02 | Matsushita Electric Industrial Co., Ltd. | Digital color signal reproducing circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11285020A (ja) * | 1998-03-27 | 1999-10-15 | Victor Co Of Japan Ltd | 色信号復調回路 |
| US6310618B1 (en) * | 1998-11-13 | 2001-10-30 | Smartasic, Inc. | Clock generation for sampling analong video |
| JP4112734B2 (ja) * | 1999-03-08 | 2008-07-02 | 松下電器産業株式会社 | 色復調装置 |
| US6833875B1 (en) * | 1999-09-02 | 2004-12-21 | Techwell, Inc. | Multi-standard video decoder |
| US6744917B1 (en) * | 2000-03-08 | 2004-06-01 | Microsoft Corporation | Apparatus and method for recognizing color space of a digital video input |
| US7277134B2 (en) * | 2003-11-10 | 2007-10-02 | Matsushita Electric Industrial Co., Ltd. | Chrominance signal demodulation apparatus |
| US7330217B1 (en) * | 2004-10-20 | 2008-02-12 | Cirrus Logic, Inc. | Chroma phase error correction circuitry and methods and systems utilizing the same |
| TWI274474B (en) * | 2005-01-06 | 2007-02-21 | Univ Nat Sun Yat Sen | Phase-locked loop circuit and a method thereof |
| US8059200B2 (en) * | 2008-04-14 | 2011-11-15 | National Semiconductor Corporation | Video clock generator for multiple video formats |
| KR101573916B1 (ko) * | 2014-12-16 | 2015-12-02 | (주)넥스트칩 | 영상 수신 방법 및 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3760095A (en) * | 1971-08-11 | 1973-09-18 | Matsushita Electric Ind Co Ltd | Color sub-carrier reference system for a color television receiver |
| US4402005A (en) * | 1981-08-31 | 1983-08-30 | Rca Corporation | Clock generator for a digital color television signal receiver |
| US4558348A (en) * | 1983-12-30 | 1985-12-10 | Rca Corporation | Digital video signal processing system using asynchronous a-to-d encoding |
| KR900006490B1 (ko) * | 1984-10-12 | 1990-09-01 | 마쯔시다덴기산교 가부시기가이샤 | 색신호 처리장치 |
| US4633298A (en) * | 1984-11-30 | 1986-12-30 | Rca Corporation | Digitally controlled phase locked loop system having coarse and fine locking modes |
| US4647968A (en) * | 1984-12-03 | 1987-03-03 | Rca Corporation | Analog-to-digital conversion system as for a narrow bandwidth signal processor |
| US4785352A (en) * | 1985-09-30 | 1988-11-15 | Rca Licensing Corporation | Sampled data amplitude detector as for an AGC multiplier |
| US4694326A (en) * | 1986-03-28 | 1987-09-15 | Rca Corporation | Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency |
| US4703340A (en) * | 1986-05-02 | 1987-10-27 | Rca Corporation | Frequency division multiplexed analog to digital converter |
| US4686560A (en) * | 1986-05-30 | 1987-08-11 | Rca Corporation | Phase locked loop system including analog and digital components |
| US4700217A (en) * | 1986-08-05 | 1987-10-13 | Rca Corporation | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal |
| US5459524A (en) * | 1991-11-18 | 1995-10-17 | Cooper; J. Carl | Phase modulation demodulator apparatus and method |
| JP2850643B2 (ja) * | 1992-06-09 | 1999-01-27 | 松下電器産業株式会社 | ディジタル色信号復調装置 |
| JP3216395B2 (ja) * | 1994-02-25 | 2001-10-09 | 松下電器産業株式会社 | Ｙ／ｃ分離装置 |
| JP3276242B2 (ja) * | 1994-05-23 | 2002-04-22 | 三菱電機株式会社 | ディジタル色信号復調装置 |
| US5635995A (en) * | 1995-06-07 | 1997-06-03 | David Sarnoff Research Center, Inc. | Dual chrominance signal processor for combined TV/VCR systems |
| US5703656A (en) * | 1995-12-12 | 1997-12-30 | Trw Inc. | Digital phase error detector for locking to color subcarrier of video signals |
| US5767915A (en) * | 1995-12-12 | 1998-06-16 | Trw Inc. | Digital color burst phase switch for pal video systems |
| US5815220A (en) * | 1996-08-30 | 1998-09-29 | Texas Instruments Incorporated | Color demodulation for digital television |
-
1996
- 1996-04-22 JP JP10038796A patent/JP3304036B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-08 US US08/827,727 patent/US6034735A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1085766A3 (en) * | 1999-09-20 | 2005-11-02 | Matsushita Electric Industrial Co., Ltd. | Digital color signal reproducing circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6034735A (en) | 2000-03-07 |
| JP3304036B2 (ja) | 2002-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4700217A (en) | Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| KR950004116B1 (ko) | 비데오 신호 처리 시스템 | |
| US6522366B1 (en) | Dual-loop PLL circuit and chrominance demodulation circuit | |
| JP2000069495A (ja) | ディジタル多方式標準カラ―信号の復調方法及び装置 | |
| EP0160531B1 (en) | Demodulator circuits for amplitude-modulated signals | |
| JPH11355796A (ja) | 色復調回路およびデジタル画像処理装置 | |
| US5153714A (en) | Circuit for removing jitter of chrominance signal and television set using the same | |
| JP4612201B2 (ja) | 色信号復調装置 | |
| JP2737164B2 (ja) | ディジタル復調回路 | |
| JP2725300B2 (ja) | ディジタルカラー復調回路 | |
| JPH01175480A (ja) | ディジタルテレビジョン受像機 | |
| KR0141113B1 (ko) | 색신호 복조용 캐리어 발생기 | |
| JPH05227546A (ja) | デジタル映像信号処理装置 | |
| JPH0352717B2 (ja) | ||
| JPH10224814A (ja) | 復調回路 | |
| JPS5931273B2 (ja) | カラ−テレビジヨン信号の復調装置 | |
| JPH01175481A (ja) | ディジタルテレビジョン受像機 | |
| JPH0217784A (ja) | 色差信号復調器 | |
| JPS60229583A (ja) | Ａｍ変調ビデオ信号の復調回路 | |
| JPS62209988A (ja) | 色復調回路 | |
| JPH05308648A (ja) | デジタル移相回路 | |
| JPH11308631A (ja) | 画像信号処理装置 | |
| JPS63263991A (ja) | 色信号復調器 | |
| JPS6320994A (ja) | Ａｆｃ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |