JPH09152628A - アクティブマトリクス基板およびそれを備える表示装置 - Google Patents
アクティブマトリクス基板およびそれを備える表示装置Info
- Publication number
- JPH09152628A JPH09152628A JP24793396A JP24793396A JPH09152628A JP H09152628 A JPH09152628 A JP H09152628A JP 24793396 A JP24793396 A JP 24793396A JP 24793396 A JP24793396 A JP 24793396A JP H09152628 A JPH09152628 A JP H09152628A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- matrix substrate
- electrode
- tft
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Abstract
(57)【要約】
【課題】 ＴＦＴの通電時間の経過に伴う特性変化を小
さくして寿命を長くできるようにする。 【解決手段】 基板１０上に複数のゲート配線および複
数のソース配線が相互に交差して形成され、その交差す
る部分の近傍に設けられたＴＦＴ２にて、マトリクス状
に設けられた画素電極６が制御される。また、ＴＦＴ
２、ゲート配線およびソース配線を覆って基板１０の上
に層間絶縁膜１７が形成され、画素電極６が層間絶縁膜
１７の上に形成されると共に層間絶縁膜１７を貫くコン
タクトホール７を介してＴＦＴ２のドレイン電極１５ｂ
と接続され、かつ、画素電極６の一部がＴＦＴ２の半導
体層１３におけるチャネル領域上を覆っている。
さくして寿命を長くできるようにする。 【解決手段】 基板１０上に複数のゲート配線および複
数のソース配線が相互に交差して形成され、その交差す
る部分の近傍に設けられたＴＦＴ２にて、マトリクス状
に設けられた画素電極６が制御される。また、ＴＦＴ
２、ゲート配線およびソース配線を覆って基板１０の上
に層間絶縁膜１７が形成され、画素電極６が層間絶縁膜
１７の上に形成されると共に層間絶縁膜１７を貫くコン
タクトホール７を介してＴＦＴ２のドレイン電極１５ｂ
と接続され、かつ、画素電極６の一部がＴＦＴ２の半導
体層１３におけるチャネル領域上を覆っている。
Description
【０００１】
【発明の属する技術分野】本発明は、表示媒体として、
たとえば液晶を用いた液晶表示装置等の表示装置に対し
て使用される、アクティブマトリクス基板およびそれを
備える表示装置に関する。
たとえば液晶を用いた液晶表示装置等の表示装置に対し
て使用される、アクティブマトリクス基板およびそれを
備える表示装置に関する。
【０００２】
【従来の技術】上述した液晶表示装置としては、液晶を
挟む一対の基板の一方に図１０に示す等価回路からなる
アクティブマトリクス基板が用いられている。このアク
ティブマトリクス基板は、画素電極のオンオフ制御を薄
膜トランジスタ（以下、ＴＦＴと省略する）２を用いて
行う構成となっており、ＴＦＴ２はマトリクス状に配設
されている。ＴＦＴ２のゲート電極にはゲート配線３が
接続され、ＴＦＴ２はゲート配線３からの信号により駆
動される。ＴＦＴ２のソース電極にはソース配線５が接
続され、ＴＦＴ２のドレイン電極には画素電極が接続さ
れ、ソース配線５を送られるビデオ信号等は、ゲート配
線３にてＴＦＴ２がオンとなっているときに、ソース電
極およびドレイン電極を介して画素電極に入力される。
また、ＴＦＴ２のドレイン電極には、マトリクス状に設
けられた絵素容量１の一方の端子が接続される。各絵素
容量１のもう一方の端子は、絵素容量配線４に接続され
ており、このアクティブマトリクス基板に対して間に液
晶を挟んで対向基板を配設することにより構成される液
晶セルとなした場合に、その対向基板上に形成されてい
る対向電極と接続される。
挟む一対の基板の一方に図１０に示す等価回路からなる
アクティブマトリクス基板が用いられている。このアク
ティブマトリクス基板は、画素電極のオンオフ制御を薄
膜トランジスタ（以下、ＴＦＴと省略する）２を用いて
行う構成となっており、ＴＦＴ２はマトリクス状に配設
されている。ＴＦＴ２のゲート電極にはゲート配線３が
接続され、ＴＦＴ２はゲート配線３からの信号により駆
動される。ＴＦＴ２のソース電極にはソース配線５が接
続され、ＴＦＴ２のドレイン電極には画素電極が接続さ
れ、ソース配線５を送られるビデオ信号等は、ゲート配
線３にてＴＦＴ２がオンとなっているときに、ソース電
極およびドレイン電極を介して画素電極に入力される。
また、ＴＦＴ２のドレイン電極には、マトリクス状に設
けられた絵素容量１の一方の端子が接続される。各絵素
容量１のもう一方の端子は、絵素容量配線４に接続され
ており、このアクティブマトリクス基板に対して間に液
晶を挟んで対向基板を配設することにより構成される液
晶セルとなした場合に、その対向基板上に形成されてい
る対向電極と接続される。
【０００３】図１５は、上述した等価回路を有するアク
ティブマトリクス基板の断面（図１４のＢ−Ｂ′線によ
る断面）を示し、図１４はそのアクティブマトリクス基
板の平面図、図１６はそのアクティブマトリクス基板に
形成されたＴＦＴ部分の平面図を示す。このアクティブ
マトリクス基板は、透明絶縁性基板１０上にソース配線
５とゲート配線３とが交差して形成され、両配線３と５
との交差する部分の近傍にＴＦＴ２が形成されている。
ティブマトリクス基板の断面（図１４のＢ−Ｂ′線によ
る断面）を示し、図１４はそのアクティブマトリクス基
板の平面図、図１６はそのアクティブマトリクス基板に
形成されたＴＦＴ部分の平面図を示す。このアクティブ
マトリクス基板は、透明絶縁性基板１０上にソース配線
５とゲート配線３とが交差して形成され、両配線３と５
との交差する部分の近傍にＴＦＴ２が形成されている。
【０００４】このＴＦＴ２は、上記ゲート配線３から分
岐したゲート電極ｌｌの上に形成されている。上記ゲー
ト電極ｌｌはゲート絶縁膜１２にて覆われており、ゲー
ト電極ｌｌの上方のゲート絶縁膜１２の上には半導体層
１３が形成されている。ゲート電極ｌｌの上方の半導体
層１３の上にはチャネル保護膜１４が形成され、チャネ
ル保護膜１４の上で分断してｎ+Ｓｉ層からなるソース
電極１５ａおよびドレイン電極１５ｂが半導体層１３お
よびゲート絶縁膜１２の上に形成されている。ソース電
極１５ａおよびドレイン電極１５ｂの上に一部を重畳し
て透明導電膜１６′が形成され、この透明導電膜１６′
の上に金属層１６が形成されている。ソース電極１５ａ
側の透明導電膜１６′および金属層１６は２層構造とし
たソース配線となっている。
岐したゲート電極ｌｌの上に形成されている。上記ゲー
ト電極ｌｌはゲート絶縁膜１２にて覆われており、ゲー
ト電極ｌｌの上方のゲート絶縁膜１２の上には半導体層
１３が形成されている。ゲート電極ｌｌの上方の半導体
層１３の上にはチャネル保護膜１４が形成され、チャネ
ル保護膜１４の上で分断してｎ+Ｓｉ層からなるソース
電極１５ａおよびドレイン電極１５ｂが半導体層１３お
よびゲート絶縁膜１２の上に形成されている。ソース電
極１５ａおよびドレイン電極１５ｂの上に一部を重畳し
て透明導電膜１６′が形成され、この透明導電膜１６′
の上に金属層１６が形成されている。ソース電極１５ａ
側の透明導電膜１６′および金属層１６は２層構造とし
たソース配線となっている。
【０００５】この状態の基板の上には、ＴＦＴ２よりも
広い範囲にわたり、層間絶縁膜１７および透明導電層か
らなる画素電極６（図中の太線内）がこの順に形成され
ている。画素電極６は、層間絶縁膜１７を貫くコンタク
トホール７を介してＴＦＴ２のドレイン電極１５ｂと接
続されている。
広い範囲にわたり、層間絶縁膜１７および透明導電層か
らなる画素電極６（図中の太線内）がこの順に形成され
ている。画素電極６は、層間絶縁膜１７を貫くコンタク
トホール７を介してＴＦＴ２のドレイン電極１５ｂと接
続されている。
【０００６】このように構成されたアクティブマトリク
ス基板においては、ゲート配線およびソース配線と、画
素電極６との間には層間絶縁膜１７が形成されているた
め、ゲート配線及びソース配線の両方に対して画素電極
６をオーバーラップさせることが可能となる。これによ
って、開口率の向上や、前記の配線に起因する電界をシ
ールドすることができる。この様な構造は、例えば特開
昭５８−１７２６８５に開示されている。
ス基板においては、ゲート配線およびソース配線と、画
素電極６との間には層間絶縁膜１７が形成されているた
め、ゲート配線及びソース配線の両方に対して画素電極
６をオーバーラップさせることが可能となる。これによ
って、開口率の向上や、前記の配線に起因する電界をシ
ールドすることができる。この様な構造は、例えば特開
昭５８−１７２６８５に開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の逆スタガーＴＦＴを有するアクティブマトリク
ス基板においては、ＴＦＴの通電時間の経過に伴う特性
変化が大きいという問題があった。
た従来の逆スタガーＴＦＴを有するアクティブマトリク
ス基板においては、ＴＦＴの通電時間の経過に伴う特性
変化が大きいという問題があった。
【０００８】図１１は、黒の一様表示の場合を想定し、
ソース配線に±３．５Ｖの信号を入力した状態でゲート
配線における電位のローレベル（Ｖｇｌ）を変化させ、
表示が白く変化するレベルをプロットしたものである。
横軸に通電時間をとり、縦軸にゲート配線のローレベル
（Ｖｇｌ）をとっている。
ソース配線に±３．５Ｖの信号を入力した状態でゲート
配線における電位のローレベル（Ｖｇｌ）を変化させ、
表示が白く変化するレベルをプロットしたものである。
横軸に通電時間をとり、縦軸にゲート配線のローレベル
（Ｖｇｌ）をとっている。
【０００９】この図において、Ｖｇｌの値が大きいほ
ど、ＴＦＴのＯＦＦ特性のマージンが大きいと言える。
例えば、Ｖｇｌ＝−８Ｖで動作させた場合には、図１１
のＡにて示す従来のアクティブマトリクス基板の構造で
は２００時間の動作で不良、つまり寿命となるため、実
際の使用にはまったく耐えられないことが解る。このよ
うな特性になるのは、層間絶縁膜として有機薄膜を用い
た場合、特に顕著である。
ど、ＴＦＴのＯＦＦ特性のマージンが大きいと言える。
例えば、Ｖｇｌ＝−８Ｖで動作させた場合には、図１１
のＡにて示す従来のアクティブマトリクス基板の構造で
は２００時間の動作で不良、つまり寿命となるため、実
際の使用にはまったく耐えられないことが解る。このよ
うな特性になるのは、層間絶縁膜として有機薄膜を用い
た場合、特に顕著である。
【００１０】また、ＯＦＦ特性がずれた場合、ノーマリ
ーホワイトモードにおいて表示が白っぽく見える「かす
み現象」が起こり、表示品位が著しく悪いものになると
いう問題があった。
ーホワイトモードにおいて表示が白っぽく見える「かす
み現象」が起こり、表示品位が著しく悪いものになると
いう問題があった。
【００１１】本発明は、このような従来技術の課題を解
決すべくなされたものであり、ＴＦＴの通電時間の経過
に伴う特性変化を小さくして寿命を長くできるアクティ
ブマトリクス基板およびそれを備える表示装置を提供す
ることを目的とする。
決すべくなされたものであり、ＴＦＴの通電時間の経過
に伴う特性変化を小さくして寿命を長くできるアクティ
ブマトリクス基板およびそれを備える表示装置を提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、ゲート配線と、ソース配線と、ゲート配
線とソース配線との交差部の近傍に設けられた薄膜トラ
ンジスタとを有し、該薄膜トランジスタは該ゲート配線
に接続されたゲート電極と、該ソース配線に接続された
ソース電極と、画素電極に接続されたドレイン電極とを
有するアクティブマトリクス基板であって、該薄膜トラ
ンジスタ、該ゲート配線および該ソース配線の上部に、
層間絶縁膜が設けられ、該層間絶縁膜上に該画素電極が
設けられ、該画素電極は該層間絶縁膜に形成されたコン
タクトホールを介して該ドレイン電極に接続されてお
り、該層間絶縁膜を介して、該薄膜トランジスタのチャ
ネル領域に対向するように導電性層が形成されており、
そのことによって上記目的が達成される。
リクス基板は、ゲート配線と、ソース配線と、ゲート配
線とソース配線との交差部の近傍に設けられた薄膜トラ
ンジスタとを有し、該薄膜トランジスタは該ゲート配線
に接続されたゲート電極と、該ソース配線に接続された
ソース電極と、画素電極に接続されたドレイン電極とを
有するアクティブマトリクス基板であって、該薄膜トラ
ンジスタ、該ゲート配線および該ソース配線の上部に、
層間絶縁膜が設けられ、該層間絶縁膜上に該画素電極が
設けられ、該画素電極は該層間絶縁膜に形成されたコン
タクトホールを介して該ドレイン電極に接続されてお
り、該層間絶縁膜を介して、該薄膜トランジスタのチャ
ネル領域に対向するように導電性層が形成されており、
そのことによって上記目的が達成される。
【００１３】前記導電性層は前記ドレイン電極に電気的
に接続されていてもよい。
に接続されていてもよい。
【００１４】前記導電性層は前記ソース電極に電気的に
接続されていてもよい。
接続されていてもよい。
【００１５】前記導電性層はフローティング状態（電気
的に浮いた状態）にあってもよい。
的に浮いた状態）にあってもよい。
【００１６】前記導電性層は透明導電材料から形成され
ていもよいし、遮光性導電材料から形成されていてもよ
い。
ていもよいし、遮光性導電材料から形成されていてもよ
い。
【００１７】前記導電性層は前記画素電極の一部から形
成されていてもよい。
成されていてもよい。
【００１８】前記導電性層は、前記層間絶縁膜を介し
て、前記ソース電極及び前記ドレイン電極の双方の少な
くとも一部にオーバーラップして形成されることが、好
ましい。
て、前記ソース電極及び前記ドレイン電極の双方の少な
くとも一部にオーバーラップして形成されることが、好
ましい。
【００１９】前記層間絶縁膜は有機材料から形成されて
いることが、好ましい。
いることが、好ましい。
【００２０】本発明の表示装置は、前記のアクティブマ
トリクス基板と、表示媒体層と、該表示媒体層を介して
該アクティブマトリクス基板と対向する対向基板とを有
し、そのことによって上記目的が達成される。
トリクス基板と、表示媒体層と、該表示媒体層を介して
該アクティブマトリクス基板と対向する対向基板とを有
し、そのことによって上記目的が達成される。
【００２１】前記向基板は、ブラックマトリクスを有さ
ないカラーフィルター層を備えていることが好ましい。
ないカラーフィルター層を備えていることが好ましい。
【００２２】以下に、本発明の作用について説明する。
【００２３】本発明においては、ゲート配線およびソー
ス配線の交差する部分の近傍に設けられたＴＦＴのチャ
ネル領域が、層間絶縁膜の上に形成された画素電極や別
の電極で覆われている。これによって、ＴＦＴ通電動作
時のＯＦＦ特性の変化を小さくすることができ、ＯＦＦ
特性に大幅なマージンを持つとともに高い信頼性を確保
することができる。よって、ＯＦＦ特性がずれに伴う前
記「かすみ現象」の発生を防止することができる。
ス配線の交差する部分の近傍に設けられたＴＦＴのチャ
ネル領域が、層間絶縁膜の上に形成された画素電極や別
の電極で覆われている。これによって、ＴＦＴ通電動作
時のＯＦＦ特性の変化を小さくすることができ、ＯＦＦ
特性に大幅なマージンを持つとともに高い信頼性を確保
することができる。よって、ＯＦＦ特性がずれに伴う前
記「かすみ現象」の発生を防止することができる。
【００２４】また、ＴＦＴのチャネル領域を覆う電極は
他の電極から電気的に独立していてもよい。また、ＴＦ
Ｔのチャネル領域を覆う電極に金属層を用いると、ＴＦ
Ｔのチャネル領域への光漏れを防止でき、これに伴っ
て、ブラックマトリクスが不要なカラーフィルタを使用
してカラー表示が可能な表示装置を実現することができ
る。
他の電極から電気的に独立していてもよい。また、ＴＦ
Ｔのチャネル領域を覆う電極に金属層を用いると、ＴＦ
Ｔのチャネル領域への光漏れを防止でき、これに伴っ
て、ブラックマトリクスが不要なカラーフィルタを使用
してカラー表示が可能な表示装置を実現することができ
る。
【００２５】
【発明の実施の形態】以下に、本発明の実施形態につい
て説明する。
て説明する。
【００２６】（第１の実施形態）図１は本実施形態にお
けるアクティブマトリクス基板の構成を示す平面図であ
り、図２はそのアクティブマトリクス基板のＴＦＴ部を
示す平面図、図３は図１のＡ−Ａ′線による断面図を示
す。
けるアクティブマトリクス基板の構成を示す平面図であ
り、図２はそのアクティブマトリクス基板のＴＦＴ部を
示す平面図、図３は図１のＡ−Ａ′線による断面図を示
す。
【００２７】このアクティブマトリクス基板は、透明絶
縁性基板１０上に、データ信号を供給するための信号配
線としてのソース配線５と走査信号を供給するための走
査配線としてのゲート配線３とが交差して形成され、両
配線３と５との交差する部分の近傍にＴＦＴ２が形成さ
れている。
縁性基板１０上に、データ信号を供給するための信号配
線としてのソース配線５と走査信号を供給するための走
査配線としてのゲート配線３とが交差して形成され、両
配線３と５との交差する部分の近傍にＴＦＴ２が形成さ
れている。
【００２８】このＴＦＴ２は、上記ゲート配線３から分
岐したゲート電極ｌｌの上に形成されている。上記ゲー
ト電極ｌｌはゲート絶縁膜１２にて覆われており、ゲー
ト電極ｌｌの上方のゲート絶縁膜１２の上には半導体層
１３が形成されている。ゲート電極ｌｌの上方の半導体
層１３の上にはチャネル保護膜１４が形成されている。
岐したゲート電極ｌｌの上に形成されている。上記ゲー
ト電極ｌｌはゲート絶縁膜１２にて覆われており、ゲー
ト電極ｌｌの上方のゲート絶縁膜１２の上には半導体層
１３が形成されている。ゲート電極ｌｌの上方の半導体
層１３の上にはチャネル保護膜１４が形成されている。
【００２９】上記チャネル保護膜１４の上で分断してｎ
+Ｓｉ層からなるソース電極１５ａおよびドレイン電極
１５ｂが半導体層１３およびゲート絶縁膜１２の上に形
成されている。ソース電極１５ａおよびドレイン電極１
５ｂの上に一部を重畳して透明導電膜１６′が形成さ
れ、この透明導電膜１６′の上に金属層１６が形成され
ている。ソース電極１５ａ側の透明導電膜１６′および
金属層１６は２層構造としたソース配線となっている。
+Ｓｉ層からなるソース電極１５ａおよびドレイン電極
１５ｂが半導体層１３およびゲート絶縁膜１２の上に形
成されている。ソース電極１５ａおよびドレイン電極１
５ｂの上に一部を重畳して透明導電膜１６′が形成さ
れ、この透明導電膜１６′の上に金属層１６が形成され
ている。ソース電極１５ａ側の透明導電膜１６′および
金属層１６は２層構造としたソース配線となっている。
【００３０】この状態の基板の上には、ＴＦＴ２よりも
広い範囲にわたり、有機材料として、例えばアクリル系
樹脂、ポリイミド等を用いた有機薄膜からなる層間絶縁
膜１７と、透明導電層からなる画素電極６とがこの順に
形成されている。画素電極６は、層間絶縁膜１７を貫く
コンタクトホール７を介してＴＦＴ２のドレイン電極１
５ｂと接続されており、ＴＦＴ２を覆い、かつ、画素電
極６の周縁部をソース配線５およびゲート配線３の少な
くとも一部とオーバーラップした状態に形成されてい
る。
広い範囲にわたり、有機材料として、例えばアクリル系
樹脂、ポリイミド等を用いた有機薄膜からなる層間絶縁
膜１７と、透明導電層からなる画素電極６とがこの順に
形成されている。画素電極６は、層間絶縁膜１７を貫く
コンタクトホール７を介してＴＦＴ２のドレイン電極１
５ｂと接続されており、ＴＦＴ２を覆い、かつ、画素電
極６の周縁部をソース配線５およびゲート配線３の少な
くとも一部とオーバーラップした状態に形成されてい
る。
【００３１】したがって、このアクティブマトリクス基
板においては、ＴＦＴ２のドレイン電極１５ｂに電気的
に接続された透明導電膜１６’に、層間絶縁膜１７を貫
くコンタクトホール７を介して透明導電層からなる画素
電極６が電気的に接続され、また、ＴＦＴ２のチャネル
領域を覆う構成としてある。従って、この構造ではＴＦ
Ｔ２の上部及び周辺においても全て液晶分子を配向させ
ることができるので、開口率を向上する効果がある。
板においては、ＴＦＴ２のドレイン電極１５ｂに電気的
に接続された透明導電膜１６’に、層間絶縁膜１７を貫
くコンタクトホール７を介して透明導電層からなる画素
電極６が電気的に接続され、また、ＴＦＴ２のチャネル
領域を覆う構成としてある。従って、この構造ではＴＦ
Ｔ２の上部及び周辺においても全て液晶分子を配向させ
ることができるので、開口率を向上する効果がある。
【００３２】この構成において、実際の動作でのＴＦＴ
特性の変化Ｂを、図１１に併せて示す。この図１１のＢ
より理解されるように、ＴＦＴのドレイン電極と同じ電
位の電極を、層間絶縁膜を挟んでＴＦＴのチャネル領域
の上方に形成することにより、実際の動作時のＴＦＴの
ＯＦＦ特性の変化を小さくする効果がある。このＴＦＴ
の特性変動が小さくなる理由としては、層間絶縁膜１７
と、ＰＩ（ポリイミド配向膜）あるいは液晶とが接する
界面において通電動作中に電荷が誘起され、チャネル領
域の上部において帯電（チャージアップ）する現象が、
チャネル領域を覆うように電極を形成することにより緩
和されるからである。よって、ＯＦＦ特性のずれに伴う
「かすみ現象」の発生を防止でき、表示品位の向上を図
ることができる。
特性の変化Ｂを、図１１に併せて示す。この図１１のＢ
より理解されるように、ＴＦＴのドレイン電極と同じ電
位の電極を、層間絶縁膜を挟んでＴＦＴのチャネル領域
の上方に形成することにより、実際の動作時のＴＦＴの
ＯＦＦ特性の変化を小さくする効果がある。このＴＦＴ
の特性変動が小さくなる理由としては、層間絶縁膜１７
と、ＰＩ（ポリイミド配向膜）あるいは液晶とが接する
界面において通電動作中に電荷が誘起され、チャネル領
域の上部において帯電（チャージアップ）する現象が、
チャネル領域を覆うように電極を形成することにより緩
和されるからである。よって、ＯＦＦ特性のずれに伴う
「かすみ現象」の発生を防止でき、表示品位の向上を図
ることができる。
【００３３】かかる実施形態のアクティブマトリクス基
板に対して、間に液晶を挟んで対向基板を対向配設して
構成した液晶表示装置は、信頼性の高いものとなる。
板に対して、間に液晶を挟んで対向基板を対向配設して
構成した液晶表示装置は、信頼性の高いものとなる。
【００３４】（第２の実施形態）本発明の第２の実施形
態について説明する。
態について説明する。
【００３５】図４は、本実施形態におけるアクティブマ
トリクス基板を示す平面図であり、図５はそのＴＦＴ部
分を示す断面図である。なお、図４および図５において
は、上述した図１〜図３と同一部分には同一番号を付し
ている。
トリクス基板を示す平面図であり、図５はそのＴＦＴ部
分を示す断面図である。なお、図４および図５において
は、上述した図１〜図３と同一部分には同一番号を付し
ている。
【００３６】この実施形態のアクティブマトリクス基板
は、ＴＦＴ２のドレイン電極１５ｂに電気的に接続され
た透明導電膜１６’に、層間絶縁膜１７を貫くコンタク
トホール７を介して透明導電層からなる画素電極６が電
気的に接続した状態に形成されている。この画素電極６
の周縁部は、ソース配線５およびゲート配線３の少なく
とも一部とオーバーラップさせている。更に、画素電極
６とは電気的に独立した状態で透明導電層からなる電極
１８がＴＦＴ２のチャネル領域を少なくとも覆うように
形成されている。電極１８にてＴＦＴ２を覆う部分は、
半導体層１３のチャネル領域以外にソース電極１５ａお
よびドレイン電極１５ｂの少なくとも一方の一部または
全部を覆うようにしてもよい。なお、他の部分は、第１
の実施形態と同様にした。
は、ＴＦＴ２のドレイン電極１５ｂに電気的に接続され
た透明導電膜１６’に、層間絶縁膜１７を貫くコンタク
トホール７を介して透明導電層からなる画素電極６が電
気的に接続した状態に形成されている。この画素電極６
の周縁部は、ソース配線５およびゲート配線３の少なく
とも一部とオーバーラップさせている。更に、画素電極
６とは電気的に独立した状態で透明導電層からなる電極
１８がＴＦＴ２のチャネル領域を少なくとも覆うように
形成されている。電極１８にてＴＦＴ２を覆う部分は、
半導体層１３のチャネル領域以外にソース電極１５ａお
よびドレイン電極１５ｂの少なくとも一方の一部または
全部を覆うようにしてもよい。なお、他の部分は、第１
の実施形態と同様にした。
【００３７】この場合の通電動作時のＴＦＴの特性変動
Ｃを図１１に併せて示す。この図１１のＣより理解され
るように、ＴＦＴのチャネル領域上に設ける電極をフロ
ーティング状態にする（他の電極から電気的に独立させ
る）ことにより、第１の実施形態の場合と比較しても一
層特性変動抑制の効果が高くなっている。
Ｃを図１１に併せて示す。この図１１のＣより理解され
るように、ＴＦＴのチャネル領域上に設ける電極をフロ
ーティング状態にする（他の電極から電気的に独立させ
る）ことにより、第１の実施形態の場合と比較しても一
層特性変動抑制の効果が高くなっている。
【００３８】その理由としては、有機薄膜からなる層間
絶縁膜と、配向膜としてのポリイミド（ＰＩ）や液晶材
料（ＬＣ）とが、ＴＦＴ２のチャネル領域の上部で接す
ることが無くなり、帯電によるチャージアップが緩和さ
れるからである。さらに、この独立した電極１８はＴＦ
Ｔ２のソース電極１５ａ及びドレイン電極１５ｂとの重
なりを持たせ、ある程度の容量成分を持たせることによ
って、ソース電極１５ａおよびドレイン電極１５ｂ、並
びに、上記アクティブマトリクス基板に対して液晶を挟
んで向かい合う対向電極などの電極との間のバランスを
反映した中間的な電位になり、チャージアップ緩和の効
果がより一層顕著となるからである。よって、ＯＦＦ特
性のずれに伴う「かすみ現象」の発生を防止でき、表示
品位の向上を図ることができる。但し、独立した電極１
８をＴＦＴ２のソース電極１５ａ及びドレイン電極１５
ｂと重なっていない構成としても、容量成分は持ってい
るので従来よりは信頼性向上に効果があることは言うま
でもない。この構成では、実施形態１と比較して、ＴＦ
Ｔの特性変動の抑制効果が高い。しかしながら、電極を
分離するための領域から漏れる光を遮光する必要がある
ので、開口率は実施形態１の構成よりも低くなる。実際
の表示装置の設計において、どちらの構成を採用するか
は、それぞれの表示装置の用途に応じて、表示特性や信
頼性を考慮して決定すればよい。
絶縁膜と、配向膜としてのポリイミド（ＰＩ）や液晶材
料（ＬＣ）とが、ＴＦＴ２のチャネル領域の上部で接す
ることが無くなり、帯電によるチャージアップが緩和さ
れるからである。さらに、この独立した電極１８はＴＦ
Ｔ２のソース電極１５ａ及びドレイン電極１５ｂとの重
なりを持たせ、ある程度の容量成分を持たせることによ
って、ソース電極１５ａおよびドレイン電極１５ｂ、並
びに、上記アクティブマトリクス基板に対して液晶を挟
んで向かい合う対向電極などの電極との間のバランスを
反映した中間的な電位になり、チャージアップ緩和の効
果がより一層顕著となるからである。よって、ＯＦＦ特
性のずれに伴う「かすみ現象」の発生を防止でき、表示
品位の向上を図ることができる。但し、独立した電極１
８をＴＦＴ２のソース電極１５ａ及びドレイン電極１５
ｂと重なっていない構成としても、容量成分は持ってい
るので従来よりは信頼性向上に効果があることは言うま
でもない。この構成では、実施形態１と比較して、ＴＦ
Ｔの特性変動の抑制効果が高い。しかしながら、電極を
分離するための領域から漏れる光を遮光する必要がある
ので、開口率は実施形態１の構成よりも低くなる。実際
の表示装置の設計において、どちらの構成を採用するか
は、それぞれの表示装置の用途に応じて、表示特性や信
頼性を考慮して決定すればよい。
【００３９】以上のことは、チャネル領域を覆う電極の
電位をソース配線と同じにした場合にも同様の効果が得
られた。
電位をソース配線と同じにした場合にも同様の効果が得
られた。
【００４０】（第３の実施形態）本発明の第３の実施形
態について説明する。本実施形態においては、ＴＦＴの
チャネル領域への遮光を目的とし、第２の実施形態にお
いて透明導電膜によって作製したフローティング状態に
ある電極を、金属膜で形成した。
態について説明する。本実施形態においては、ＴＦＴの
チャネル領域への遮光を目的とし、第２の実施形態にお
いて透明導電膜によって作製したフローティング状態に
ある電極を、金属膜で形成した。
【００４１】図６は本実施形態におけるアクティブマト
リクス基板を示す平面図であり、図７はそのＴＦＴ部分
を示す断面図である。これら図６および７は、図４およ
び５と同一部分には同一番号を付している。本実施形態
のアクティブマトリクス基板は、画素電極６が第２の実
施形態と同様に形成されていると共に、ＴＦＴ２のチャ
ネル領域を遮光すべく、ＴＦＴ２の上に金属膜からな
る、独立した電極１９が形成されている。電極１９にて
ＴＦＴ２を覆う部分は、少なくともチャネル領域を覆う
ようにすればよい。他の部分は、第２の実施形態と同様
にした。
リクス基板を示す平面図であり、図７はそのＴＦＴ部分
を示す断面図である。これら図６および７は、図４およ
び５と同一部分には同一番号を付している。本実施形態
のアクティブマトリクス基板は、画素電極６が第２の実
施形態と同様に形成されていると共に、ＴＦＴ２のチャ
ネル領域を遮光すべく、ＴＦＴ２の上に金属膜からな
る、独立した電極１９が形成されている。電極１９にて
ＴＦＴ２を覆う部分は、少なくともチャネル領域を覆う
ようにすればよい。他の部分は、第２の実施形態と同様
にした。
【００４２】本実施形態による場合には、ＴＦＴ２のチ
ャネル領域への遮光を金属膜１９によって行うことが可
能となる。また、画素電極６の周縁部がソース配線５お
よびゲート配線３の少なくとも一部とオーバーラップさ
せてあるので、上記アクティブマトリクス基板に対して
表示媒体（液晶等）を挟んで反対側に配置される対向基
板の対向電極に設けられるカラーフィルタとして、ブラ
ックマトリクスの無いものを使うことも可能になる。つ
まり、金属膜１９、ソース配線５およびゲート配線３が
ブラックマトリクスとして機能する。この場合、表示装
置としては、対向基板側を前面とする透過型として構成
される。また、独立した電極１９を金属膜にした構成の
場合でも、実験結果より、前述のチャージアップ緩和の
効果がより一層顕著になることに伴う信頼性向上につい
ての効果は、第２の実施形態のように独立した電極を透
明導電膜にて構成した場合と同じであった。
ャネル領域への遮光を金属膜１９によって行うことが可
能となる。また、画素電極６の周縁部がソース配線５お
よびゲート配線３の少なくとも一部とオーバーラップさ
せてあるので、上記アクティブマトリクス基板に対して
表示媒体（液晶等）を挟んで反対側に配置される対向基
板の対向電極に設けられるカラーフィルタとして、ブラ
ックマトリクスの無いものを使うことも可能になる。つ
まり、金属膜１９、ソース配線５およびゲート配線３が
ブラックマトリクスとして機能する。この場合、表示装
置としては、対向基板側を前面とする透過型として構成
される。また、独立した電極１９を金属膜にした構成の
場合でも、実験結果より、前述のチャージアップ緩和の
効果がより一層顕著になることに伴う信頼性向上につい
ての効果は、第２の実施形態のように独立した電極を透
明導電膜にて構成した場合と同じであった。
【００４３】（第４の実施形態）本発明の第４の実施形
態について説明する。
態について説明する。
【００４４】ここでは、図８および図９に基づいて、本
実施形態におけるアクティブマトリクス基板の断面構成
を説明する。本発明は、第１〜第３実施形態の各実施形
態において、チャネル保護膜１４を有するＴＦＴ構造に
限らず、チャネル保護膜無しのＴＦＴ構造のアクティブ
マトリクス基板にも適用できることはもちろんである。
また、実験結果より、信頼性向上についての効果は、チ
ャネル保護膜を有する場合と同一であった。
実施形態におけるアクティブマトリクス基板の断面構成
を説明する。本発明は、第１〜第３実施形態の各実施形
態において、チャネル保護膜１４を有するＴＦＴ構造に
限らず、チャネル保護膜無しのＴＦＴ構造のアクティブ
マトリクス基板にも適用できることはもちろんである。
また、実験結果より、信頼性向上についての効果は、チ
ャネル保護膜を有する場合と同一であった。
【００４５】（第５の実施形態）第５の実施形態を、図
１２及び１３を参照しながら説明する。図１２は、本施
形態のアクティブマトリクス基板の平面図であり、図１
３は、図１２のアクティブマトリクス基板を用いた液晶
表示装置の断面図である。
１２及び１３を参照しながら説明する。図１２は、本施
形態のアクティブマトリクス基板の平面図であり、図１
３は、図１２のアクティブマトリクス基板を用いた液晶
表示装置の断面図である。
【００４６】本実施形態では、画素電極６が実施形態１
と同様に形成されているとともに、ＴＦＴ２のチャネル
領域を遮光するために、金属膜からなる電極１９がＴＦ
Ｔ２上に形成されている。電極１９は、少なくともＴＦ
Ｔ２のチャネル領域を遮光するように形成すればよい。
他の構成については、実施形態１および３と同様の構成
とした。
と同様に形成されているとともに、ＴＦＴ２のチャネル
領域を遮光するために、金属膜からなる電極１９がＴＦ
Ｔ２上に形成されている。電極１９は、少なくともＴＦ
Ｔ２のチャネル領域を遮光するように形成すればよい。
他の構成については、実施形態１および３と同様の構成
とした。
【００４７】本実施形態によると、ＴＦＴ２のチャネル
領域を金属電極１９で遮光することができるだけでな
く、画素電極６のパターニングが容易になる。また、画
素電極６の周辺部をゲート配線３及びソース配線５の少
なくとも一部とオーバーラップさせている。従って、図
１３に示すように、対向基板２０に形成されるカラーフ
ィルタ層２２にブラックマスクを形成する必要がない。
すなわち、画素電極６の周辺部からの光は、ゲート配線
３及びソース配線５によって遮光されるので、対向基板
にブラックマスクを設ける必要がない。さらに、ＴＦＴ
２のチャネル領域も金属電極１９によって遮光される。
図１３に示した液晶表示装置は、対向基板側を前面（観
察者側）に配置した透過型液晶表示装置である。また、
独立した電極１９を金属膜で形成しても、チャージアッ
プが緩和される効果がより一層顕著になり、信頼性が向
上することは、実施形態２と同様であることを実験的に
確認した。
領域を金属電極１９で遮光することができるだけでな
く、画素電極６のパターニングが容易になる。また、画
素電極６の周辺部をゲート配線３及びソース配線５の少
なくとも一部とオーバーラップさせている。従って、図
１３に示すように、対向基板２０に形成されるカラーフ
ィルタ層２２にブラックマスクを形成する必要がない。
すなわち、画素電極６の周辺部からの光は、ゲート配線
３及びソース配線５によって遮光されるので、対向基板
にブラックマスクを設ける必要がない。さらに、ＴＦＴ
２のチャネル領域も金属電極１９によって遮光される。
図１３に示した液晶表示装置は、対向基板側を前面（観
察者側）に配置した透過型液晶表示装置である。また、
独立した電極１９を金属膜で形成しても、チャージアッ
プが緩和される効果がより一層顕著になり、信頼性が向
上することは、実施形態２と同様であることを実験的に
確認した。
【００４８】上述した各実施形態では層間絶縁膜として
有機薄膜を用いているが、本発明はこれに限らず、層間
絶縁膜にシリコン酸化膜、シリコン窒化膜等の無機膜を
用いる場合にも同様の効果が得られる。つまり、ＴＦＴ
の特性変動は層間絶縁膜として有機薄膜を用いた場合に
顕著であるが、本発明の効果はこれに限られる訳ではな
く、上述した無機膜を層間絶縁膜として用いる場合にも
ＴＦＴの特性変動は発生するが、それに対しても本発明
の構造は特性変動抑制の効果が得られる。
有機薄膜を用いているが、本発明はこれに限らず、層間
絶縁膜にシリコン酸化膜、シリコン窒化膜等の無機膜を
用いる場合にも同様の効果が得られる。つまり、ＴＦＴ
の特性変動は層間絶縁膜として有機薄膜を用いた場合に
顕著であるが、本発明の効果はこれに限られる訳ではな
く、上述した無機膜を層間絶縁膜として用いる場合にも
ＴＦＴの特性変動は発生するが、それに対しても本発明
の構造は特性変動抑制の効果が得られる。
【００４９】なお、層間絶縁膜の材料として、有機材料
を用いることによって、無機材料を用いる場合に比較し
て、以下のような利点がある。有機材料は無機材料に比
較して、誘電率が低いので、層間絶縁膜を介して対向す
る電極や配線などの導電層の間に形成される容量を小さ
くすることができる。また、有機材料を用いると、スピ
ンコート法等の塗布法を用いて、厚膜を形成しやすい。
上述した容量を十分に低下させるためには、有機膜の厚
さは約１．５μｍ以上であることが好ましい。好ましい
有機材料としては、可視光に対する透明度の高い、アク
リル系樹脂やポリイミド樹脂を挙げることができる。
を用いることによって、無機材料を用いる場合に比較し
て、以下のような利点がある。有機材料は無機材料に比
較して、誘電率が低いので、層間絶縁膜を介して対向す
る電極や配線などの導電層の間に形成される容量を小さ
くすることができる。また、有機材料を用いると、スピ
ンコート法等の塗布法を用いて、厚膜を形成しやすい。
上述した容量を十分に低下させるためには、有機膜の厚
さは約１．５μｍ以上であることが好ましい。好ましい
有機材料としては、可視光に対する透明度の高い、アク
リル系樹脂やポリイミド樹脂を挙げることができる。
【００５０】また、上述した実施形態では説明しなかっ
たが、チャネル領域を覆う電極は、接地したり、または
対向電極に接続してもよく、このようにしても同様の効
果が得られるのは言うまでもない。
たが、チャネル領域を覆う電極は、接地したり、または
対向電極に接続してもよく、このようにしても同様の効
果が得られるのは言うまでもない。
【００５１】また、本発明は、上述した各実施形態にお
いて用いる逆スタガー型ＴＦＴに限らず、スタガー型Ｔ
ＦＴにも適用できることはもちろんである。
いて用いる逆スタガー型ＴＦＴに限らず、スタガー型Ｔ
ＦＴにも適用できることはもちろんである。
【００５２】また、上記各実施形態では半導体層の全域
がチャネル領域である薄膜トランジスタの場合に適用し
ているが、本発明はこれに限らず、半導体層の一部がチ
ャネル領域である薄膜トランジスタに対しても適用で
き、その場合にもチャネル領域を覆うように所望の電極
を適当な大きさで形成すればよい。
がチャネル領域である薄膜トランジスタの場合に適用し
ているが、本発明はこれに限らず、半導体層の一部がチ
ャネル領域である薄膜トランジスタに対しても適用で
き、その場合にもチャネル領域を覆うように所望の電極
を適当な大きさで形成すればよい。
【００５３】
【発明の効果】以上詳述したように、本発明による場合
には、ゲート配線およびソース配線の交差する部分の近
傍に設けられたＴＦＴのチャネル領域が、層間絶縁膜の
上に形成された画素電極や別の電極で覆われるので、Ｔ
ＦＴ通電動作時のＯＦＦ特性の変化を小さくすることが
でき、これにより寿命を長くすることが可能になり、ま
た、ＯＦＦ特性に大幅なマージンを持つとともに高い信
頼性を確保することができる。よって、ＯＦＦ特性のず
れに伴う「かすみ現象」の発生を防止でき、表示品位の
向上が図れる。また、ＴＦＴのチャネル領域を覆う電極
に金属層を用いると、ＴＦＴのチャネル領域への光漏れ
を防止でき、加えて画素電極の周縁部をゲート配線およ
びソース配線の少なくとも一部とオーバーラップさせる
ことにより、ブラックマトリクスが不要なカラーフィル
タを使用してカラー表示が可能な表示装置を実現するこ
とができる。
には、ゲート配線およびソース配線の交差する部分の近
傍に設けられたＴＦＴのチャネル領域が、層間絶縁膜の
上に形成された画素電極や別の電極で覆われるので、Ｔ
ＦＴ通電動作時のＯＦＦ特性の変化を小さくすることが
でき、これにより寿命を長くすることが可能になり、ま
た、ＯＦＦ特性に大幅なマージンを持つとともに高い信
頼性を確保することができる。よって、ＯＦＦ特性のず
れに伴う「かすみ現象」の発生を防止でき、表示品位の
向上が図れる。また、ＴＦＴのチャネル領域を覆う電極
に金属層を用いると、ＴＦＴのチャネル領域への光漏れ
を防止でき、加えて画素電極の周縁部をゲート配線およ
びソース配線の少なくとも一部とオーバーラップさせる
ことにより、ブラックマトリクスが不要なカラーフィル
タを使用してカラー表示が可能な表示装置を実現するこ
とができる。
【図１】第１の実施形態におけるアクティブマトリクス
基板を示す平面図である。
基板を示す平面図である。
【図２】図１のアクティブマトリクス基板のＴＦＴ部分
を示す平面図である。
を示す平面図である。
【図３】図１のアクティブマトリクス基板のＡ−Ａ’線
に沿った断面図である。
に沿った断面図である。
【図４】第２の実施形態におけるアクティブマトリクス
基板のＴＦＴ部分を示す平面図である。
基板のＴＦＴ部分を示す平面図である。
【図５】第２の実施形態におけるアクティブマトリクス
基板における、図３と同様の部分を示す断面図である。
基板における、図３と同様の部分を示す断面図である。
【図６】第３の実施形態におけるアクティブマトリクス
基板のＴＦＴ部分を示す平面図である。
基板のＴＦＴ部分を示す平面図である。
【図７】第３の実施形態におけるアクティブマトリクス
基板における、図３と同様の部分を示す断面図である。
基板における、図３と同様の部分を示す断面図である。
【図８】第４の実施形態におけるアクティブマトリクス
基板における、図３と同様の部分を示す断面図である。
基板における、図３と同様の部分を示す断面図である。
【図９】第４の実施形態における他のアクティブマトリ
クス基板における、図３と同様の部分を示す断面図であ
る。
クス基板における、図３と同様の部分を示す断面図であ
る。
【図１０】ＴＦＴを備える液晶表示装置の一部であるア
クティブマトリクス基板の構成を示す等価回路図であ
る。
クティブマトリクス基板の構成を示す等価回路図であ
る。
【図１１】本発明による実施形態におけるアクティブマ
トリクス基板における通電時間とゲート配線の電位のロ
ーレベルとの関係を示す図であり、従来の場合の同様の
関係を併せて示している。
トリクス基板における通電時間とゲート配線の電位のロ
ーレベルとの関係を示す図であり、従来の場合の同様の
関係を併せて示している。
【図１２】第５の実施形態におけるアクティブマトリク
ス基板を示す平面図である。
ス基板を示す平面図である。
【図１３】図１２のアクティブマトリクス基板のＣ−
Ｃ’線に沿った断面図である。
Ｃ’線に沿った断面図である。
【図１４】アクティブマトリクス基板を示す平面図であ
る。
る。
【図１５】図１４のアクティブマトリクス基板のＢ−
Ｂ’線に沿った断面図である。
Ｂ’線に沿った断面図である。
【図１６】アクティブマトリクス基板のＴＦＴ部分を示
す平面図である。
す平面図である。
２ ＴＦＴ（薄膜トランジスタ） ３ ゲート配線 ５ ソース配線 ６ 画素電極 ７ コンタクトホール １０ 基板 １１ ゲート電極 ｌ２ ゲート絶縁膜 １３ 半導体層 １４ チャネル保護膜 １５ａ ソ一ス電極 １５ｂ ドレイン電極 １６′ 透明導電膜 １６ 金属層 １７ 層間絶縁膜 １８ 電極 １９ 電極
フロントページの続き (72)発明者 片山 幹雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (11)
- 【請求項１】 ゲート配線と、ソース配線と、ゲート配
線とソース配線との交差部の近傍に設けられた薄膜トラ
ンジスタとを有し、該薄膜トランジスタは該ゲート配線
に接続されたゲート電極と、該ソース配線に接続された
ソース電極と、画素電極に接続されたドレイン電極とを
有するアクティブマトリクス基板であって、 該薄膜トランジスタ、該ゲート配線および該ソース配線
の上部に、層間絶縁膜が設けられ、 該層間絶縁膜上に該画素電極が設けられ、該画素電極は
該層間絶縁膜に形成されたコンタクトホールを介して該
ドレイン電極に接続されており、 該層間絶縁膜を介して、該薄膜トランジスタのチャネル
領域に対向するように導電性層が形成されているアクテ
ィブマトリクス基板。 - 【請求項２】 前記導電性層は前記ドレイン電極に電気
的に接続されている請求項１に記載のアクティブマトリ
クス基板。 - 【請求項３】 前記導電性層は前記ソース電極に電気的
に接続されている請求項１に記載のアクティブマトリク
ス基板。 - 【請求項４】 前記導電性層はフローティング状態にあ
る請求項１に記載のアクティブマトリクス基板。 - 【請求項５】 前記導電性層は透明導電材料から形成さ
れている請求項１から４のいずれかに記載のアクティブ
マトリクス基板。 - 【請求項６】 前記導電性層は遮光性導電材料から形成
されている請求項１から４のいずれかに記載のアクティ
ブマトリクス基板。 - 【請求項７】 前記導電性層は前記画素電極の一部から
形成されている請求項１に記載のアクティブマトリクス
基板。 - 【請求項８】 前記導電性層は、前記層間絶縁膜を介し
て、前記ソース電極及び前記ドレイン電極の双方の少な
くとも一部にオーバーラップして形成されている請求項
１から７のいずれかに記載のアクティブマトリクス基
板。 - 【請求項９】 前記層間絶縁膜は有機材料から形成され
ている請求項１から８のいずれかに記載のアクティブマ
トリクス基板。 - 【請求項１０】 請求項１から９のいずれかに記載のア
クティブマトリクス基板と、表示媒体層と、該表示媒体
層を介して該アクティブマトリクス基板と対向する対向
基板とを有する表示装置。 - 【請求項１１】 前記対向基板は、ブラックマトリクス
を有さないカラーフィルター層を備えている請求項１０
に記載の表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24793396A JP3604106B2 (ja) | 1995-09-27 | 1996-09-19 | 液晶表示装置 |
| TW085111652A TW336286B (en) | 1996-09-19 | 1996-09-24 | Active matrix substrate and display device incorporating the same |
| US08/720,152 US6034747A (en) | 1995-09-27 | 1996-09-25 | Active matrix substrate and display device incorporating the same |
| EP05017104A EP1617282B1 (en) | 1995-09-27 | 1996-09-27 | Active matrix substrate and display device incorporating the same |
| EP96307103A EP0766120B1 (en) | 1995-09-27 | 1996-09-27 | Active matrix substrate and display device incorporating the same |
| EP09004485A EP2073056B1 (en) | 1995-09-27 | 1996-09-27 | Active matrix substrate and display device incorporating the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24997795 | 1995-09-27 | ||
| JP7-249977 | 1995-09-27 | ||
| JP24793396A JP3604106B2 (ja) | 1995-09-27 | 1996-09-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09152628A true JPH09152628A (ja) | 1997-06-10 |
| JP3604106B2 JP3604106B2 (ja) | 2004-12-22 |
Family
ID=26538489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24793396A Expired - Lifetime JP3604106B2 (ja) | 1995-09-27 | 1996-09-19 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6034747A (ja) |
| EP (3) | EP2073056B1 (ja) |
| JP (1) | JP3604106B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750473B2 (en) * | 1999-08-31 | 2004-06-15 | E-Ink Corporation | Transistor design for use in the construction of an electronically driven display |
| US6784949B1 (en) | 1999-03-11 | 2004-08-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| JP2005024625A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 液晶表示素子 |
| JP2008545155A (ja) * | 2005-06-30 | 2008-12-11 | ポリマー、ビジョン、リミテッド | 電界遮蔽体の使用による画素性能の向上 |
| WO2010024161A1 (ja) * | 2008-08-28 | 2010-03-04 | シャープ株式会社 | アクティブマトリクス基板およびそれを用いた表示装置 |
| US8786542B2 (en) | 2008-02-14 | 2014-07-22 | Sharp Kabushiki Kaisha | Display device including first and second scanning signal line groups |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) * | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| JP3966614B2 (ja) * | 1997-05-29 | 2007-08-29 | 三星電子株式会社 | 広視野角液晶表示装置 |
| JP3599972B2 (ja) | 1997-09-30 | 2004-12-08 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH11111991A (ja) | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JPH11111994A (ja) * | 1997-10-03 | 1999-04-23 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| JPH11274509A (ja) | 1998-03-26 | 1999-10-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び液晶表示装置 |
| JP3433101B2 (ja) | 1998-06-03 | 2003-08-04 | 三洋電機株式会社 | 表示装置 |
| JP3702096B2 (ja) * | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| JP2000258798A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 表示装置 |
| JP3826618B2 (ja) * | 1999-05-18 | 2006-09-27 | ソニー株式会社 | 液晶表示装置 |
| TW526355B (en) | 1999-07-14 | 2003-04-01 | Sanyo Electric Co | Reflection type liquid crystal display device |
| KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100628257B1 (ko) * | 2000-10-20 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | 반사형 및 반투과형 ｌｃｄ의 구조 |
| TW200304227A (en) * | 2002-03-11 | 2003-09-16 | Sanyo Electric Co | Top gate type thin film transistor |
| KR100731045B1 (ko) * | 2003-06-17 | 2007-06-22 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
| WO2005093506A1 (fr) * | 2004-03-29 | 2005-10-06 | Quanta Display Inc. | Structure de pixels et son procede de fabrication |
| US7880822B2 (en) * | 2006-02-10 | 2011-02-01 | Sharp Kabushiki Kaisha | Liquid crystal display panel and liquid crystal display device |
| CN101604695B (zh) * | 2008-06-10 | 2011-03-23 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示装置 |
| KR102090710B1 (ko) * | 2013-06-26 | 2020-03-19 | 삼성디스플레이 주식회사 | 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4103297A (en) * | 1976-12-20 | 1978-07-25 | Hughes Aircraft Company | Light-insensitive matrix addressed liquid crystal display system |
| JPS5694386A (en) * | 1979-12-27 | 1981-07-30 | Suwa Seikosha Kk | Liquiddcrystal display unit |
| JPS58159520A (ja) * | 1982-03-18 | 1983-09-21 | Seiko Epson Corp | 液晶表示パネル |
| JPS58172685A (ja) | 1982-04-01 | 1983-10-11 | セイコーエプソン株式会社 | 液晶表示体装置 |
| JPS59158553A (ja) * | 1983-02-28 | 1984-09-08 | Toshiba Corp | 光学的固体装置 |
| JPS61156025A (ja) * | 1984-12-27 | 1986-07-15 | Fujitsu Ltd | 表示装置 |
| JPS62143469A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 薄膜トランジスタ |
| JPS63292114A (ja) * | 1987-05-25 | 1988-11-29 | Toshiba Corp | アクティブマトリックス型液晶表示装置 |
| JPS6435351A (en) * | 1987-07-31 | 1989-02-06 | Nikkiso Co Ltd | Method for diagnosing water quality analyzer for water quality control of thermal power plant |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| JP3078554B2 (ja) * | 1989-11-08 | 2000-08-21 | セイコーエプソン株式会社 | 反射型液晶表示装置 |
| JPH03175430A (ja) * | 1989-12-05 | 1991-07-30 | Nec Corp | 反射型液晶表示装置 |
| JPH0474714A (ja) * | 1990-07-09 | 1992-03-10 | Seiko Epson Corp | Ｔｉ系超伝導材料 |
| JP2884782B2 (ja) * | 1991-01-21 | 1999-04-19 | 松下電器産業株式会社 | 液晶パネルおよびそれを用いた液晶投写型テレビ |
| JP2998255B2 (ja) * | 1991-04-04 | 2000-01-11 | セイコーエプソン株式会社 | 薄膜トランジスタ装置及びその製造方法 |
| JPH04358127A (ja) * | 1991-05-22 | 1992-12-11 | Oki Electric Ind Co Ltd | 薄膜トランジスタ型液晶表示装置 |
| JP2924506B2 (ja) * | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| DE69332142T2 (de) * | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
| JPH06230422A (ja) * | 1993-02-03 | 1994-08-19 | Fujitsu Ltd | 液晶パネル |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| US5641974A (en) * | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
-
1996
- 1996-09-19 JP JP24793396A patent/JP3604106B2/ja not_active Expired - Lifetime
- 1996-09-25 US US08/720,152 patent/US6034747A/en not_active Expired - Lifetime
- 1996-09-27 EP EP09004485A patent/EP2073056B1/en not_active Expired - Lifetime
- 1996-09-27 EP EP05017104A patent/EP1617282B1/en not_active Expired - Lifetime
- 1996-09-27 EP EP96307103A patent/EP0766120B1/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784949B1 (en) | 1999-03-11 | 2004-08-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| US6750473B2 (en) * | 1999-08-31 | 2004-06-15 | E-Ink Corporation | Transistor design for use in the construction of an electronically driven display |
| JP2005024625A (ja) * | 2003-06-30 | 2005-01-27 | Casio Comput Co Ltd | 液晶表示素子 |
| JP4496724B2 (ja) * | 2003-06-30 | 2010-07-07 | カシオ計算機株式会社 | 液晶表示素子 |
| JP2008545155A (ja) * | 2005-06-30 | 2008-12-11 | ポリマー、ビジョン、リミテッド | 電界遮蔽体の使用による画素性能の向上 |
| US8673665B2 (en) | 2005-06-30 | 2014-03-18 | Creator Technology B.V. | Pixel performance improvement by use of a field shield |
| US8786542B2 (en) | 2008-02-14 | 2014-07-22 | Sharp Kabushiki Kaisha | Display device including first and second scanning signal line groups |
| WO2010024161A1 (ja) * | 2008-08-28 | 2010-03-04 | シャープ株式会社 | アクティブマトリクス基板およびそれを用いた表示装置 |
| US8462287B2 (en) | 2008-08-28 | 2013-06-11 | Sharp Kabushiki Kaisha | Active matrix substrate and display device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3604106B2 (ja) | 2004-12-22 |
| EP2073056A1 (en) | 2009-06-24 |
| EP1617282A2 (en) | 2006-01-18 |
| EP1617282B1 (en) | 2009-05-20 |
| EP1617282A3 (en) | 2006-01-25 |
| EP0766120A2 (en) | 1997-04-02 |
| EP0766120A3 (en) | 1998-07-08 |
| EP2073056B1 (en) | 2012-03-28 |
| US6034747A (en) | 2000-03-07 |
| EP0766120B1 (en) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3604106B2 (ja) | 液晶表示装置 | |
| KR100243732B1 (ko) | 액정 표시 장치 | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US6603524B1 (en) | LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines | |
| JP4024901B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3164489B2 (ja) | 液晶表示パネル | |
| JP3087841B2 (ja) | 広視野角液晶表示装置 | |
| JP3170446B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| KR100323368B1 (ko) | Ips모드로동작가능한광시야각액정표시장치 | |
| JP3378820B2 (ja) | 垂直配向型液晶表示装置 | |
| JPH0713164A (ja) | 液晶表示装置 | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| JP2003295207A (ja) | 横電界方式のアクティブマトリクス型液晶表示装置 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JP3448384B2 (ja) | 液晶表示装置 | |
| JP3659608B2 (ja) | 液晶表示装置 | |
| JP3296704B2 (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP3847403B2 (ja) | 液晶表示装置 | |
| US20040105056A1 (en) | Display device | |
| JP3279929B2 (ja) | 液晶表示装置 | |
| JPH0527249A (ja) | アクテイブマトリクス基板 | |
| KR100411974B1 (ko) | 액정 표시 장치 | |
| JPH09127547A (ja) | 液晶表示装置 | |
| KR19980031816A (ko) | 정전기 방전 구조를 갖춘 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040927 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |