JPH08321255A - 電界放射冷陰極およびその製造方法 - Google Patents

電界放射冷陰極およびその製造方法

Info

Publication number
JPH08321255A
JPH08321255A JP3463096A JP3463096A JPH08321255A JP H08321255 A JPH08321255 A JP H08321255A JP 3463096 A JP3463096 A JP 3463096A JP 3463096 A JP3463096 A JP 3463096A JP H08321255 A JPH08321255 A JP H08321255A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
cold cathode
field emission
emission cold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3463096A
Other languages
English (en)
Other versions
JP3070469B2 (ja
Inventor
Nobuya Seko
暢哉 世古
Kunihiro Shioda
国弘 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3463096A priority Critical patent/JP3070469B2/ja
Priority to US08/618,378 priority patent/US6075315A/en
Priority to FR9603449A priority patent/FR2734401A1/fr
Priority to KR1019960007546A priority patent/KR100223203B1/ko
Publication of JPH08321255A publication Critical patent/JPH08321255A/ja
Application granted granted Critical
Publication of JP3070469B2 publication Critical patent/JP3070469B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02Electron guns
    • H01J3/021Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Abstract

(57)【要約】 【課題】 絶縁特性に優れ、たとえ素子の一部分に絶縁
破壊が生じてもその影響を最小限にとどめ、素子全体の
機能に致命的なダメージを与えないような、素子構造を
提供する。 【解決手段】 絶縁層に異種材料あるいは成膜方法およ
び条件の異なる材料による積層膜あるいは厚さ方向に連
続的に組成を変化させた膜を用いて、素子断面、特に絶
縁層断面の形状を、凹凸を持つ形状にし、かつ、ゲート
層を支えるようにする。また基板、絶縁層、真空の三重
接点を外部から見通せない位置に配置している。 【効果】 素子構造の機械的強度を損ねること無く、リ
ーク電流の低減、絶縁耐圧の向上をもたらす、また、素
子の一部で破壊が生じても破壊の連鎖を防ぐことができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電界放射冷陰極の構
造及びその製造方法に関し、特に絶縁特性が改善された
電界放射冷陰極の構造及びその製造方法に関する。
【0002】
【従来の技術】熱電子膨出を利用した熱陰極に代わる電
子源として、電界放射冷陰極が開発されている。電界放
射冷陰極は先鋭な突起を持つ電極の先端に、高電界(2
〜5×107 V/cm以上)を発生させることで電子を
空間に放出させる。このため、先端の先鋭度がデバイス
特性を左右する条件であるが、おおよそ数百オングスト
ローム以下の曲率半径が必要であると言われている。ま
た、電界発生のためには電極を1μm程度あるいはそれ
以下の近接した位置に配して、数10〜数100Vの電
圧を印加する必要がある。また、実際にはこのような阻
止が、同一の基板上に数千〜数万形成され、並列に接続
されたアレイとして使用されることが多い。このような
ことから、一般的に半導体の微細加工技術を応用して製
造される。
【0003】このような電界放射冷陰極の具体的な製造
方法の一つは、アメリカのSRI(Stanford
Reserch Institute)のスピント(S
pindt)らによって開発された方法(J.App
l.Phys.39,p3504,1968)で、導電
性の基板上にモリブデンのような高融点金属を堆積させ
て先端形状の先鋭な構造を得るものである。この製造方
法を図20に示す。まず、シリコン基板31を用意し、
酸化膜を成長させ絶縁層32とする。続いてゲート層3
4としてモリブデンを真空蒸着により堆積する。その
後、フォトリソグラフィーにより直径約1μmの開口3
7を持つフォトレジスタ層36を形成する(図20
(a))。このフォトレジスト層36をマスクとしてゲ
ート層34と絶縁層32をエッチングする(図20
(b))。次に、フォトレジスタ層36除去した後に、
回転斜め蒸着を行いアルミニウムの犠牲層38を形成。
続いて、モリブデンを垂直方向から真空蒸着して、エミ
ッタ電極35を堆積させる(図20(c))。最後に、
犠牲層38の上に堆積したモリブデン膜30を、犠牲層
38を選択エッチングする事によりリフトオフし、デバ
イスの構造を得る(図20(d))。
【0004】こうして作られた素子はエミッタ電極35
に負、ゲート層34が正となるように電圧を印加するこ
とで、エミッタ電極35の先端から、シリコン基板31
と垂直な方向に電子が放射される。このような構造は一
般に縦型電界放射冷陰極と呼ばれている。
【0005】デバイスの断面構造に関しては前述の構造
の他に、以下のようないくつかの構造および製法が公知
である。
【0006】特開平4−167326には図21に示す
ように、絶縁層32の内側面39の断面形状が逆テーパ
状になった電界放射冷陰極の技術が開発されている。こ
のような形状は、まず、異方性エッチングによりテーパ
のない穴形状を作った後に1〜10%のフッ酸で絶縁層
32をライトエッチングすることにより得られるとさ
れ、その後、図20と同様のプロセスによりデバイスの
構造が得られる。
【0007】特開平4−262337には図22に示す
ように、ホウ素のイオン注入を利用して、ひさし状の張
り出しを作った電界放射冷陰極の技術が開示されてい
る。工程の概要は、シリコン基板41上に酸化膜42を
形成し、その上にCVDにより多結晶シリコン膜43を
堆積する。多結晶シリコン膜43全面にホウ素をイオン
注入した後、フォトリソグラフィーとエッチングにより
開口部46を形成する(図22(a))。続いて熱酸化
を行う(図22(b))。ホウ素の注入された酸化膜4
4と酸化層45のエッチングレートの差を利用して酸化
層45を除去する。さらにレジスタを埋め込みエッチン
グにより表面を平坦化してひさし状の張り出しのある開
口部47を得る(図22(c))。次に真空蒸着により
金属を堆積して、エミッタ電極48とゲート層40を同
時に形成しデバイスの構造を得る(図22(d))。
【0008】また、上述した電界放射冷陰極から放射さ
れた電子は、発散角(一般的には約30°程度)を持っ
て拡がっている。そこで、図23に示すように、ゲート
層74の上に、さらに中間絶縁層78と、電子ビームの
発散を抑制するための制御電極層79を積層した構造の
電界放射冷陰極も提案されている。工程の概要は、シリ
コン基板71上に酸化膜からなる絶縁層72を成長させ
その上にゲート層74として多結晶シリコンを成膜す
る。そして中間絶縁層78として酸化膜を成長させ、さ
らに制御電極層79として多結晶シリコンを成膜する
(図24(a))。その後、フォトリソグラフィーによ
りフォトレジスト層76を形成し、これをマスクとし
て、制御電極層79、中間絶縁層78の順に異方性エッ
チングを行って、ゲート層74上面までの開口77を形
成する(図24(b))。次に、フォトレジスト層76
を除去した後に、CVDにより酸化膜を成長させ、続い
て酸化膜に対して垂直方向から異方性エッチングを行う
ことによりゲート層74を露出させ、サイドウォール8
0を形成する(図24(c))。次にゲート層74、絶
縁層72の順に異方性エッチングを行い、ゲート層74
と制御電極層79の開口径に差をもたせた形状が得られ
る(図24(d))。最後に真空蒸着によるエミッタ電
極を形成した後、サイドウォール80を選択エッチング
する事により図23のようなデバイスの構造を得る。
【0009】
【発明が解決しようとする課題】電界放射冷陰極は、上
述のように1μm程度の間隔を置いた電極間に数10V
以上の電圧を印加するために絶縁耐圧やリーク電流とい
った、電極間の絶縁特性が非常に重要な特性のひとつに
なる。すなわち、絶縁耐圧が低ければ、素子が容易に破
壊して致命的なダメージを被り、リーク電流が多いと電
力消費が増えたり、素子の安定動作を妨げる原因にな
る。
【0010】また、電界放射冷陰極は多数の素子を並列
に接続して配置したアレイに用いることが多いため、た
とえその内の1つの素子が何らかの原因で破壊し、その
部分をショートしたとしても、デバイス全体が動作しな
くなってしまう。従って、たとえ破壊が生じても、その
部分がオープンになること。また破壊が周辺の素子へ伝
播しないことが求められる。
【0011】前述の公知例の断面形状については、図2
1(特開平4−167326)の断面形状では、ゲート
層34は絶縁層からの張り出しがなく、絶縁層32によ
り支えられているために構造的な強度が高い、といった
特徴はあるものの、絶縁層32の断面形状が基板31に
近い方で広くなる逆テーパ状になっているため、基板3
1と絶縁層32と空間の接する三重接点39から放出さ
れた電子が、電界によって加速される方向に対して、絶
縁層32の壁が、それを遮る角度で連続して存在してい
るために、絶縁層表面への電子衝撃、2次電子放出の面
で、絶縁特性を悪化させる、という問題があった。
【0012】また、図22(d)(特開平4−2623
37)の断面形状では、エミッタ電極48の形成される
面は、シリコン基板41を一段掘り下げた位置にあるた
めに、シリコン基板41と酸化膜42と空間の接する三
重接点49が円周状の凸部になっている。この部分に電
界が集中しやすくなり、絶縁耐圧を下げるという問題が
あった。
【0013】一方、図23のように制御電極層79を有
する電界放射冷陰極においては、ゲート層74と制御電
極層79の間に数10V以上の電圧を印加することか
ら、ゲート層79と制御電極層79間の絶縁特性も非常
に重要な特性の一つになる。すなわち、この場合にも、
絶縁耐圧が低ければ、素子が容易に破壊して致命的なダ
メージを被り、リーク電流が多いと、電力消費が増えた
り、素子の安定動作を妨げる原因になる。
【0014】また、制御電極を有する電界放射冷陰極で
は、中間絶縁層にも異種材料あるいは成膜方法及び条件
の異なる積層膜、あるいは厚さ方向に連続的に組成を変
化させた膜を用いて、素子断面、特に中間絶縁層断面の
形状を、凹凸をもつ形状にし、かつ制御電極層を支える
ようにすることを特徴としている。
【0015】本発明の目的は、絶縁特性に優れ、たとえ
素子の一部分に絶縁破壊が生じてもその影響を最小限に
とどめ、素子全体の機能に致命的なダメージを与えない
ような素子構造を提供することにある。
【0016】
【課題を解決するための手段】ゲート電極とエミッタ電
極、すなわち基板に絶縁層を介して積層された断面が、
真空中におかれた場合の絶縁破壊に関しては、絶縁層表
面に沿って沿面放電が主であると考えられ、次のように
説明することができる(IEEE Trans.Ele
ctr.Insl.Vol.24,pp765−78
6,1989.)。
【0017】基板表面の、絶縁層、基板、真空が接す
る、三重接点は電界が集中しやすいので、ここから電子
が放出される。この電子が絶縁層の表面を衝撃すると、
表面から2次電子が放出される。このとき電子1個に対
して1個以上の2次電子が放出されるような場合の増幅
作用、あるいは、表面から放出されたガスのイオン化な
どの機構により絶縁破壊にいたる。
【0018】本発明の電界放射冷陰極は、絶縁層に異種
材料あるいは成膜方法および条件の異なる材料による積
層膜あるいは厚さ方向に連続的に組成を変化させた膜を
用いて、素子断面、特に絶縁層断面の形状を、凹凸を持
つ形状にし、かつ、ゲート層を支えるようにする。また
基板、絶縁層、真空の三重接点を外部から見通せない位
置に配することを特徴としている。
【0019】
【発明の実施の形態】次に、本発明について、図面を参
照して説明する。
【0020】図2は本発明の電界放射冷陰極の製造方法
の第1の実施形態例を概略的に示す断面図である。本実
施形態例ではまず、シリコン基板1の上に第1の絶縁層
2として熱酸化膜を約0.6μm成長させる。次に第2
の絶縁層3として窒化シリコン膜をCVD(化学気相堆
積法)を用いて約0.2μm堆積する。さらにその上に
ゲート層4としてモリブデンを真空蒸着によって約0.
2μm堆積する。その後、フォトリソグラフィーにより
直径約1μmの開口7を持つフォトレジスト層6を形成
する(図2(a))。この開口をマスクとして四フッ化
炭素等を用いたRIE(反応性イオンエッチング)によ
り、ゲート層4、第2の絶縁層3、第1の絶縁層2をエ
ッチングする(図2(b))。続いて、フッ酸により第
1の絶縁層2をウェットエッチングする事により第2の
絶縁層3との間に段差8を形成する(図2(c))。フ
ォトレジスト層6を除去した後、基板を回転させながら
斜め方向から、アルミニウムを真空蒸着し犠牲層9を形
成する。続いて基板の正面からモリブデンを真空蒸着し
てエミッタ電極5を形成する(図2(d))。最後に犠
牲層9をリン酸でエッチングして、ゲート上のモリブデ
ン膜10を除去すると図1のような電界放射冷陰極が完
成する。
【0021】本実施形態例ではシリコン基板を使用する
例を示したが、ガラスやセラミック等の絶縁性基板の上
にモリブデンやタングステン等の導電性薄膜を形成した
ものを基板として使用してもよい。また、第1、第2の
絶縁層の組み合わせとしては、実施形態例では熱酸化シ
リコンと、CVD窒化シリコンを用いているが、絶縁特
性を満たし、第2の絶縁層に対して第1の絶縁層が選択
エッチング可能な組み合わせであれば、他の材料、製法
の組み合わせによっても可能であることは言うまでもな
い。さらに、本実施形態例は第1の絶縁層2をRIEに
よってエッチングした例を示したが、ゲート層4と第2
の絶縁層3をRIEでエッチングし、そのフッ酸で第1
の絶縁層2をウェットエッチングしても同様な効果を得
ることができる。
【0022】本実施形態例と類似した構造として、図2
5のように絶縁層に酸化膜52と窒化膜53を積層し、
この両者に段差を設けた電界放射冷陰極の断面構造が特
開平6−131970に開示されている。本実施形態例
と図25の構造を比較すると、この構造では、ゲート層
56が窒化膜53から大きく張り出した上にきわめて薄
くなっているため、ゲート層張り出し部分59の機械的
強度が劣る。また、素子の使用中に起こりうるイオンボ
ンバードを受けた場合にも、ゲート張り出し部分が受け
るダメージが大きく、素子自体を致命的な破壊に導く恐
れが強い。さらには、同一のゲート系の素子をアレイと
して使用する場合を考えると、ひとつのエミッタが占め
る面積が大きく、集積度を高めて、電流密度を上げるよ
うな用途には適さない。本実施形態例にはこの公知例と
は異なり、以上のような問題点を全て解決できる点で優
位性がある。
【0023】本実施形態例では、図3(a)のようにゲ
ート層4の開口径Dgと、ゲート層4に最も近い第2の
絶縁層3の開口径Diが同一の場合を示したが、RIE
の条件設定によっては、図3(b),(c)のようにD
g>DiまたはDg<Diにすることも可能である。
【0024】次にゲート層4の開口径Dgと第2の絶縁
層3の開口径Diの関係が、−Dg/2<Dg−Di<
Dg/3と限定される根拠を以下に示す。
【0025】モリブデンを真空蒸着しエミッタ電極5を
形成する工程において、エミッタ電極5の先端角は、蒸
着条件に寄与せず常に40°〜46°となる。故に、エ
ミッタ電極5を形成する孔の開口径及び犠牲層9の形成
条件より一義的に決定する開口径の減少分により、エミ
ッタ電極5の大きさは決定する。以下の説明は、実施形
態例に示す寸法によるが、孔径を変更してもその寸法比
が変わらなければ、ゲート層4とエミッタ電極5の位相
関係は変わらない。
【0026】第2の絶縁層3の開口径Diがゲート層4
の開口径Dgより大きい場合(図3(b))、エミッタ
電極5から見るとゲート層4が張り出す構造となる。故
に、実施形態例で述べるエミッタ電極5の大きさを得る
ためには、ゲート層4の開口径Dgを1μmとする必要
がある。また、本発明の電界放出冷陰極が有する耐絶縁
破壊性を考慮した場合、第2の絶縁層3の開口径Diは
ゲート層の開口径Dgと等しいことが望ましい。但し、
犠牲層のエッチング条件により、第2の絶縁層3は若干
量をエッチングされることがある。さらにステッパ縮小
露光機等の露光機における加工寸法加減付近の加工寸法
では、最も充填率を上げた場合に孔径と隣接する孔同志
の距離の比が2対1となる。つまり、1μmを最小加工
寸法とした場合には、孔径1μm、孔周ピッチは1.5
μm(隣接する孔同志のゲート層4上の最小寸法が0.
5μm)になる。故に第2と絶縁層3の開口径Diは
1.5μm未満でなければならず、ゲート層の開口径D
gと第2の絶縁層3の開口径Diの関係が、−Dg/2
<Dg−Diに限定される。
【0027】第2の絶縁層3の開口径Diがゲート層4
の開口径Dgより小さい場合(図3(c))、エミッタ
電極5から見ると絶縁層が張り出す構造となる。故に、
実施形態例で述べるエミッタ電極5の大きさを得るため
には、第2の絶縁層3の開口径Diを1μmとする必要
がある。またゲート層4の開口径Dgと第2の絶縁層3
の開口径Diの関係をDg−Di=Dg/3とすると、
ゲート層4の開口径Dgは1.5μmとなる。同じエミ
ッタ形状でゲート層4の開口径を大きくすることは、エ
ミッタ電極5の先端に形成される電界が弱くなり、エミ
ッション特性が悪くなってしまう。発明者らの実験によ
れば、ゲート層4の開口径Dgを1.5μmにした場
合、エミッションが出始めるゲート層4印加電圧は、D
gを1.0μmにした場合に比べ約20V上昇してしま
う結果が得られた。さらに、ゲート層4印加電圧増加分
に対するエミッション量の伸びは緩慢となってしまう。
故に電界放射冷陰極を電子源として実用する場合、ゲー
ト層4の開口径Dgと第2の絶縁層3の開口径Diの関
係はDg−Di<Dg/3である必要性を有している。
【0028】図4は本発明の第2の実施形態例を概略的
に示す断面図である。この図には絶縁層に段差を形成す
る工程について示してあるが、他の工程は第1の実施形
態例と同じである。この実施形態例では、フォトレジス
タ(図示せず)をマスクとしてゲート層4、第2の絶縁
層3、第1の絶縁層2をエッチングした後(図4
(a))、犠牲層(図示せず)、エミッタ電極5を形成
し犠牲層(図示せず)のエッチング後にフッ酸で第1の
絶縁層2をエッチングして、段差8を形成する(図4
(b))。本実施形態例によれば、エミッタ電極5を真
空蒸着で形成する際に第1の絶縁層2の表面に回り込ん
で付着したモリブデンを除去することができる。ここ
で、エミッタ電極5を構成する材料としては、モリブデ
ンの他に、タングステン、ニッケル、パラジウム、白
金、金、シリコン等のフッ酸に耐性のある材料を使用す
ることにより、段差8を形成する際にエミッタ電極5が
エッチングされない。また、第1の絶縁層2を他の材料
に変えることにより、別の材料構成によっても同様の効
果を得られることは言うまでもない。
【0029】図5は本発明の第3の実施形態例を概略的
に示す断面図である。この図には絶縁層に段差を形成す
る工程について示してあるが、他の工程は第1の実施形
態例と同じである。この実施形態例では、RIEによる
第1の絶縁層2のエッチングを第1の絶縁層2がエッチ
ングし終る手前で止め(図5(a))、続いてフッ酸で
第1の絶縁層2をエッチングして、シリコン基板を露出
させるとともに、段差8を形成する(図5(b))。本
実施形態例によれば、第1の絶縁層2をRIEでエッチ
ングする際のシリコン基板1へのオーバーエッチを皆無
にすることができ、シリコン基板上に突起を残すことが
無くなる。また、RIEの終点に対するプロセス上のマ
ージンが大きくなるという利点がある。
【0030】図6は本発明の第4の実施形態例を概略的
に示す断面図である。ここでは絶縁層形成と絶縁層に段
差を形成する工程を中心に示すが、他の工程は第1の実
施形態例と同じである。本実施形態例ではまず、シリコ
ン基板1の上に第1の絶縁層11として酸化シリコン膜
を約0.13μm堆積する。次に第2の絶縁層12とし
て窒化シリコン膜を約0.13μm堆積する。さらにそ
の上に第3から第6の絶縁層13〜16として酸化シリ
コンと窒化シリコンを同様に積層する。その上にゲート
層4としてモリブデンを約0.2μm堆積する。その
後、フォトリソグラフィーにより直径約1μmの開口7
を持つフォトレジスト層6を形成する(図6(a))。
この開口をマスクとして四フッ化炭素等を用いたRIE
により、ゲート層4、第6の絶縁層16から第1の絶縁
層11までをエッチングする(図6(b))。続いて、
フッ酸により第1の絶縁層11、第3の絶縁層13、第
5の絶縁層15をウェットエッチングするにより図6
(c)のような凹凸を持つ断面形状を形成する。その
後、第1の実施形態例と同様にしてエミッタ電極5を形
成すると、図7のような電界放射冷陰極が完成する。
【0031】本実施形態例において第1の絶縁層11の
フッ酸による横向きのエッチング量を0.153μmを
越える量にすると基板、絶縁層、空間の三重接点をゲー
トの外部から見通せない位置になり隣接する素子が破壊
した飛沫が侵入しても、三重接点に付着しにくくなる。
【0032】本実施形態例においても第2の実施形態例
と同様に、コーン形成後に酸化シリコン層をエッチング
する事で凸凹を形成する方法を採ることが可能である。
また、実施例3のように第1の絶縁層11のRIEによ
るエッチングを第1の絶縁層11がエッチングし終わる
手前で止め、続いてフッ酸によるウェットエッチングを
行って、シリコン基板1を露出させるとともに、凸凹を
形成する方法を採ることも可能である。
【0033】特開平4−280037には図26のよう
に絶縁耐圧向上に関する一般的な技術が紹介されてい
る。高電圧が印加される電極61,62を支えるセラミ
ック製絶縁物63の形状をコルゲート状にすることで電
極61,62の絶縁耐圧が改善されるというものであ
る。通常この公知例のような構造を得るには、金型によ
る成形や、切削、研削などによる機械加工が一般的であ
る。しかし、この公知例の場合、各部は少なくともmm
(ミリメートル)のオーダーの寸法をもつものであり、
本実施形態例のようなμm(マイクロメートル)のオー
ダーで同様の構造を得ることは従来の方法では不可能で
ある。本実施形態例は、きわめて容易に凸凹を持つ構造
を得られることで大きな優位性がある。
【0034】図8は本発明の第5の実施形態例を概略的
に示す断面図である。ここでは絶縁層形成と絶縁層に凸
凹を形成する工程を中心に示すが、他の工程は第1の実
施形態例と同じである。本実施形態例ではまず、シリコ
ン基板1の上に絶縁層22として酸化シリコン膜をモノ
シラン(SiH4 )と酸化(O2 )の混合ガスを用いた
CVDにより約0.8μm堆積する。この際に酸化シリ
コンの堆積膜圧0.3μmから、0.5μmまでの間ホ
スフィン(PH3 )を微量反応ガスに混入する。これに
よる絶縁層22の中間の0.2μmの範囲を中心とする
部分にはリンガラス層23が形成される。その上にゲー
ト層4としてモリブデンを約0.2μm堆積する。その
後、フォトリソグラフィーにより直径約1μmの開口7
を持つフォトレジスト層6を形成する(図8(a))。
この開口をマスクとして四フッ化炭素を用いたRIEに
より、ゲート層4、絶縁層22をエッチングする(図8
(b))。続いて、フッ酸によりウェットエッチングす
るリンガラスのエッチングレートは通常の酸化シリコン
膜に比べて速いので、図8(c)のような凹凸を持つ断
面形状が形成される。その後、第1の実施形態例と同様
にしてエミッタ電極5を形成すると、図9のような電界
放射冷陰極が完成する。
【0035】本実施形態例と類似した断面形状として、
特開平4−262337には図22(d)のような断面
形状が示されている。この断面形状が本実施形態例と根
本的に異なるのは、シリコン基板41が堀り込まれてい
ることである。このため、シリコン基板41と酸化膜4
2の接する三重接点49でシリコン基板41に円周状の
突起ができているため、この部分に電界が集中しやすく
なり、絶縁耐圧を下げるという問題がある。また、シリ
コン基板41からゲート層40にいたる酸化膜42,4
3の表面パスを長くする効果がない。
【0036】また、特開平3−252029には図27
に示すような断面形状が示されているが、本発明で対象
としている縦型とは異なり、電子が基板面に平行に放射
される横型の微小冷陰極に関する技術であり、同一平面
上に形成された、カソード電極64とアノード電極63
の間のアンドープ半導体62にエッチングで溝68を形
成して表面経路を長くするというものである。本実施形
態例は図9のようにシリコン基板1とその上に積層され
た最上層のゲート層4の間にある絶縁層2の断面に凹凸
を形成するという技術であり、この公知例とは異なる技
術である。
【0037】本実施形態例においては絶縁層22を堆積
する際に一回だけホスフィンを混入させる例を説明した
が、複数回行うことも可能であり、例えば3回の混入操
作を行った場合、図10のような断面形状が得られる。
【0038】本実施形態例においては、絶縁層22の成
膜中のホスフィンを混入する方法を示したが、ジボロン
(B6 6 )を用いれば、酸化シリコン膜のエッチング
レートを下げることができるので、これによって断面形
状に凹凸を形成することも可能である。さらに、本実施
形態例では断続的にガスを混入する方法を示した、この
場合にも反応室内のガス組成は急激に変化するわけでは
ないので、連続的に絶縁層の組成が変化するが、ガスの
混合比を連続的に変化させることで絶縁層の組成を変調
し、断面形状に反映させることも可能である。
【0039】図11は本発明の第6の実施形態例を概略
的に示す断面図である。本実施形態例ではまず、シリコ
ン基板1の上に第1の絶縁層2、第2の絶縁膜3、ゲー
ト層4を形成させる。ここまでの工程は第1の実施形態
例と同じである。次にさらにゲート層4の上に第1の中
間絶縁層81として酸化シリコン膜をCVD(化学気相
堆積法)を用いて約0.6μm堆積させる。次に第2の
中間絶縁層82として窒化シリコン膜をCVD(化学気
相堆積法)を用いて約0.2μm堆積させる。さらにそ
の上に制御電極層89としてモリブデンを真空蒸着によ
って約0.2μm堆積する。その後、フォトリソグラフ
ィーにより直径約1.4μmの開口をもつフォトレジス
ト層6を形成する(図11(a))。この開口をマスク
として四フッ化炭素等を用いた異方性のRIE(反応性
イオンエッチング)により、制御電極層89、第2の中
間絶縁層82、第1の中間絶縁層81をエッチングする
(図11(b))。フォトレジスト層6を除去した後、
酸化シリコン膜をCVDを用いて約0.2μm堆積す
る。このときCVDによる酸化シリコン膜の膜厚は開口
の底部にあたるゲート層4の上の部分が他の場所よりも
薄くなる。
【0040】次に、RIEにより酸化シリコン膜をエッ
チングすると、図11(c)のように、酸化シリコン膜
を直径約1μmの開口をもつサイドウォール80の形状
とすることができる。さらに、この開口をマスクとして
RIEにより、ゲート層4、第2の絶縁層3、第1の絶
縁層2をエッチングすると図11(d)のようになる。
続いてサイドウォール80と第1の絶縁層2、第1の中
間絶縁層81を選択的にエッチングすると、図11
(e)のように段差8を有する断面形状が出来上がる。
次に第1の実施形態例と同様にしてエミッタ電極5を形
成することにより、図12のような電界放射冷陰極が完
成する。
【0041】特開平7−282718には図28、図2
9に示すように、ゲート層104あるいは偏向電極10
7の上に上部の絶縁層108と絶縁層111Aを介して
電圧を印加できる偏向手段110が積層された構造が開
示されている。これはゲート層104あるいは偏向電極
107とその上にある別の電極の間に2種類の絶縁層と
して、上部の絶縁層108と絶縁層111Aが挟まれた
構成である。しかし、その2種類の絶縁層の断面は同一
面で連続しており、凹凸はない。また、この構造を得る
にはゲート層104あるいは偏向電極107の上に上部
の絶縁層108を形成した下側部分と、金属板からなる
偏向手段110の両面に絶縁層111A,111Bを形
成した後にパンチングやエッチングによって開口部を形
成した中間部分、そしてガラス基板120に導電膜(図
示せず)と螢光膜121を形成した上側部分をそれぞれ
別々に準備し、これらを接着するという手順を経てい
る。
【0042】本実施形態例では複数の絶縁層を積層し、
あらかじめ凹凸のない断面形状を作った後、それぞれの
絶縁層のエッチング特性の差を利用して断面の凹凸形状
を得る。このため非常に精度よく凹凸形状を得ることが
できる。
【0043】一方、上述の公知例では、単に2つの絶縁
層が重なった状態にあるだけで、本実施形態例のように
断面に凹凸を再現性よく形成して、沿面距離を長くする
効果は現れない。また、別々に加工した3つの部品を位
置合わせして接着する方法であり、上部の絶縁層108
と絶縁層111Aの界面も接着面のひとつである。も
し、この方法によって断面に凹凸を形成しようとして
も、エミッタ電極105の直径が1μm以下であるこ
と、加工精度、位置合わせ精度等を考慮すると現実的に
は不可能である。さらに、全てのエミッタ電極105に
対応する開口部に凹凸断面を持つ絶縁層を介して別の電
極を形成することは明らかに不可能である。
【0044】以上のことから、上述の公知例と本発明が
異なる技術であることは明らかである。
【0045】図13は本発明の第7の実施形態例の製造
工程を概略的に示す断面図である。本実施形態例では、
図11(a)から(d)までは第6の実施形態例と同様
であるが、続いて基板の正面からモリブデンを真空蒸着
してエミッタ電極5を形成する。(図13)最後にサイ
ドウォール80と第1の絶縁層2、第1の中間絶縁層8
1をエッチングしすると、図12のような電界放射冷陰
極が完成する。本実施形態例では、制御電極層89の上
に堆積したモリブデン膜10はサイドウォール80のエ
ッチングによって除去されるので、特別な犠牲層を設け
る必要がない。また、エミッタ電極5の蒸着の際に生じ
る回り込みよって開口内の側壁に付着するモリブデン膜
はサイドウォール80上に堆積し、エッチングの際に取
り除かれるので、ゲート層4と制御電極層89の間の絶
縁特性を劣化させる恐れはない。さらに、第2の実施形
態例と同様に、別の材料構成によっても同様の効果が得
られる。
【0046】図14は本発明の第8の実施形態例の製造
方法を概略的に示す断面図である。この図には絶縁層に
段差を形成する工程について示してあるが、他の工程は
第6の実施形態例と同じである。この実施形態例では、
RIEによる第1の絶縁層2のエッチングを第1の絶縁
層2がエッチングし終わる手前で止め(図14
(a))、続いてフッ酸でサイドウォール80、第1の
絶縁層2、第1の中間絶縁層81をエッチングして、シ
リコン基板1を露出させるとともに、段差8が形成する
(図14(b))。本実施形態例によれば、第1の絶縁
層2をRIEでエッチングする際のシリコン基板1への
オーバーエッチを皆無にすることができ、シリコン基板
上に突起を残すことが無くなる。また、RIEの終点に
対すプロセス上のマージンが大きくなるという利点があ
る。
【0047】図15は本発明の第9の実施形態例の製造
工程を概略的に示す断面図である。ここでは絶縁層形成
と絶縁層に段差を形成する工程を中心に示すが、他の工
程は第6の実施形態例と同じである。本実施形態例では
まず、シリコン基板1の上に第1の絶縁層11として酸
化シリコン膜を約0.13μm堆積する。次に第2の絶
縁膜12として窒化シリコン膜を約0.13μm堆積す
る。さらにその上に第3から第6の絶縁層13〜16と
して酸化シリコンと窒化シリコンを同様に積層する。そ
の上にゲート層4としてモリブデンを約0.2μm堆積
する。さらにその上に第1から第6の中間絶縁層81か
ら86として酸化シリコンと窒化シリコンを同様に堆積
する。その上に制御電極層89としてモリブデンを約
0.2μm堆積する。その後、フォトリソグラフィーに
より直径約1.4μmの開口をもつフォトレジスト層6
を形成する(図15(a))。この開口をマスクとして
四フッ化炭素等を用いたRIE(反応性イオンエッチン
グ)により、制御電極層89、第6から第1の中間絶縁
層86〜81をエッチングする(図15(b))。フォ
トレジスト層6を除去した後、酸化シリコン膜をCVD
を用いて約0.2μm堆積する。このときCVDによる
酸化シリコン膜の膜厚を開口の底部にあたるゲート層4
の上の部分が他の場所よりも薄くなる。次に、RIEに
より酸化シリコン膜をエッチングすると、図15(c)
のように、酸化シリコン膜を直径約1μmの開口をもつ
サイドウォール80の形状とすることができる。さら
に、この開口をマスクとしてRIEにより、ゲート層
4、第6から第1の絶縁層16〜11をエッチングする
と図15(d)のようになる。続いてサイドウォール8
0と第1、第3、第5の絶縁層11、13、15、第
1、第3、第5の中間絶縁層81、83、85が選択的
にエッチングすると、図15(e)のように段差を有す
る断面形状が出来上がる。次に第1の実施形態例と同様
にしてエミッタ電極を形成することにより、図16のよ
うな電界放射冷陰極が完成する。
【0048】本実施形態例においても第2の実施形態例
と同様に、サイドウォール80の付いた図15(d)の
状態でコーンを形成し、その後に酸化シリコン層をエッ
チングすることで凹凸を形成する方法をとることが可能
である。また、実施形態例8の様に第1の絶縁層11の
RIEによるエッチングを第1の絶縁層11がエッチン
グし終わる手前で止め、続いてフッ酸によるウェットエ
ッチングを行って、シリコン基板を露出させるととも
に、凹凸を形成する方法を採ることも可能である。
【0049】図17は本発明の第10の実施形態例の製
造工程を概略的に示す断面図である。ここでは絶縁層形
成と絶縁層に凹凸を形成する工程を中心に示すが、他の
工程は第6の実施形態例と同じである。まず、シリコン
基板1の上に第1の酸化シリコン膜22を約0.8μ
m、ゲート層4としてモリブデンを約0.2μm形成
し、その上に第2の酸化シリコン膜92を約0.8μ
m、制御電極層89としてモリブデンを約0.2μm堆
積する。この際、第1および第2の酸化シリコン膜2
2,92は、モノシラン(SiH4 )と酸素(O2 )の
混合ガスを用いたCVDをもちいて成膜する。さらに第
1、第2それぞれの酸化シリコン膜の堆積膜厚0.3μ
mから0.5μmまでの間ホスフィン(PH3 )を微量
反応ガスに混入する。これによって第1および第2の酸
化シリコン膜22、92それぞれの中間の0.2μmの
範囲を中心とする部分には第1、および第2のリンガラ
ス層23,93が形成される。その後、フォトリソグラ
フィーにより直径約1.4μmの開口をもつフォトレジ
スト層6を形成する(図17(a))。この開口をマス
クとして四フッ化炭素等を用いたRIE(反応性イオン
エッチング)により、制御電極層89、第2の酸化シリ
コン膜92をエッチングする(図17(b))。フォト
レジスト層6を除去した後、酸化シリコン膜をCVDを
用いて約0.2μm堆積する。次に、RIEにより酸化
シリコン膜をエッチングし、直径約1μmの開口をもつ
サイドウォールを形成する(図17(c))。この開口
をマスクとしてRIEにより、ゲート層4、第1の酸化
シリコン膜22をエッチングする(図17(d))。続
いて、フッ酸によりサイドウォール80、第1、第2の
酸化シリコン膜22,92をウェットエッチングする。
リンガラスのエッチングレートは通常の酸化シリコンに
比べて速いので、図17(e)のような凹凸を持つ断面
形状が形成される。その後、第1の実施形態例と同様に
してエミッタ電極を形成すると、図18のような電界放
射冷陰極が完成する。
【0050】本実施形態例においては、第1および第2
の酸化シリコン膜22,92が形成する際にそれぞれ1
回だけホイフィンを混入させる例を説明したが、複数回
行うことも可能であり、例えばそれぞれ3回の混入操作
を行った場合図19のような断面形状が得られる。
【0051】本実施形態例においては第1および第2の
酸化シリコン膜22,92の成膜中にホスフィンを混入
する方法を示したが、第5の実施形態例で絶縁膜の成膜
について説明しているのと同様に、ジボラン(B
2 6 )を用いれば酸化シリコン膜のエッチングレート
下げることが出来るので、これによって断面形状に凹凸
を形成することも可能である。
【0052】第6から第10の実施形態例においてはゲ
ート層4の上方、下方の絶縁層部分に同じ膜構成を用い
て、それぞれに凹凸形状を形成する方法を説明したが、
上方、下方のいずれかのみに凹凸形状を形成し、他方を
単層で凹凸の無い断面形状とすることも可能である。ま
た、上方、下方の両方に凹凸形状を形成する場合に、例
えば上方をCVDのガス組成を変化させる方法、下方を
酸化膜と窒化膜の積層というように、それぞれ異なる膜
構成を組み合わせたものとすることも可能である。
【0053】第6からの第10の実施形態例ではゲート
層の上方に制御電極層が1層の場合を説明したが、この
上にさらに、中間絶縁層を介して第2、第3、…の複数
の制御電極を重ねた構造に対しても、それぞれの中間絶
縁層の断面を凹凸にすることが可能である。
【0054】
【発明の効果】絶縁層はゲート層を支える位置にあり、
素子構造の機械的強度を維持することができ、絶縁層表
面の形状を凹凸にすることで、絶縁層表面のリークパス
を長く、しかも電界の向きに対して非連続的方向のパス
にすることができるため、リーク電流の低減、絶縁耐圧
の向上をもたらす。また、リーク電流の電子放射位置で
ある三重接点は、ゲート開口部の外側から見通せない位
置にあるために、コーン形成中の蒸着粒子や、素子完成
後に侵入するごみ、隣接した素子の破壊により侵入する
飛沫などがあっても、三重接点付近に付着することが無
く、粒子付着による突起を形成することがないため、無
用な電界の集中が無く、破壊が連鎖することが妨げる。
そのため、歩留まりが向上し、安定な電界放射冷陰極を
提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態例による電界放射冷陰
極の部分的断面図である。
【図2】本発明の第1の実施形態例による電界放射冷陰
極の製造工程を示す部分的断面図である。
【図3】本発明の第1の実施形態例においてゲート層及
び絶縁層の開口径の関係を説明する部分的断面図であ
る。
【図4】本発明の第2の実施形態例による電界放射冷陰
極の製造工程を示す部分的断面図である。
【図5】本発明の第3の実施形態例による電界放射冷陰
極の製造工程を示す部分的断面図である。
【図6】本発明の第4の実施形態例による電界放射冷陰
極の製造工程を示す部分的断面図である。
【図7】本発明の第4の実施形態例による電界放射冷陰
極の部分的断面図である。
【図8】本発明の第5の実施形態例による電界放射冷陰
極の製造工程を示す部分的断面図である。
【図9】本発明の第5の実施形態例による電界放射冷陰
極の部分的断面図である。
【図10】本発明の第5の実施形態例の変形例による電
界放射冷陰極の部分的断面図である。
【図11】本発明の第6の実施形態例による制御電極を
有する電界放射冷陰極の製造工程を示す部分的断面図で
ある。
【図12】本発明の第6の実施形態例による制御電極を
有する電界放射冷陰極の部分的断面図である。
【図13】本発明の第7の実施形態例による制御電極を
有する電界放射冷陰極の製造工程を示す部分的断面図で
ある。
【図14】本発明の第8の実施形態例による制御電極を
有する電界放射冷陰極の製造工程を示す部分的断面図で
ある。
【図15】本発明の第9の実施形態例による制御電極を
有する電界放射冷陰極の製造工程を示す部分的断面図で
ある。
【図16】本発明の第9の実施形態例による制御電極を
有する電界放射冷陰極の部分的断面図である。
【図17】本発明の第10の実施形態例による制御電極
を有する電界放射冷陰極の製造工程を示す部分的断面図
である。
【図18】本発明の第10の実施形態例による制御電極
を有する電界放射冷陰極の部分的断面図である。
【図19】本発明の第10の実施形態例の変形例による
制御電極を有する電界放射冷陰極の部分的断面図であ
る。
【図20】従来例による電界放射冷陰極の製造工程を示
す部分的断面図である。
【図21】従来例による電界放射冷陰極の絶縁層断面形
状を示す部分的断面図である。
【図22】従来例による電界放射冷陰極の製造工程を示
す部分的断面図である。
【図23】従来例による制御電極を有する電界放射冷陰
極の絶縁層断面形状を示す部分的断面図である。
【図24】従来例による制御電極を有する電界放射冷陰
極の製造工程を示す部分的断面図である。
【図25】従来例による電界放射冷陰極の絶縁層断面形
状を示す部分的断面図である。
【図26】絶縁耐圧向上のための従来技術を説明する側
面図である。
【図27】従来例による電界放射冷陰極の断面形状を示
す部分的断面図である。
【図28】従来例による電界放射冷陰極を用いた表示素
子の断面形状を示す部分的断面図である。
【図29】従来例による電界放射冷陰極を用いた表示素
子の断面形状を示す部分的断面図である。
【符号の説明】
1 シリコン基板 2 第1の絶縁層 3 第2の絶縁層 4 ゲート層 5 エミッタ電極 8 段差 9 犠牲層 10 モリブデン層 11〜16 絶縁層 22 絶縁層 23 リンガラス層 6,76 フォトレジスト層 71 基板 80 サイドウォール 81〜86 中間絶縁層 89 制御電極層 92 酸化シリコン層 93 リンガラス層

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも一表面が導電性を有する基板
    と、前記一表面上に形成した絶縁層と導電性のゲート
    層、およびその絶縁層と導電性のゲート層に形成した空
    洞内に設けられたエミッタ電極とを有する電界放射冷陰
    極において、上記絶縁層が異なる材料、または製法の異
    なる同一材料の組み合わせによる、少なくとも2層で積
    層形成され、上記エミッタ電極を形成すべき空洞の絶縁
    層内壁面が、ゲート層にもっとも近い絶縁層を除く少な
    くとも一層においてくぼんだ断面形状を有することを特
    徴とする電界放射冷陰極。
  2. 【請求項2】 前記絶縁層の組成が連続的に変化してい
    ることを特徴とする請求項1記載の電界放射冷陰極。
  3. 【請求項3】 前記ゲート層の開口径Dg、ゲート層に
    最も近い絶縁層の内壁面の直径をDiとしたときに−D
    g/2<Dg−Di<Dg/3であることを特徴とする
    請求項1または2記載の電界放射冷陰極。
  4. 【請求項4】 前記エミッタ電極を形成すべき空洞内の
    基板露出部と、絶縁層、および空間が接する三重接点
    が、外部から見通すことができない構造であることを特
    徴とする請求項1、2または3記載の電界放射冷陰極。
  5. 【請求項5】 前記エミッタ電極を形成すべき空洞内の
    基板露出部が、絶縁層と基板の界面と連続した同一平面
    であることを特徴とする請求項1、2、3又は4記載の
    電界放射冷陰極。
  6. 【請求項6】 導電性基板、あるいは絶縁性基板上に導
    電性層を積層した基板と、その上に堆積した絶縁層と導
    電性のゲート層、さらにその上に中間絶縁層と導電性の
    制御電極層からなる組み合わせを、少なくとも1回積層
    し、その制御電極層、中間絶縁層、ゲート層および絶縁
    層とに形成した空洞内に設けられた先端の先鋭な略円錐
    状のエミッタ電極とを有する電界放射冷陰極において、
    上記中間絶縁層が異なる材料、あるいは製法の異なる同
    一材料の組み合わせによる、少なくとも2層を積層し、
    上記エミッタ電極を形成すべき空洞の絶縁層内壁面が、
    制御電極層にもっとも近い中間絶縁層を除く少なくとも
    1層においてくぼんだ断面形状を有することを特徴とす
    る電界放射冷陰極。
  7. 【請求項7】 前記中間絶縁層の組成が連続的に変化し
    ていることを特徴とする請求項6記載の電界放射冷陰
    極。
  8. 【請求項8】 請求項1、2、6、7記載の電界放射冷
    陰極を作製する方法であって、絶縁層の上にゲート層を
    形成した後、あるいは、さらに中間絶縁層と制御電極層
    を形成した後に、異方性エッチングにより凹凸のない穴
    を形成したあと、選択的なエッチングにより、断面に凹
    凸を形成することを特徴とする電界放射冷陰極の製造方
    法。
  9. 【請求項9】 前記絶縁層材料および中間絶縁層材料は
    シリコン酸化物、シリコン窒化物であることを特徴とす
    る請求項1または6記載の電界放射冷陰極。
  10. 【請求項10】 前記選択的なエッチングを、前記エミ
    ッタ電極の形成後に行うことを特徴とする請求項8記載
    の電界放射冷陰極の製造方法。
  11. 【請求項11】 前記絶縁層あるいは中間絶縁層の組成
    を変化させる方法として、CVDの反応ガスの組成を変
    化させる方法を採用したことを特徴とする請求項7記載
    の電界放射冷陰極の製造方法。
JP3463096A 1995-03-20 1996-02-22 電界放射冷陰極およびその製造方法 Expired - Lifetime JP3070469B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3463096A JP3070469B2 (ja) 1995-03-20 1996-02-22 電界放射冷陰極およびその製造方法
US08/618,378 US6075315A (en) 1995-03-20 1996-03-19 Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same
FR9603449A FR2734401A1 (fr) 1995-03-20 1996-03-20 Cathode froide a emission de champ ayant une caracteristique d'isolement amelioree et procede pour la fabriquer
KR1019960007546A KR100223203B1 (ko) 1995-03-20 1996-03-20 개량된 절연 특성을 가진 전계 방출 냉음극 및 그 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-60886 1995-03-20
JP6088695 1995-03-20
JP3463096A JP3070469B2 (ja) 1995-03-20 1996-02-22 電界放射冷陰極およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08321255A true JPH08321255A (ja) 1996-12-03
JP3070469B2 JP3070469B2 (ja) 2000-07-31

Family

ID=26373457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3463096A Expired - Lifetime JP3070469B2 (ja) 1995-03-20 1996-02-22 電界放射冷陰極およびその製造方法

Country Status (4)

Country Link
US (1) US6075315A (ja)
JP (1) JP3070469B2 (ja)
KR (1) KR100223203B1 (ja)
FR (1) FR2734401A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043103A (en) * 1997-06-25 2000-03-28 Nec Corporation Field-emission cold cathode and method of manufacturing same
KR20010003752A (ko) * 1999-06-25 2001-01-15 김영환 전계방출 표시소자의 제조방법
KR20010058197A (ko) * 1999-12-24 2001-07-05 박종섭 전계방출표시 소자의 제조방법
US6369496B1 (en) 1997-12-03 2002-04-09 Nec Corporation Micro cold cathode with shield member
KR20020037421A (ko) * 2000-11-14 2002-05-21 주식회사 현대 디스플레이 테크놀로지 전계방출소자의 제조방법
KR100464299B1 (ko) * 1998-04-10 2005-06-02 삼성에스디아이 주식회사 전계효과전자방출소자의제조방법
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法
KR100590524B1 (ko) * 2001-12-06 2006-06-15 삼성에스디아이 주식회사 포커싱 전극을 가지는 전계방출소자 및 그 제조방법
KR100546224B1 (ko) * 1996-10-31 2006-08-31 모토로라 인코포레이티드 전계방출디바이스 및 전계방출디바이스 내의 노출된 유전체 표면의 포지티브 충전을 방지하기위한 방법
JP2007227348A (ja) * 2006-02-20 2007-09-06 Samsung Sdi Co Ltd 電子放出デバイス、および電子放出デバイスを用いる電子放出表示デバイス
KR100787235B1 (ko) * 2006-05-19 2007-12-21 삼성에스디아이 주식회사 발광 장치와 이 발광 장치의 전자 방출 유닛 제조 방법 및이 발광 장치를 백 라이트 유닛으로 사용하는 액정 표시장치
KR100814849B1 (ko) * 2006-08-29 2008-03-20 삼성에스디아이 주식회사 발광 장치, 발광 장치의 전자 방출 유닛 제조 방법 및 이발광 장치를 백라이트 유닛으로 사용하는 액정 표시장치
KR100869787B1 (ko) * 2002-09-04 2008-11-21 삼성에스디아이 주식회사 전계 방출 표시 장치 및 전계 방출 표시 장치의 제조방법
JP2015530706A (ja) * 2012-08-16 2015-10-15 ナノックス イメージング ピーエルシー 撮像装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139375B2 (ja) * 1996-04-26 2001-02-26 日本電気株式会社 電界放射冷陰極の製造方法
US6015323A (en) * 1997-01-03 2000-01-18 Micron Technology, Inc. Field emission display cathode assembly government rights
JP3044603B2 (ja) * 1997-01-08 2000-05-22 双葉電子工業株式会社 電界放出素子の製造方法
FR2779271B1 (fr) * 1998-05-26 2000-07-07 Commissariat Energie Atomique Procede de fabrication d'une source d'electrons a micropointes, a grille de focalisation auto-alignee
JP2000215787A (ja) * 1999-01-21 2000-08-04 Nec Corp 電界放出型冷陰極素子、その製造方法及び画像表示装置
US6197607B1 (en) * 1999-03-01 2001-03-06 Micron Technology, Inc. Method of fabricating field emission arrays to optimize the size of grid openings and to minimize the occurrence of electrical shorts
US6420822B1 (en) * 1999-07-15 2002-07-16 Northrop Grumman Corporation Thermionic electron emitter based upon the triple-junction effect
US6429596B1 (en) * 1999-12-31 2002-08-06 Extreme Devices, Inc. Segmented gate drive for dynamic beam shape correction in field emission cathodes
JP3984548B2 (ja) * 2001-02-01 2007-10-03 シャープ株式会社 電子放出装置及びフィールドエミッションディスプレイ
KR100730108B1 (ko) * 2001-02-15 2007-06-19 삼성에스디아이 주식회사 냉음극을 채용한 전자총
JP4830217B2 (ja) * 2001-06-18 2011-12-07 日本電気株式会社 電界放出型冷陰極およびその製造方法
US6963160B2 (en) * 2001-12-26 2005-11-08 Trepton Research Group, Inc. Gated electron emitter having supported gate
US20040059474A1 (en) * 2002-09-20 2004-03-25 Boorman Daniel J. Apparatuses and methods for displaying autoflight information
JP4219724B2 (ja) * 2003-04-08 2009-02-04 三菱電機株式会社 冷陰極発光素子の製造方法
US8388432B2 (en) * 2004-01-12 2013-03-05 Igt Bi-stable downloadable reel strips
KR20050104643A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법
KR20050112818A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 전자 방출 소자와 이의 제조 방법
KR101065371B1 (ko) * 2004-07-30 2011-09-16 삼성에스디아이 주식회사 전자 방출 소자
US20060066217A1 (en) * 2004-09-27 2006-03-30 Son Jong W Cathode structure for field emission device
US7825591B2 (en) * 2006-02-15 2010-11-02 Panasonic Corporation Mesh structure and field-emission electron source apparatus using the same
US20070188090A1 (en) * 2006-02-15 2007-08-16 Matsushita Toshiba Picture Display Co., Ltd. Field-emission electron source apparatus
CN101452797B (zh) * 2007-12-05 2011-11-09 清华大学 场发射电子源及其制备方法
CN101807501B (zh) * 2010-03-15 2012-05-09 彩虹集团公司 薄膜型fed下基板的制作方法
US20130342098A1 (en) * 2011-03-18 2013-12-26 Sri International Corrugated Dielectric for Reliable High-current Charge-emission Devices
KR20200002220U (ko) 2019-04-01 2020-10-12 송유진 가변형 안전 난간대

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2641412B1 (fr) * 1988-12-30 1991-02-15 Thomson Tubes Electroniques Source d'electrons du type a emission de champ
JPH03252029A (ja) * 1990-02-28 1991-11-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH0422337A (ja) * 1990-05-18 1992-01-27 Siemens Asahi Medeitetsuku Kk 磁界発生装置
JP2969913B2 (ja) * 1990-10-30 1999-11-02 ソニー株式会社 電界放出型エミッタ
JP3033179B2 (ja) * 1990-10-30 2000-04-17 ソニー株式会社 電界放出型エミッタ及びその製造方法
JPH04262337A (ja) * 1991-02-15 1992-09-17 Kawasaki Steel Corp 電界放出陰極の製造方法
JPH04280037A (ja) * 1991-03-07 1992-10-06 Nec Corp マイクロ波管
EP0503638B1 (en) * 1991-03-13 1996-06-19 Sony Corporation Array of field emission cathodes
US5266530A (en) * 1991-11-08 1993-11-30 Bell Communications Research, Inc. Self-aligned gated electron field emitter
JPH06131970A (ja) * 1992-04-15 1994-05-13 Nec Corp 微小真空素子の製造方法
US5534743A (en) * 1993-03-11 1996-07-09 Fed Corporation Field emission display devices, and field emission electron beam source and isolation structure components therefor
US5394006A (en) * 1994-01-04 1995-02-28 Industrial Technology Research Institute Narrow gate opening manufacturing of gated fluid emitters
JPH07282718A (ja) * 1994-04-08 1995-10-27 Sony Corp フィールドエミッション素子を用いた表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546224B1 (ko) * 1996-10-31 2006-08-31 모토로라 인코포레이티드 전계방출디바이스 및 전계방출디바이스 내의 노출된 유전체 표면의 포지티브 충전을 방지하기위한 방법
US6043103A (en) * 1997-06-25 2000-03-28 Nec Corporation Field-emission cold cathode and method of manufacturing same
US6369496B1 (en) 1997-12-03 2002-04-09 Nec Corporation Micro cold cathode with shield member
KR100464299B1 (ko) * 1998-04-10 2005-06-02 삼성에스디아이 주식회사 전계효과전자방출소자의제조방법
KR20010003752A (ko) * 1999-06-25 2001-01-15 김영환 전계방출 표시소자의 제조방법
KR20010058197A (ko) * 1999-12-24 2001-07-05 박종섭 전계방출표시 소자의 제조방법
KR20020037421A (ko) * 2000-11-14 2002-05-21 주식회사 현대 디스플레이 테크놀로지 전계방출소자의 제조방법
KR100590524B1 (ko) * 2001-12-06 2006-06-15 삼성에스디아이 주식회사 포커싱 전극을 가지는 전계방출소자 및 그 제조방법
KR100869787B1 (ko) * 2002-09-04 2008-11-21 삼성에스디아이 주식회사 전계 방출 표시 장치 및 전계 방출 표시 장치의 제조방법
JP2005327498A (ja) * 2004-05-12 2005-11-24 Nippon Hoso Kyokai <Nhk> 冷陰極素子及びその製造方法
JP2007227348A (ja) * 2006-02-20 2007-09-06 Samsung Sdi Co Ltd 電子放出デバイス、および電子放出デバイスを用いる電子放出表示デバイス
KR100787235B1 (ko) * 2006-05-19 2007-12-21 삼성에스디아이 주식회사 발광 장치와 이 발광 장치의 전자 방출 유닛 제조 방법 및이 발광 장치를 백 라이트 유닛으로 사용하는 액정 표시장치
KR100814849B1 (ko) * 2006-08-29 2008-03-20 삼성에스디아이 주식회사 발광 장치, 발광 장치의 전자 방출 유닛 제조 방법 및 이발광 장치를 백라이트 유닛으로 사용하는 액정 표시장치
JP2015530706A (ja) * 2012-08-16 2015-10-15 ナノックス イメージング ピーエルシー 撮像装置

Also Published As

Publication number Publication date
KR960035708A (ko) 1996-10-24
FR2734401A1 (fr) 1996-11-22
JP3070469B2 (ja) 2000-07-31
US6075315A (en) 2000-06-13
KR100223203B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
JPH08321255A (ja) 電界放射冷陰極およびその製造方法
EP0707333B1 (en) Manufacture of electron emitter by replica technique
US5057047A (en) Low capacitance field emitter array and method of manufacture therefor
US7504767B2 (en) Electrode structures, display devices containing the same
US5150192A (en) Field emitter array
EP0513777A2 (en) Multiple electrode field electron emission device and process for manufacturing it
US7391145B2 (en) Cold-cathode electron source, microwave tube using it, and production method thereof
US5502314A (en) Field-emission element having a cathode with a small radius
KR100449071B1 (ko) 전계 방출 소자용 캐소드
KR100274402B1 (ko) 전계방출냉음극의제조방법
KR100314830B1 (ko) 전계방출표시장치의제조방법
JP3898243B2 (ja) 電界効果電子放出用マイクロ・チップ及びその製造方法
JP3767952B2 (ja) 電界効果電子放出素子の製造方法
JP2735009B2 (ja) 電界放出型電子銃の製造方法
JPH05242797A (ja) 電子放出素子の製造方法
JPH0714500A (ja) 電界放出カソード
KR100278502B1 (ko) 더블 게이트를 갖는 화산형 금속 fea 제조방법
KR100274793B1 (ko) 선형 전계방출 이미터 및 그의 제조방법
KR100279749B1 (ko) 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법
JPH11238451A (ja) 電界放出冷陰極及びその製造方法
JP3097522B2 (ja) 電界放射型素子の製造方法
KR100205056B1 (ko) 화산형 금속 에프이에이 제조방법
KR100329370B1 (ko) 전계방출소자 제조 방법
JPH08227654A (ja) 電界放射型素子の製造方法
JPH08138531A (ja) 電子放出素子及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000425