JPH03252029A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03252029A JPH03252029A JP2049948A JP4994890A JPH03252029A JP H03252029 A JPH03252029 A JP H03252029A JP 2049948 A JP2049948 A JP 2049948A JP 4994890 A JP4994890 A JP 4994890A JP H03252029 A JPH03252029 A JP H03252029A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- type
- anode
- etch
- ingaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000005530 etching Methods 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 19
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 2
- 240000002329 Inga feuillei Species 0.000 abstract 1
- 150000003863 ammonium salts Chemical class 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体を用いて形成したマイクロ真空管の構
造とその製造方法に関するものである。
造とその製造方法に関するものである。
第４図は例えばＣｙａＡｓを用いて形成した、本件出願
人の先ＩＩ（平成２年１月２９日出願）に係る横型マイ
クロ真空管素子の構造例である０図において、ｌはｎ形
ＧａＡ３．２はアンドープＧａＡｓまたはアンドープＡ
ｌＧａＡｓ、３は半絶縁性ＧａＡｓ基板、１１はカソー
ド電極（ｎ形ＧａＡｓからなる）、１２はアノード電極
（ｎ形ＧａＡ３からなる）、１３．１４はグリッド電極
である。
人の先ＩＩ（平成２年１月２９日出願）に係る横型マイ
クロ真空管素子の構造例である０図において、ｌはｎ形
ＧａＡ３．２はアンドープＧａＡｓまたはアンドープＡ
ｌＧａＡｓ、３は半絶縁性ＧａＡｓ基板、１１はカソー
ド電極（ｎ形ＧａＡｓからなる）、１２はアノード電極
（ｎ形ＧａＡ３からなる）、１３．１４はグリッド電極
である。
次に動作について説明する。
第４図において、例えばカソード電極１１とアノード電
極１２の間隔を〜１μｍとした構造では、該両電極間に
〜４０Ｖの電圧を印加するとカソード電極１１より電子
が放出される。ただし、このとき雰囲気は真空（真空度
１０−’Ｐａ以下）に保たれていなければならない、カ
ソード電極１１がら放出された電子は印加されている電
界により加速され、アノード電極１２へ入り電流が流れ
る。
極１２の間隔を〜１μｍとした構造では、該両電極間に
〜４０Ｖの電圧を印加するとカソード電極１１より電子
が放出される。ただし、このとき雰囲気は真空（真空度
１０−’Ｐａ以下）に保たれていなければならない、カ
ソード電極１１がら放出された電子は印加されている電
界により加速され、アノード電極１２へ入り電流が流れ
る。
このカソード電極１１がらの電子の放出確率を対向する
グリッド電極１３．１４に印加する電圧により制御する
ことにより３極管と同様の動作を実現できる。
グリッド電極１３．１４に印加する電圧により制御する
ことにより３極管と同様の動作を実現できる。
ＧａＡｓを用いた第４図の構造の素子の溝部（／’７）
の形成方法を第５図に示す、半絶縁性ＧａＡｓ基板３上
にアンドープＧａＡｓ又はＡｊ！ＧａＡｓ層２とｎ形Ｇ
ａＡｓ層１をエピタキシャル成長させ、第５図（ａ）に
示すようにホトレジスト２ｏの開ロバターン（開口幅を
Ｌとする）を形成する０次にこのホトレジストパターン
２ｏをマスクとしてエピタキシャル層１，２をエツチン
グし、第５図（ｂ）に示す溝を形成する。この溝が所望
の深さ（ここではｄとする）になった所でエツチングを
終了しく第５図（Ｃ））、グリッド電極を形成する工程
に移る。
の形成方法を第５図に示す、半絶縁性ＧａＡｓ基板３上
にアンドープＧａＡｓ又はＡｊ！ＧａＡｓ層２とｎ形Ｇ
ａＡｓ層１をエピタキシャル成長させ、第５図（ａ）に
示すようにホトレジスト２ｏの開ロバターン（開口幅を
Ｌとする）を形成する０次にこのホトレジストパターン
２ｏをマスクとしてエピタキシャル層１，２をエツチン
グし、第５図（ｂ）に示す溝を形成する。この溝が所望
の深さ（ここではｄとする）になった所でエツチングを
終了しく第５図（Ｃ））、グリッド電極を形成する工程
に移る。
ここで、例えば半絶縁性ＧａＡｓ基板１の面方位が（１
００）面のものを用いると、硫酸を主体としたエツチン
グ液を用いることにより（０１１）方向には図に示すよ
うなエツチング断面形状が得られる。これを利用してカ
ソード及びアノード電極の鋭角形状を実現できるが、こ
うした方法でこの形状を実現する場合には電極間隔（第
５図（Ｃ）中のＳと表わしたもの）とエンチング溝の深
さｄは独立して制御できないという問題があった。即ち
、第５図（ｂ）〜（Ｃ）に示すエツチング工程において
、ホトレジスト開口幅はしてあるにもかかわらず、深さ
ｄまでエツチング溝を深くするとサイドエツチングｌが
発生し、電極間隔はホトレジスト開口幅りよりも広くな
る。−船釣にはｆｆ１−ｄであるので、電極間隔ＳはＳ
＝Ｌ＋２ｆ＝Ｌ＋２ｄとなる。
００）面のものを用いると、硫酸を主体としたエツチン
グ液を用いることにより（０１１）方向には図に示すよ
うなエツチング断面形状が得られる。これを利用してカ
ソード及びアノード電極の鋭角形状を実現できるが、こ
うした方法でこの形状を実現する場合には電極間隔（第
５図（Ｃ）中のＳと表わしたもの）とエンチング溝の深
さｄは独立して制御できないという問題があった。即ち
、第５図（ｂ）〜（Ｃ）に示すエツチング工程において
、ホトレジスト開口幅はしてあるにもかかわらず、深さ
ｄまでエツチング溝を深くするとサイドエツチングｌが
発生し、電極間隔はホトレジスト開口幅りよりも広くな
る。−船釣にはｆｆ１−ｄであるので、電極間隔ＳはＳ
＝Ｌ＋２ｆ＝Ｌ＋２ｄとなる。
従って、例えば電極間隔Ｓ＝１μｍの素子を実現するた
めに、Ｌ＝０．１μｍの微細間ロバターンを形成したと
しても、サイドエツチングを考慮するとｄ−０，４５μ
ｍの深さしかとれないことになる。このとき、カソード
とアノード電極間のアンドープＧ ａ Ａ ｓ又はＡｊ
！ＧａＡｓ層２を通しての距離は〜２μｍしかとれず、
１μｍ間隔のカソード・アノード間の電子放出に必要な
〜４０Ｖの電圧の絶縁層としては十分とはいえないとい
う問題点があった。
めに、Ｌ＝０．１μｍの微細間ロバターンを形成したと
しても、サイドエツチングを考慮するとｄ−０，４５μ
ｍの深さしかとれないことになる。このとき、カソード
とアノード電極間のアンドープＧ ａ Ａ ｓ又はＡｊ
！ＧａＡｓ層２を通しての距離は〜２μｍしかとれず、
１μｍ間隔のカソード・アノード間の電子放出に必要な
〜４０Ｖの電圧の絶縁層としては十分とはいえないとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、カソード・アノード間の電極間隔とエツチン
グ溝深さを自由に制御できる横型マイクロ真空管の構造
とその製造方法を得ることを目的とするものである。
たもので、カソード・アノード間の電極間隔とエツチン
グ溝深さを自由に制御できる横型マイクロ真空管の構造
とその製造方法を得ることを目的とするものである。
（１１題を解決するための手段〕
この発明に係る横型マイクロ真空管の構造は、カソード
と７ノード電極に従来用いられていたｎ形ＧａＡｓ層に
代えてｎ形Ｉ ｎＧａＡｓ層を用いたものである。
と７ノード電極に従来用いられていたｎ形ＧａＡｓ層に
代えてｎ形Ｉ ｎＧａＡｓ層を用いたものである。
また、この発明に係る横型マイクロ真空管の製造方法は
、カソードとアノード電極用にｎ形ＩｎＧａＡｓ層を形
成した構造の結晶を用いて、該ｎ形１ ｎＧａＡｓ層を
エツチングせずＧａＡｓとＡｆＧａＡｓはエツチングす
るＮＨ，（アンモニア）系エツチング液、あるいはＩ
ｎＧａＡｓ又はＩｎＣｙａＡｓＰはエツチングせずＩｎ
ＰはエツチングするＨＣｌ１系のエツチング液を用いて
カソードとアノードの電極間に必要な絶縁性を確保する
ための深い溝を形成するようにしたものである。
、カソードとアノード電極用にｎ形ＩｎＧａＡｓ層を形
成した構造の結晶を用いて、該ｎ形１ ｎＧａＡｓ層を
エツチングせずＧａＡｓとＡｆＧａＡｓはエツチングす
るＮＨ，（アンモニア）系エツチング液、あるいはＩ
ｎＧａＡｓ又はＩｎＣｙａＡｓＰはエツチングせずＩｎ
ＰはエツチングするＨＣｌ１系のエツチング液を用いて
カソードとアノードの電極間に必要な絶縁性を確保する
ための深い溝を形成するようにしたものである。
この発明における横型マイクロ真空管は、カソード電極
とアノード電極間の間隔は狭くても該電極間の絶縁に必
要な溝は該電極間隔に制限されずに深く、また幅広く形
成できるので、カソード・アノード電極間の絶縁性を向
上させることができるので、従来提案されている構造の
ものよりさらに良好な特性を有する。
とアノード電極間の間隔は狭くても該電極間の絶縁に必
要な溝は該電極間隔に制限されずに深く、また幅広く形
成できるので、カソード・アノード電極間の絶縁性を向
上させることができるので、従来提案されている構造の
ものよりさらに良好な特性を有する。
また、この発明における横型マイクロ真空管の製造方法
によれば、カソードとアノード電極材料としてｎ形Ｉ
ｎＣ，ａＡｓ層を用いることにより、下層のアンドープ
ＣｒａＡｓ又はＡｊ！ＧａＡｓ層とエツチングにおいて
選択性を発揮することができるので、カソード・アノー
ド電極間隔を広くすることなく、カソード・アノード電
極間の絶縁に必要な、深くかつ幅の広い溝を形成するこ
とができる。
によれば、カソードとアノード電極材料としてｎ形Ｉ
ｎＣ，ａＡｓ層を用いることにより、下層のアンドープ
ＣｒａＡｓ又はＡｊ！ＧａＡｓ層とエツチングにおいて
選択性を発揮することができるので、カソード・アノー
ド電極間隔を広くすることなく、カソード・アノード電
極間の絶縁に必要な、深くかつ幅の広い溝を形成するこ
とができる。
以下、この発明の一実施例を図について説明する。
第１図において、１はｎ形Ｉ ｎＧａＡｓ層であり、２
〜１４は第４図と同様である。本発明では第４図の従来
例の構造に対してカソードとアノード電極にｎ形１ｎＧ
ａＡｓ層１を適用したことを特徴としている。第１図の
構造の素子を製造する方法を第３図に示す まず、第３図（ａ）に示す半絶縁性ＣａＡｓ基板３上に
アンドープＧａＡｓ又はＡｎ！ＧａＡｓｎＧａＡｓ層２
らにｎ形Ｉ ｎ Ｇ ａ Ａ ｓ層１を形成した結晶を
作製する。
〜１４は第４図と同様である。本発明では第４図の従来
例の構造に対してカソードとアノード電極にｎ形１ｎＧ
ａＡｓ層１を適用したことを特徴としている。第１図の
構造の素子を製造する方法を第３図に示す まず、第３図（ａ）に示す半絶縁性ＣａＡｓ基板３上に
アンドープＧａＡｓ又はＡｎ！ＧａＡｓｎＧａＡｓ層２
らにｎ形Ｉ ｎ Ｇ ａ Ａ ｓ層１を形成した結晶を
作製する。
次に、第３図（ｂ）に示すようにカソード・アノード電
極間隔に相当するホトレジスト開ロバターン２０を形成
する。
極間隔に相当するホトレジスト開ロバターン２０を形成
する。
次に、第３図（Ｃ）に示すようにホトレジスト２０をマ
スクとしてｎ形１ ｎＧａＡｓ層またはｎ形ＩｎＧａＡ
ｓ層１とアンドープＣ；ａＡｓ又はＡｆｆｉＧａＡｓ層
２をエツチングする。
スクとしてｎ形１ ｎＧａＡｓ層またはｎ形ＩｎＧａＡ
ｓ層１とアンドープＣ；ａＡｓ又はＡｆｆｉＧａＡｓ層
２をエツチングする。
さらに第３図（ロ）に示すように、ｎ形１ ｎＧａＡｓ
層はエツチングされないが、アンドープＧａＡＳ又はＡ
ｆＧａＡｓはエツチングされるエツチング液、例えばＮ
Ｈ，（アンモニア）系のエツチング液でアンドープＧａ
ｐｓ又はＡｌＧａＡｓ層２を所望の深さまでエツチング
して深い溝を形成する。その後、図（ｅ）〜（ｉ）に示
すように下層及び上層のグリッド電極１３．１４を形成
すれば所望の横型マイクロ真空管が実現できる。
層はエツチングされないが、アンドープＧａＡＳ又はＡ
ｆＧａＡｓはエツチングされるエツチング液、例えばＮ
Ｈ，（アンモニア）系のエツチング液でアンドープＧａ
ｐｓ又はＡｌＧａＡｓ層２を所望の深さまでエツチング
して深い溝を形成する。その後、図（ｅ）〜（ｉ）に示
すように下層及び上層のグリッド電極１３．１４を形成
すれば所望の横型マイクロ真空管が実現できる。
第３図の製造方法により作製した第１図の構造の素子で
はカソードとアノード電極１１．１２の間隔に対して該
カソードとアノード電極間の絶縁性を確保するための溝
の深さと幅は任意に太き（することができ、従来の構造
の素子に比べて特性の向上が図れる０例えば第１図にお
いて、カソード・アノード電極間の間隔をｌａｍとした
とき、第４図又は第５図の従来例では溝の深さは０．４
５μｍが限度であったが、この場合にば１ｔ１ｍ以上の
深さを自由に選択できる。
はカソードとアノード電極１１．１２の間隔に対して該
カソードとアノード電極間の絶縁性を確保するための溝
の深さと幅は任意に太き（することができ、従来の構造
の素子に比べて特性の向上が図れる０例えば第１図にお
いて、カソード・アノード電極間の間隔をｌａｍとした
とき、第４図又は第５図の従来例では溝の深さは０．４
５μｍが限度であったが、この場合にば１ｔ１ｍ以上の
深さを自由に選択できる。
なお、上記実施例ではカソードとアノード電極部にｎ形
Ｉ ｎＧａＡｓ層を用いた構造例について説明したが、
第２図に示すように、これに加えてアンドープＧａＡｓ
又はＡｆＧａＡｓ層２中にＩｎＧａＡｓ層４を設けた構
造としてもよい。この場合にはＩ ｎＧａＡｓ層４はア
ンドープ層とし、アンドープＧａＡｓ又はＡｊＩＣａＡ
ｓ層２を選択的にエツチングして溝を形成する際に、Ｉ
ｎＧａＡｓ層４で深さ方向のエツチングが止まり、エ
ツチング溝の幅だけを広くすることが可能となる。
Ｉ ｎＧａＡｓ層を用いた構造例について説明したが、
第２図に示すように、これに加えてアンドープＧａＡｓ
又はＡｆＧａＡｓ層２中にＩｎＧａＡｓ層４を設けた構
造としてもよい。この場合にはＩ ｎＧａＡｓ層４はア
ンドープ層とし、アンドープＧａＡｓ又はＡｊＩＣａＡ
ｓ層２を選択的にエツチングして溝を形成する際に、Ｉ
ｎＧａＡｓ層４で深さ方向のエツチングが止まり、エ
ツチング溝の幅だけを広くすることが可能となる。
また、上記実施例ではＩｎＧａＡｓ、ＧａＡｓ。
ＡｌＧａＡｓの材料を用いる場合を例として説明したが
、これはエツチングに選択性を有する材料、例えばカソ
ードとアノード電極にｎ形Ｉ ｎＧａＡｓ層層を、下層
のアンドープ層にＦｅ−ドープまたはアンドープＩｎＰ
層を用い、’ＩｎＧａＡｓ又はＩ ｎＧａＡｓ Ｐはエ
ツチングせず、ＩｎＰはエツチングするＨＣｊ！ （塩
酸）系のエツチング液を用いてもよく、上記と同様の構
造を実現できる。
、これはエツチングに選択性を有する材料、例えばカソ
ードとアノード電極にｎ形Ｉ ｎＧａＡｓ層層を、下層
のアンドープ層にＦｅ−ドープまたはアンドープＩｎＰ
層を用い、’ＩｎＧａＡｓ又はＩ ｎＧａＡｓ Ｐはエ
ツチングせず、ＩｎＰはエツチングするＨＣｊ！ （塩
酸）系のエツチング液を用いてもよく、上記と同様の構
造を実現できる。
また、上記マイクロ真空管は同一基板または同一チップ
内にこれを多数個形成し、集積回路素子を構成すること
ができるものである。
内にこれを多数個形成し、集積回路素子を構成すること
ができるものである。
以上のように、この発明にかかる横型マイクロ真空管の
構造及びその製造方法によれば、カソード及びアノード
電極をｎ形ＩｎＧａＡｓ又はｎ形ＩｎＧａＡｓＰ層で形
成し、１ｎＱａＡｓ又はＩｎ Ｇ ａ Ａ ｓ Ｐはエ
ツチングせず、ＣｏａＡｓ、 ＡｌＧａＡｓはエツチン
グするＮＨ，系のエツチング液等により両電極間の絶縁
のための溝を形成するようにしたので、カソード・アノ
ード電極間の間隔に制限されずに、選択エンチングによ
り必要な溝の深さと幅を太き（とれ、従来の構造の素子
に比べて大幅な性能の改善が可能となる。
構造及びその製造方法によれば、カソード及びアノード
電極をｎ形ＩｎＧａＡｓ又はｎ形ＩｎＧａＡｓＰ層で形
成し、１ｎＱａＡｓ又はＩｎ Ｇ ａ Ａ ｓ Ｐはエ
ツチングせず、ＣｏａＡｓ、 ＡｌＧａＡｓはエツチン
グするＮＨ，系のエツチング液等により両電極間の絶縁
のための溝を形成するようにしたので、カソード・アノ
ード電極間の間隔に制限されずに、選択エンチングによ
り必要な溝の深さと幅を太き（とれ、従来の構造の素子
に比べて大幅な性能の改善が可能となる。
第１図はこの発明の一実施例による横型マイクロ真空管
の構造を示す断面図、第２図はこの発明の他の実施例を
示す横型マイクロ真空管の構造を示す断面図、第３図は
この発明の一実施例である第１図の構造を実現するため
の製造方法を示す図、第４図は従来の横型マイクロ真空
管の構造を示す断面図、第５図は従来の横型マイクロ真
空管の問題点を説明するための製造方法の一部を示す図
である。 ｌはｎ形ＧａＡｓ又はｎ形１ｎＧａＡｓ層、２はアンド
ープＧａＡｓ又はＡｌＧａＡｓ層、３は半絶縁性ＧａＡ
ｓ基板、４はアンドープＩ ｎＧａＡｓ層、１１はカソ
ード電極、１２はアノード電極、１３は下部グリッド電
極、１４は上部グリッド電極、２０はエツチングと下部
電極形成用ホトレジスト、２１は上部グリッド電極形成
用ホトレジストである。 なお図中同一符号は同−又は相当部分を示す。
の構造を示す断面図、第２図はこの発明の他の実施例を
示す横型マイクロ真空管の構造を示す断面図、第３図は
この発明の一実施例である第１図の構造を実現するため
の製造方法を示す図、第４図は従来の横型マイクロ真空
管の構造を示す断面図、第５図は従来の横型マイクロ真
空管の問題点を説明するための製造方法の一部を示す図
である。 ｌはｎ形ＧａＡｓ又はｎ形１ｎＧａＡｓ層、２はアンド
ープＧａＡｓ又はＡｌＧａＡｓ層、３は半絶縁性ＧａＡ
ｓ基板、４はアンドープＩ ｎＧａＡｓ層、１１はカソ
ード電極、１２はアノード電極、１３は下部グリッド電
極、１４は上部グリッド電極、２０はエツチングと下部
電極形成用ホトレジスト、２１は上部グリッド電極形成
用ホトレジストである。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）ＧａＡｓ又はＩｎＰ基板を用い、該基板上に形成
されたカソード及びアノード電極が該基板面に平行に配
置された構造の横型マイクロ真空管において、 該カソード及びアノード電極がｎ形ＩｎＧａＡｓ又はｎ
形ＩｎＧａＡｓＰ層で形成されていることを特徴とする
マイクロ真空管半導体装置。 - （２）第１項記載のマイクロ真空管において、カソード
とアノード電極材料であるＩｎＧａＡｓ又はＩｎＧａＡ
ｓＰはエッチングせず、ＧａＡｓ、ＡｌＧａＡｓはエッ
チングするＮＨ＿３系、またはＩｎＧａＡｓ又はＩｎＧ
ａＡｓＰはエッチングせず、ＩｎＰはエッチングするＨ
Ｃｌ系のエッチング液の選択エッチング特性を利用して
カソードとアノード電極下に絶縁性能を向上させるため
の溝を形成することを特徴とするマイクロ真空管半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049948A JPH03252029A (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2049948A JPH03252029A (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03252029A true JPH03252029A (ja) | 1991-11-11 |
Family
ID=12845251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2049948A Pending JPH03252029A (ja) | 1990-02-28 | 1990-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03252029A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075315A (en) * | 1995-03-20 | 2000-06-13 | Nec Corporation | Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same |
-
1990
- 1990-02-28 JP JP2049948A patent/JPH03252029A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075315A (en) * | 1995-03-20 | 2000-06-13 | Nec Corporation | Field-emission cold cathode having improved insulating characteristic and manufacturing method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3319472B2 (ja) | 半導体装置とその製造方法 | |
| JP2002518851A (ja) | 量子ワイヤー電界効果トランジスタ及びその製造方法 | |
| JP2007324617A (ja) | 横方向共振トンネリング | |
| US6139483A (en) | Method of forming lateral resonant tunneling devices | |
| US7273789B2 (en) | Method of fabricating heterojunction bipolar transistor | |
| JPH03252029A (ja) | 半導体装置及びその製造方法 | |
| US5346851A (en) | Method of fabricating Shannon Cell circuits | |
| JPH02154430A (ja) | 半導体装置及びその製造方法 | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP3038737B2 (ja) | 量子細線半導体装置およびその製造方法 | |
| JPH02101784A (ja) | 量子井戸細線の製造方法と量子井戸箱の製造方法および量子井戸細線レーザ | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JPH0684959A (ja) | 高電子移動度電界効果半導体装置 | |
| JPH04280629A (ja) | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 | |
| JP2836145B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH04369843A (ja) | 半導体装置およびその製造方法 | |
| JPS6065577A (ja) | 極めて短いゲ−ト及び水平構造を有する電界効果トランジスタ及びその製造方法 | |
| JPH05243257A (ja) | 完全自己整合ＩｎＰ系ＨＢＴ | |
| JP2940021B2 (ja) | エッチング方法 | |
| JPH03254046A (ja) | マイクロ真空管とその製造方法 | |
| JP2000183327A (ja) | 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ | |
| JP3003214B2 (ja) | 半導体装置 | |
| JPS61194891A (ja) | 半導体レ−ザ素子 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH05291683A (ja) | 半導体発光素子及びその製造方法 |