JPS61194891A - 半導体レ−ザ素子 - Google Patents
半導体レ−ザ素子Info
- Publication number
- JPS61194891A JPS61194891A JP3599185A JP3599185A JPS61194891A JP S61194891 A JPS61194891 A JP S61194891A JP 3599185 A JP3599185 A JP 3599185A JP 3599185 A JP3599185 A JP 3599185A JP S61194891 A JPS61194891 A JP S61194891A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- constitution
- gaas
- substrate
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体レーザ素子、特に光閉じ込め及び電流
狭窄を目的とした埋め込み層とを具える半導体レーザ素
子に関する。
狭窄を目的とした埋め込み層とを具える半導体レーザ素
子に関する。
（従来の技術）
従来、半導体レーザ素子において、電流狭窄や横方向光
間、じ込めを目的とした埋め込み構造は第３図（Ａ）及
び（Ｂ）に断面図で示すように構成されていた。
間、じ込めを目的とした埋め込み構造は第３図（Ａ）及
び（Ｂ）に断面図で示すように構成されていた。
第３図（Ａ）に示す構造はＡＱＧａＡｓ／ＧａＡｓ系レ
ーザ素子であり、３０はｎ−ＧａＡｓ基板、３１はｎ
−ＡＱ ＧａＡｓ下側クラッド層、３２はＧａＡｓ活性
層、３３はｐ −ＡＱＧａＡｓ上側クラ−２ド層で、こ
れら層３１，３２．３３は基板上でダブルヘテロ構造を
形成している。さらに、３４はこのダブルヘテロ構造の
両側で素子端面間を共振器方向に埋め込むｎ−ＡＱＧａ
Ａｇ埋め込み層、３５は絶縁膜、３Ｂはｐ側オーム性電
極、３７はｎ側オーム性電極である。この従来構造では
、ＧａＡｓ活性層３２の屈折率がこの活性層３２を囲む
Ａｌ１ＧａＡｓの屈折率よりも高いことを利用して、レ
ーザ素子の横モードの安定化をはかっている・ 一方、第３図（Ｂ）に示す構造はＩｎＧａＡｓＰ／Ｉｎ
Ｐ系レーザ素子であり、３８はｐ −１ｎＰ基板、３９
はｐ−ＩｎＰ下側クラッド層、４０はｎ −ＩｎＧａＡ
ｓＰ活性層、４１はｎ−１ｎＰ上側クラッド層で、これ
らは前述の場合と同様にダブルヘテロ構造を形成してい
る。
ーザ素子であり、３０はｎ−ＧａＡｓ基板、３１はｎ
−ＡＱ ＧａＡｓ下側クラッド層、３２はＧａＡｓ活性
層、３３はｐ −ＡＱＧａＡｓ上側クラ−２ド層で、こ
れら層３１，３２．３３は基板上でダブルヘテロ構造を
形成している。さらに、３４はこのダブルヘテロ構造の
両側で素子端面間を共振器方向に埋め込むｎ−ＡＱＧａ
Ａｇ埋め込み層、３５は絶縁膜、３Ｂはｐ側オーム性電
極、３７はｎ側オーム性電極である。この従来構造では
、ＧａＡｓ活性層３２の屈折率がこの活性層３２を囲む
Ａｌ１ＧａＡｓの屈折率よりも高いことを利用して、レ
ーザ素子の横モードの安定化をはかっている・ 一方、第３図（Ｂ）に示す構造はＩｎＧａＡｓＰ／Ｉｎ
Ｐ系レーザ素子であり、３８はｐ −１ｎＰ基板、３９
はｐ−ＩｎＰ下側クラッド層、４０はｎ −ＩｎＧａＡ
ｓＰ活性層、４１はｎ−１ｎＰ上側クラッド層で、これ
らは前述の場合と同様にダブルヘテロ構造を形成してい
る。
この構造では、ダブルヘテロ構造の両側に二層構造の埋
め込み層すなわちｎ −１ｎｓＰ埋め込み層４２及びｐ
−ＩｎＰ埋め込み層４３とを設けている。尚、４４及
び４５はそれぞれｎ側及びｐ側オーム性電極である。こ
の従来構造では、二つの埋め込み層４２及び４３とｐ−
１ｎＰ下側クラッド層３８とをｐ／ｎ／ｐ構造とするこ
とにより、この接合部が動作時に逆バイアス状態となる
ことを利用して埋め込み層４２及び４３を電流阻止層と
して用いると共に、ＩｎＧａＡｓＰ活性歴４０の活性率
４０ｎＰ埋め込み層４２及び４３の屈折率よりも高いこ
とを利用してレーザ素子の横モードの安定化を得ること
を期待している。
め込み層すなわちｎ −１ｎｓＰ埋め込み層４２及びｐ
−ＩｎＰ埋め込み層４３とを設けている。尚、４４及
び４５はそれぞれｎ側及びｐ側オーム性電極である。こ
の従来構造では、二つの埋め込み層４２及び４３とｐ−
１ｎＰ下側クラッド層３８とをｐ／ｎ／ｐ構造とするこ
とにより、この接合部が動作時に逆バイアス状態となる
ことを利用して埋め込み層４２及び４３を電流阻止層と
して用いると共に、ＩｎＧａＡｓＰ活性歴４０の活性率
４０ｎＰ埋め込み層４２及び４３の屈折率よりも高いこ
とを利用してレーザ素子の横モードの安定化を得ること
を期待している。
（発明が解決しようとする問題点）
しかしながら、このような従来構造の半導体レーザ素子
は次のような欠点を有していた。
は次のような欠点を有していた。
先ず第一に、第３図（Ａ）に示す構造では、ＡＱＧａＡ
ｓ埋め込み層の層組成が高いので、高い信頼性を得るこ
とが困難であり、これがため、この埋め込み層へのリー
ク電流が流れるという欠点があった。
ｓ埋め込み層の層組成が高いので、高い信頼性を得るこ
とが困難であり、これがため、この埋め込み層へのリー
ク電流が流れるという欠点があった。
また、第３図（Ｂ）に示す構造では、ｎ −１ｎＰ埋め
込み層の厚さがリーク電流の有無を左右するが、この埋
め込み層の厚みの制御が困難であるため、安定した製法
が得にくく再現性が悪いといった欠点があった。
込み層の厚さがリーク電流の有無を左右するが、この埋
め込み層の厚みの制御が困難であるため、安定した製法
が得にくく再現性が悪いといった欠点があった。
この発明の目的は、上述したようなリーク電流が流れず
、素子の信頼性及び再現性が良く、しかも、光閉じ込め
及び電流狭窄の優れた埋め込み層を具える半導体レーザ
素子を提供することにある。
、素子の信頼性及び再現性が良く、しかも、光閉じ込め
及び電流狭窄の優れた埋め込み層を具える半導体レーザ
素子を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明によれば、基板上
に下側クラッド層、活性層及び上側クラッド層からなる
ダブルヘテロ構造と、このダブルヘテロ構造の両側に光
閉じ込め及び電流狭窄を目的とした埋め込み層とを具え
る半導体レーザ素子において、この埋め込み層をこのダ
ブルヘテロ構造の材料と格子整合するＩＩａ族フッ素化
合物或いはその混晶で形成したことを特徴とする。
に下側クラッド層、活性層及び上側クラッド層からなる
ダブルヘテロ構造と、このダブルヘテロ構造の両側に光
閉じ込め及び電流狭窄を目的とした埋め込み層とを具え
る半導体レーザ素子において、この埋め込み層をこのダ
ブルヘテロ構造の材料と格子整合するＩＩａ族フッ素化
合物或いはその混晶で形成したことを特徴とする。
（作用）
この発明の埋め込み構造の半導体レーザ素子によれば、
埋め込み材料としてＩＩａ族のフッ素化合物或いはその
混晶を用いている。この材料は、活性層材料よりも充分
に低い屈折率を有し、しかも、充分に高い比抵抗を有し
ているので、充分な光閉じ込めと電流狭窄を期待出来る
。
埋め込み材料としてＩＩａ族のフッ素化合物或いはその
混晶を用いている。この材料は、活性層材料よりも充分
に低い屈折率を有し、しかも、充分に高い比抵抗を有し
ているので、充分な光閉じ込めと電流狭窄を期待出来る
。
さらに、この埋め込み層を一層で形成することが出来る
ので、従来のような埋め込み層の厚さ制御を精確に行っ
てリーク電流を防止する作業を必要としせず、従って、
従来よりも素子製造の再現性が良い。
ので、従来のような埋め込み層の厚さ制御を精確に行っ
てリーク電流を防止する作業を必要としせず、従って、
従来よりも素子製造の再現性が良い。
さらに、ＩＩａ族フッ素化合物或いはその混晶材料とし
てダブルヘテロ構造の材料と格子整合する材料を用いる
ので、良質の埋め込み層を得ることが出来る。尚、格子
整合するとは完全に整合する場合はもとより、それに近
い条件で整合する場合をも含むものとする。
てダブルヘテロ構造の材料と格子整合する材料を用いる
ので、良質の埋め込み層を得ることが出来る。尚、格子
整合するとは完全に整合する場合はもとより、それに近
い条件で整合する場合をも含むものとする。
（実施例）
以下、図面を参照してこの発明の半導体レーザ素子の実
施例につき説明する。
施例につき説明する。
尚、この実施例では一例としてＡＱＧａＡｓ／ ＧａＡ
ｓ系レーザ素子につき説明する。
ｓ系レーザ素子につき説明する。
第１図はこの発明の半導体レーザ素子を概略的に示す発
光面に平行な面での断面図である。 １０はｎ −Ｇａ
Ａｓの基板で、この基板１０上にｎ−ＡＱＧａＡｓの下
側クラッド層１１．０ａｐｓの活性層１２及びｐ −Ａ
ＱＧａＡｓの上側クラ−、ド層１３かうなるダブルヘテ
ロ構造１４を具えている。このダブルヘテロ構造１４を
、例えば、基板ｌＯ上ｒＣ共振器方向にストライプ状に
形成する。そして、このダブルヘテロ構造１４の両側の
基板面上に、このダブルヘテロ構造！４の材料と格子整
合するＩＩａ族フッ素化合物或いはその混晶で形成した
埋め込み層１５を具えている。尚、１Ｂ及び１７はオー
ム性電極である。
光面に平行な面での断面図である。 １０はｎ −Ｇａ
Ａｓの基板で、この基板１０上にｎ−ＡＱＧａＡｓの下
側クラッド層１１．０ａｐｓの活性層１２及びｐ −Ａ
ＱＧａＡｓの上側クラ−、ド層１３かうなるダブルヘテ
ロ構造１４を具えている。このダブルヘテロ構造１４を
、例えば、基板ｌＯ上ｒＣ共振器方向にストライプ状に
形成する。そして、このダブルヘテロ構造１４の両側の
基板面上に、このダブルヘテロ構造！４の材料と格子整
合するＩＩａ族フッ素化合物或いはその混晶で形成した
埋め込み層１５を具えている。尚、１Ｂ及び１７はオー
ム性電極である。
この実施例では、この埋め込み層１５をＧａＡｓに格子
整合する条件で形成した（ＣａｘＳｒｌ−りＦ２の層と
する。この場合、ＱａＡｓに格子整合する組成ＸはＸ＝
０．４である。
整合する条件で形成した（ＣａｘＳｒｌ−りＦ２の層と
する。この場合、ＱａＡｓに格子整合する組成ＸはＸ＝
０．４である。
この（ＣａｘＳｒｚ−ｘ）Ｆ２はＧａＡｓよりも充分に
低い屈折率を有すると共に、充分高い比抵抗を有してい
るので、光閉じ込め及び電流狭窄作用が従来よりも良好
に行われる。さらに、この（ＣａｘＳｒｌ−りＦ２の層
一層でリーク電流を流さないようにすることが出来るの
で、この層の厚み制御は必要なく、従って素子形成の信
頼性及び再現性が良い。
低い屈折率を有すると共に、充分高い比抵抗を有してい
るので、光閉じ込め及び電流狭窄作用が従来よりも良好
に行われる。さらに、この（ＣａｘＳｒｌ−りＦ２の層
一層でリーク電流を流さないようにすることが出来るの
で、この層の厚み制御は必要なく、従って素子形成の信
頼性及び再現性が良い。
次に、この発明の理解を一層深めるため、第２図（Ａ）
〜（Ｄ）を参照して、その製造方法につき簡単に説明す
る。
〜（Ｄ）を参照して、その製造方法につき簡単に説明す
る。
先ず、第２図（Ａ）に示すように、 ｎ −ＧａＡｓ
基板ｌＯ上にｎ −ＡＱ ＧａＡｓ下側クラッり層！■
、ＧａＡｓ活性暦活性及１２− Ａｌｌ ＧａＡｓ上側
クラッド層１３からなるダブルヘテロ構造１４を形成す
る。
基板ｌＯ上にｎ −ＡＱ ＧａＡｓ下側クラッり層！■
、ＧａＡｓ活性暦活性及１２− Ａｌｌ ＧａＡｓ上側
クラッド層１３からなるダブルヘテロ構造１４を形成す
る。
次に、このダブルヘテロ構造１５に所要のパターンのエ
ツチングマスク１８を設けた後、共振器を構成する部分
をストライプ状に残存させるように。
ツチングマスク１８を設けた後、共振器を構成する部分
をストライプ状に残存させるように。
この残存部のダブルヘテロ構造１５の両側をエツチング
により除去し、第２図（Ｂ）に示すような構造を得る。
により除去し、第２図（Ｂ）に示すような構造を得る。
次に、このエツチング除去して得られた基板上の空所に
（ＣａｘＳｒ７−ｘ）Ｆ２を埋め込み層１５として成
長させ、第２図（Ｃ）に示すような構造を得る。この場
合、 ＧａＡｓに格子整合する条件として組成Ｘをｘ
＝ ０．４とする。
（ＣａｘＳｒ７−ｘ）Ｆ２を埋め込み層１５として成
長させ、第２図（Ｃ）に示すような構造を得る。この場
合、 ＧａＡｓに格子整合する条件として組成Ｘをｘ
＝ ０．４とする。
次に、エツチングマスク１８を除去し、埋め込み層１５
及び上側クラッド層１３上及び基板ｌＯの下面にそれぞ
れオーム性電極１３及び２０を被着し、第２図（Ｄ）に
示す構造を得る。
及び上側クラッド層１３上及び基板ｌＯの下面にそれぞ
れオーム性電極１３及び２０を被着し、第２図（Ｄ）に
示す構造を得る。
上述したダブルヘテロ構造は、エピタキシャル成長、気
相成長、分子線エピタキシャル成長等のいずれの成長方
法を用いても良い。
相成長、分子線エピタキシャル成長等のいずれの成長方
法を用いても良い。
また、 ＣＣａｘ５ｒｌ−ｘ）Ｆ２はイオンクラスタビ
ーム法、分子線エピタキシャル法、真空蒸着法等のいず
れかの方法で形成することが出来る。
ーム法、分子線エピタキシャル法、真空蒸着法等のいず
れかの方法で形成することが出来る。
上述した実施例ではＡＱ ＧａＡｓ ／ ＧａＡｓ系レ
ーザ素子につき説明したが、この発明はＩｎＧａＡｓＰ
／ＩｎＰレーザ素子に適用することが出来る。その場合
には。
ーザ素子につき説明したが、この発明はＩｎＧａＡｓＰ
／ＩｎＰレーザ素子に適用することが出来る。その場合
には。
埋め込み層の材料をＩｎＧａＡｓＰ及びＩｎＰに格子整
合する （ＢａｙＳｒ ｚ−ｙ）Ｆ２を用いれば良く、
その組成ｙはＶ ＝ ０．４５とするのが好適である。
合する （ＢａｙＳｒ ｚ−ｙ）Ｆ２を用いれば良く、
その組成ｙはＶ ＝ ０．４５とするのが好適である。
また、この発明はダブルヘテロ構造の両側に埋め込み層
を有する構造であれば、上述した実施例で説明した構造
以外の構造のレーザ素子にも適用することが出来る。
を有する構造であれば、上述した実施例で説明した構造
以外の構造のレーザ素子にも適用することが出来る。
（発明の効果）
上述した説明からも明らかなように、この発明の半導体
レーザ素子によれば、埋め込み層としてスピネル構造を
有するＩａ族のフッ素或いはその混晶をダブルヘテロ構
造の材料と格子整合或いはそれに近い条件で形成する。
レーザ素子によれば、埋め込み層としてスピネル構造を
有するＩａ族のフッ素或いはその混晶をダブルヘテロ構
造の材料と格子整合或いはそれに近い条件で形成する。
従って、この材料の性質から従来よりも光閉じ込め及び
電流狭窄効果の著しく高い埋め込み暦を得ることが出来
る。
電流狭窄効果の著しく高い埋め込み暦を得ることが出来
る。
さらに、この埋め込み層を一層で形成してリーク電流を
阻止することが出来ので、この層の厚み制御が不要とな
り、従って、従来よりも素子の信頼性及び再現性が著し
く向上する。
阻止することが出来ので、この層の厚み制御が不要とな
り、従って、従来よりも素子の信頼性及び再現性が著し
く向上する。
第１図はこの発明の半導体レーザ素子を概略的に示す断
面図、 第２図（Ａ）〜（Ｄ）はこの発明の説明に供する半導体
レーザ素子の製造工程図、 第３図（Ａ）及び（Ｂ）は従来の埋め込み構造の半導体
レーザ素子を概略的に示す断面図である。 １０・・・基板、 １１・・・下側クラッ
ド層１２・・・活性層、 １３・・・上側ク
ラッド層！４・・・ダブルヘテロ構造、１５・・・埋め
込み層１８、１７・・・オーム性電極、１８・・・エツ
チングマスク。 特許出願人 沖電気工業株式会社第１図 １ｆ°下便１クウッド層 １２゛瀘セ〜１ １Ｊ：ｘ−側クラブド局 １４ニゲ７′ルヘデロＩｔ １５ ：ｊＷ／＞込ｈ４ ｔｒｙ、ｔｔ ニオ
ーＡ佐重極第２図 第３図
面図、 第２図（Ａ）〜（Ｄ）はこの発明の説明に供する半導体
レーザ素子の製造工程図、 第３図（Ａ）及び（Ｂ）は従来の埋め込み構造の半導体
レーザ素子を概略的に示す断面図である。 １０・・・基板、 １１・・・下側クラッ
ド層１２・・・活性層、 １３・・・上側ク
ラッド層！４・・・ダブルヘテロ構造、１５・・・埋め
込み層１８、１７・・・オーム性電極、１８・・・エツ
チングマスク。 特許出願人 沖電気工業株式会社第１図 １ｆ°下便１クウッド層 １２゛瀘セ〜１ １Ｊ：ｘ−側クラブド局 １４ニゲ７′ルヘデロＩｔ １５ ：ｊＷ／＞込ｈ４ ｔｒｙ、ｔｔ ニオ
ーＡ佐重極第２図 第３図
Claims (1)
- （１）基板上に下側クラッド層、活性層及び上側クラッ
ド層からなるダブルヘテロ構造と、このダブルヘテロ構
造の両側に光閉じ込め及び電流狭窄を目的とした埋め込
み層とを具える半導体レーザ素子において、該埋め込み
層を前記ダブルヘテロ構造の材料と格子整合するIIａ族
フッ素化合物或いはその混晶で形成したことを特徴とす
る半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599185A JPS61194891A (ja) | 1985-02-25 | 1985-02-25 | 半導体レ−ザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599185A JPS61194891A (ja) | 1985-02-25 | 1985-02-25 | 半導体レ−ザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61194891A true JPS61194891A (ja) | 1986-08-29 |
Family
ID=12457304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3599185A Pending JPS61194891A (ja) | 1985-02-25 | 1985-02-25 | 半導体レ−ザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61194891A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312882A (ja) * | 1988-06-10 | 1989-12-18 | Nec Corp | 半導体レーザ |
| US5075743A (en) * | 1989-06-06 | 1991-12-24 | Cornell Research Foundation, Inc. | Quantum well optical device on silicon |
-
1985
- 1985-02-25 JP JP3599185A patent/JPS61194891A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312882A (ja) * | 1988-06-10 | 1989-12-18 | Nec Corp | 半導体レーザ |
| US5075743A (en) * | 1989-06-06 | 1991-12-24 | Cornell Research Foundation, Inc. | Quantum well optical device on silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124838B2 (ja) | ||
| JP2716693B2 (ja) | 半導体レーザー | |
| JPH01239980A (ja) | 半導体レーザ装置 | |
| DE4121291C2 (de) | Halbleiterlaser | |
| JPS61194891A (ja) | 半導体レ−ザ素子 | |
| JPS589592B2 (ja) | 半導体発光装置の製造方法 | |
| JP2523643B2 (ja) | 半導体レ−ザ装置 | |
| JPS6124839B2 (ja) | ||
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP2000183458A (ja) | 半導体素子及びその製造方法 | |
| JPH01175281A (ja) | 半導体レーザアレイ装置 | |
| JP2949809B2 (ja) | 半導体レーザの製法 | |
| JP3820826B2 (ja) | 半導体発光装置および半導体装置の製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JPH0766992B2 (ja) | ＡｌＧａＩｎＰ系半導体レーザとその製造方法 | |
| JPH0590706A (ja) | 半導体レーザ素子 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPH06283804A (ja) | 分布反射型レーザ及びその製造方法 | |
| JPS63193585A (ja) | 半導体レ−ザおよびその製造方法 | |
| JPS60242692A (ja) | 発光素子及びその製造方法 | |
| JPH04171782A (ja) | 化合物半導体レーザ | |
| JPH03288489A (ja) | 分布帰還型半導体レーザ装置 | |
| JPS59147478A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH08204277A (ja) | 半導体レーザ | |
| JPH02156590A (ja) | 半導体レーザの製造方法 |