JPH08250456A - 半導体基板上における高密度集積回路の製造方法 - Google Patents

半導体基板上における高密度集積回路の製造方法

Info

Publication number
JPH08250456A
JPH08250456A JP8054166A JP5416696A JPH08250456A JP H08250456 A JPH08250456 A JP H08250456A JP 8054166 A JP8054166 A JP 8054166A JP 5416696 A JP5416696 A JP 5416696A JP H08250456 A JPH08250456 A JP H08250456A
Authority
JP
Japan
Prior art keywords
etching
wafer
semiconductor substrate
integrated circuit
sawing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8054166A
Other languages
English (en)
Inventor
Josef Mathuni
マツーニ ヨーゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08250456A publication Critical patent/JPH08250456A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 ウェハの研磨された背面並びに鋸引きエッジ
上の応力および障害を簡単に除去する。 【解決手段】 個別チップへの鋸引きの前に薄く研磨さ
れたウェハのダメージエッチングをマイクロ波又は高周
波により励起されるダウンストリーム・プラズマエッチ
ング法としてエッチングガス中にフッ素化合物を使用し
て実施する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、個々のチップに鋸
引きするためにウェハを薄く研磨し、この研磨工程で生
じたウェハ背面のダメージ領域をウェハ前面を保護しな
がら鋸引き前に行われるエッチングにより除去するよう
にしたウェハ状の半導体基板の上に高密度集積回路を製
造するための方法に関する。
【０００２】
【従来の技術】半導体デバイスを備えたシリコンウェハ
の製造工程の終了時にウェハは薄く研磨され、次いで個
々のチップに鋸引きされる。この研磨工程はウェハ背面
に微細な亀裂を生じ、障害のある従って応力下にあるシ
リコン前面を残す。ウェハが極めて薄く（たとえばチッ
プカード用には２００μｍ以下）研磨される場合には、
ウェハはこれに続く鋸引き又はその後で極めて容易に破
壊されるおそれがある。これは鋸引き自体によってエッ
ジに生じる障害および応力によるものである。
【０００３】制御できないような早期の破壊を回避する
ために、ウェハ背面は従来は一般に湿式エッチングによ
り数μｍエッチング除去され、応力の原因となるダメー
ジ領域を除去していた。この場合ウェハ表面は通常約１
００μｍの厚い膜により保護されていた。この膜はウェ
ハの縁部においても完全に厚くされ、湿式エッチングに
よるチップ縁部の破壊を回避するために必要であった膜
を施す前のウェハの補助的な塗装を省略できるようにし
ていた。
【０００４】しかしこの方法はいくつかの重要な欠点を
伴う。すなわちこの方法では湿式再エッチングにより薬
剤を洗い流した後ウェハを遠心乾燥する必要があるが、
これは薄く研磨されたウェハを破壊させるおそれがあ
る。更に環境保護の理由から湿式化学法はできるだけ避
ける必要がある。鋸引きエッジにおける応力と障害の除
去のための方法は従来、湿式化学的シリコンエッチング
剤が保護されていないアルミニウムパッドに作用するお
それもあることから存在しなかった。
【０００５】
【発明が解決しようとする課題】本発明の課題は、冒頭
に述べた形式の方法を改良して上述の欠点を回避するこ
とにある。
【０００６】
【課題を解決するための手段】この課題は本発明によれ
ば、エッチングがマイクロ波又は高周波により励起され
るダウンストリーム・プラズマエッチング法としてエッ
チングガス中にフッ素化合物を使用して実施されること
により解決される。
【０００７】
【実施例】以下本発明の実施例を図面について説明す
る。図１は本発明方法を実施するのに適した個別ウェハ
・エッチング設備の概略断面図で、１はマイクロ波発生
器、２はウェハ、３は基板ホルダである。
【０００８】本発明方法ではまず既存のプラズマエッチ
ング装置、たとえばトクダＣＤＥ７、ＣＤＥ８又はガソ
ニックス（Gasonics) ＩＰＣによりエッチングを行うこ
とができるという利点を有する。本発明方法は経費がか
からず、環境保護に適し、ウェハの機械的負荷に関して
も従来の湿式化学式エッチングよりも保護の厚い処理が
可能である。
【０００９】この場合の重要な点は、マイクロ波を用い
る図１の実施例から明らかである。すなわちウェハ２の
前面が膜で保護されている場合、この前面を下向きにし
てウェハは従来の方式で搬送され、上向きにされた背面
からウェハ２はエッチングされる。勿論この場合薄く研
磨されたウェハを機械的に保護しながら処理できるエッ
チング装置が推奨される。このためエッチング装置は、
堰（ロック）を有する装置として設計され、仕切り室に
おいては室全体にゆっくりとした排気ないしは通気が行
われ、他方の室で加工が行われるようにすると良い。
【００１０】ウェハ背面上のシリコンのエッチングのた
めに既存の種々のマイクロ波又は高周波プラズマ工程が
用いられる。この工程はＣＦ4 ／Ｏ2 剤並びにＳＦ6 ／
Ｏ2／Ｎ2 （Ｎ2 Ｏ）剤を使用して行うことができる。
従来のプラズマエッチング法は数μｍ切削しなければな
らず、長いエッチング時間のため不経済であった。本発
明によるエッチングは従来の湿式エッチング法とは異な
り障害のある箇所にだけ或いはストレス線に沿ってのみ
行えば良いので、ウェハ或いは鋸引きエッジからストレ
スを取るのに要するエッチング時間はごく短くて済む
（約２００ｎｍの切削に際し研磨法およびエッチング剤
によって１０秒から４分の間）。研磨はたとえばウェハ
の曲がりの測定にわたってコントロールできる。制御さ
れた過エッチングは最終的にその終点において応力割れ
を丸くし、従って必要な耐破壊性が達成される。
【００１１】ケミカル・ダウンストリーム・エッチング
は周知のようにプラズマ製造室とサンプルとの分離によ
りウェハが電界又はイオンにより負荷されず、従って実
質的に純化学的エッチングが行われるので、デバイス縁
部の保護のためウェハ前面の補助的な塗装はもはや不要
になる。たとえデバイス縁部が膜の接着に問題があって
エッチングガスに触れるとしても，上述のようにエッチ
ング時間が短いためパッド中のアルミニウムはいかなる
作用も受けず、また厚い酸化物／窒化物保護膜はその高
い選択性のためごくわずかしか作用を受けない。同じ理
由からチップ前面が保護されていない鋸引きエッジも上
述の方式でダメージエッチングすることができる。
【００１２】またウェハの前面に全く膜を設けない場合
には、ドイツ特許出願公開第４４０５６６７号明細書に
記載されたウェハの前面保護方法が使用可能である。こ
の場合ウェハの前面の保護は主として、その上を流れエ
ッチングガス粒子の進入を阻止する中性ガスにより行わ
れる。
【図面の簡単な説明】
【図１】本発明方法を実施するのに適したエッチング装
置の概略断面図。
【符号の説明】
１ マイクロ波発生器 ２ ウェハ ３ 基板ホルダ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 個々のチップに鋸引きするためにウェハ
    を薄く研磨し、この研磨工程で生じたウェハ背面のダメ
    ージ領域をウェハ前面を保護しながら鋸引き前に行われ
    るエッチングにより除去するようにしたウェハ状の半導
    体基板の上に高密度集積回路を製造するための方法にお
    いて、エッチングがマイクロ波又は高周波により励起さ
    れるダウンストリーム・プラズマエッチング法としてエ
    ッチングガス中にフッ素化合物を使用して実施されるこ
    とを特徴とする半導体基板上における高密度集積回路の
    製造方法。
  2. 【請求項２】 ウェハ前面がその上を流れる中性ガスに
    より保護されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 エッチングがウェハの鋸引きエッジまで
    行われることを特徴とする請求項１又は２記載の方法。
  4. 【請求項４】 エッチング時間が１０秒から４分の間に
    選択されることを特徴とする請求項１ないし３の１つに
    記載の方法。
JP8054166A 1995-02-21 1996-02-16 半導体基板上における高密度集積回路の製造方法 Ceased JPH08250456A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19505906.9 1995-02-21
DE19505906A DE19505906A1 (de) 1995-02-21 1995-02-21 Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite

Publications (1)

Publication Number Publication Date
JPH08250456A true JPH08250456A (ja) 1996-09-27

Family

ID=7754590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054166A Ceased JPH08250456A (ja) 1995-02-21 1996-02-16 半導体基板上における高密度集積回路の製造方法

Country Status (7)

Country Link
US (1) US5693182A (ja)
EP (1) EP0729176B1 (ja)
JP (1) JPH08250456A (ja)
KR (1) KR100424421B1 (ja)
AT (1) ATE217119T1 (ja)
DE (2) DE19505906A1 (ja)
TW (1) TW302502B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535082A1 (de) 1995-09-21 1997-03-27 Henkel Ecolab Gmbh & Co Ohg Pastenförmiges Wasch- und Reinigungsmittel
DE19752404C1 (de) * 1997-11-26 1999-08-19 Siemens Ag Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
US6335293B1 (en) 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
US6372151B1 (en) 1999-07-27 2002-04-16 Applied Materials, Inc. Storage poly process without carbon contamination
JP2001110755A (ja) * 1999-10-04 2001-04-20 Tokyo Seimitsu Co Ltd 半導体チップ製造方法
JP3368876B2 (ja) 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
WO2001056063A2 (en) * 2000-01-26 2001-08-02 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
TW492100B (en) * 2000-03-13 2002-06-21 Disco Corp Semiconductor wafer processing apparatus
US7074720B2 (en) * 2001-06-25 2006-07-11 Matsushita Electric Industrial Co., Ltd. Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
CN1249777C (zh) * 2001-08-27 2006-04-05 松下电器产业株式会社 等离子体处理装置及等离子体处理方法
JP3789802B2 (ja) * 2001-10-19 2006-06-28 富士通株式会社 半導体装置の製造方法
DE10161043B4 (de) * 2001-12-12 2005-12-15 Infineon Technologies Ag Chipanordnung
US20030129102A1 (en) * 2002-01-08 2003-07-10 Turek Alan Gerard Exhaust emissions control devices comprising adhesive
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
JP4590174B2 (ja) * 2003-09-11 2010-12-01 株式会社ディスコ ウエーハの加工方法
JP4398686B2 (ja) * 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
US7413915B2 (en) * 2004-12-01 2008-08-19 Lexmark International, Inc. Micro-fluid ejection head containing reentrant fluid feed slots
US7786551B2 (en) * 2005-09-16 2010-08-31 Stats Chippac Ltd. Integrated circuit system with wafer trimming
JP4937674B2 (ja) * 2006-08-16 2012-05-23 株式会社ディスコ ウエーハのエッチング方法
US8144309B2 (en) * 2007-09-05 2012-03-27 Asml Netherlands B.V. Imprint lithography
US20090137097A1 (en) * 2007-11-26 2009-05-28 United Microelectronics Corp. Method for dicing wafer
JP5320619B2 (ja) 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
CN115732321A (zh) * 2022-11-30 2023-03-03 深圳泰研半导体装备有限公司 一种晶圆刻蚀清洗设备及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074626A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd ウエハー処理方法及び装置
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JP2656511B2 (ja) * 1987-11-25 1997-09-24 株式会社日立製作所 プラズマエッチング装置
JPH0330326A (ja) * 1989-06-27 1991-02-08 Mitsubishi Electric Corp 半導体製造装置
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
KR0142874B1 (ko) * 1989-12-18 1998-08-17 문정환 반도체 실리콘 웨이퍼의 뒷면 식각장치
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
US5268065A (en) * 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
DE19502777A1 (de) * 1994-02-22 1995-08-24 Siemens Ag Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Also Published As

Publication number Publication date
EP0729176B1 (de) 2002-05-02
EP0729176A2 (de) 1996-08-28
DE59609139D1 (de) 2002-06-06
DE19505906A1 (de) 1996-08-22
KR960032631A (ko) 1996-09-17
TW302502B (ja) 1997-04-11
KR100424421B1 (ko) 2004-06-05
EP0729176A3 (de) 1997-11-12
US5693182A (en) 1997-12-02
ATE217119T1 (de) 2002-05-15

Similar Documents

Publication Publication Date Title
JPH08250456A (ja) 半導体基板上における高密度集積回路の製造方法
US6465158B1 (en) Semiconductor wafer dividing method
CN110574151B (zh) 用于形成微电子系统或器具的方法
US6642127B2 (en) Method for dicing a semiconductor wafer
US6838299B2 (en) Forming defect prevention trenches in dicing streets
US5972781A (en) Method for producing semiconductor chips
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4729971A (en) Semiconductor wafer dicing techniques
US6498074B2 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US6291315B1 (en) Method for etching trench in manufacturing semiconductor devices
CN105280473A (zh) 减少单颗化半导体片芯中残余污染物的方法
US9490103B2 (en) Separation of chips on a substrate
WO2001056063A9 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP2007514328A (ja) レーザーダイシングの方法及び装置
KR20010069990A (ko) 반도체기판 처리방법
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP2020092191A (ja) デバイスチップの製造方法
JPS6214440A (ja) 半導体ウエハ及びその分割方法
JPS63127531A (ja) 半導体装置の製造方法
Weber et al. Plasma Dicing Technology And Total Process
KR100216729B1 (ko) 실리콘 직접 접합 후처리 공정
JPH1187331A (ja) 半導体装置の製造方法
JPH084090B2 (ja) Ｉｃ配線の切断方法及び装置
JPH08227872A (ja) ベベルエッチング方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040520

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20040930