JPH0817759A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0817759A
JPH0817759A JP6146265A JP14626594A JPH0817759A JP H0817759 A JPH0817759 A JP H0817759A JP 6146265 A JP6146265 A JP 6146265A JP 14626594 A JP14626594 A JP 14626594A JP H0817759 A JPH0817759 A JP H0817759A
Authority
JP
Japan
Prior art keywords
diffusion barrier
insulating film
barrier layer
lower electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6146265A
Other languages
English (en)
Other versions
JP3045928B2 (ja
Inventor
Yasuhiro Shimada
恭博 嶋田
Atsuo Inoue
敦雄 井上
Koji Arita
浩二 有田
Toru Nasu
徹 那須
Yoshihisa Nagano
能久 長野
Akihiro Matsuda
明浩 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP6146265A priority Critical patent/JP3045928B2/ja
Priority to DE69522514T priority patent/DE69522514T2/de
Priority to EP95108423A priority patent/EP0690507B1/en
Priority to US08/492,913 priority patent/US5627391A/en
Priority to KR1019950017339A priority patent/KR100187601B1/ko
Priority to CN95107541A priority patent/CN1076875C/zh
Publication of JPH0817759A publication Critical patent/JPH0817759A/ja
Priority to US08/803,144 priority patent/US5837591A/en
Application granted granted Critical
Publication of JP3045928B2 publication Critical patent/JP3045928B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Abstract

(57)【要約】 【目的】 高温熱処理の場合配線層と拡散障壁層とのコ
ンタクト部に電極の白金と配線層のアルミニウムとの共
晶反応が起こり、また低温熱処理の場合トランジスタの
オーム性電気接続が形成できないという課題を解決す
る。 【構成】 シリコン基板１の上面に第１の絶縁膜６を介
して設けられた容量素子の下電極７および上電極９と配
線層１５との間にチタン−タングステンよりなる第１の
拡散障壁層１７ａおよび第２の拡散障壁層１７ｂの２層
の拡散障壁層を形成する。 【効果】 配線層の垂直方向の粒界拡散を抑制でき、白
金電極とアルミニウム配線層との共晶反応を抑制でき、
さらにトランジスタ等の回路素子の拡散層と拡散障壁層
を介した配線層との電気的接続のオーム性を信頼性よく
保持できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、強誘電体膜または高い
誘電率を有する誘電体膜を容量絶縁膜とする容量素子を
内蔵する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器における情報処理の高速
化および低電圧動作化にともない、電子機器から発せら
れる電磁輻射による雑音が重大な課題となっている。こ
の不要な輻射を低減する手段の一つとして、強誘電体ま
たは高誘電率を有する誘電体（以下、単に高誘電体とい
う）を容量絶縁膜として用いた大容量の容量素子を半導
体集積回路に組み入れる技術が注目されている。また、
強誘電体薄膜のヒステリシス特性を利用して、低電圧動
作および高速書き込み・読み出しを可能とする不揮発性
メモリの実用化研究が盛んに行われている。
【０００３】以下、容量素子を内蔵した従来の半導体装
置について図５を参照しながら説明する。図５に示すよ
うに、シリコン基板１の上には分離酸化膜２が形成され
ており、分離酸化膜２に囲まれた領域に拡散層３、ゲー
ト絶縁膜４およびゲート電極５からなるトランジスタが
形成されている。これらのトランジスタを覆って第１の
絶縁膜６が形成されており、その第１の絶縁膜６の上に
下電極７、高誘電体からなる容量絶縁膜８および上電極
９からなる容量素子が形成されている。この容量素子を
覆って第２の絶縁膜１１が形成されている。
【０００４】さらに、第１の絶縁膜６および第２の絶縁
膜１１には、それぞれトランジスタの拡散層３に達する
コンタクト孔１２、ならびに、容量素子の下電極７およ
び上電極９に達するコンタクト孔１３がそれぞれ形成さ
れている。これらのコンタクト孔１２または同１３を通
してそれぞれ独立かつ選択的に形成された配線層１４，
１５がトランジスタの拡散層３または容量素子の上電極
９、下電極７に電気的にそれぞれ接続されている。さら
に、これらのトランジスタや容量素子を覆ってシリコン
基板１上の全面に保護膜１６が形成されている。
【０００５】次に、容量素子を内蔵した従来の半導体装
置の製造方法について、図５に示す要部断面図とともに
図６に示すフローチャートを参照しながら説明する。ま
ず、図６（ａ）の工程で、シリコン基板１の上にトラン
ジスタを形成し、つぎに図６（ｂ）の工程でトランジス
タを形成したシリコン基板１の上面を第１の絶縁膜６を
用いて被覆する。
【０００６】さらに、図６（ｃ）の工程で、第１の絶縁
膜６の上に、金属酸化物を主成分とする高誘電体材料に
対して化学的に安定な白金からなる下電極７、容量絶縁
膜８、および同じく白金からなる上電極９からなる容量
素子を選択的に形成する。
【０００７】さらにその上に、図６（ｄ）の工程で、第
２の絶縁膜１１を全面に形成し、つづいて図６（ｅ）の
工程で、コンタクト孔１２，１３を形成し、次にこれら
のコンタクト孔１２，１３を通してそれぞれ選択的にア
ルミニウムを主体とする配線層１４，１５を図６（ｆ）
の工程において形成する。
【０００８】つぎに図６（ｇ）の工程において水素を含
む不活性ガス雰囲気中で高温熱処理を施したあと、図６
（ｈ）に示す工程で、シリコン窒化膜など耐湿性の高い
材料からなる保護膜１６でシリコン基板１上の全面を被
覆することによって半導体装置を得ている。
【０００９】上述の製造工程において、コンタクト孔１
２を通して設けられた配線層１４は拡散層３との界面で
オーム性の電気的接続を形成するために合金化する必要
があり、そのため図６（ｇ）に示す工程において水素を
含む不活性ガス雰囲気中で４００℃以上（代表的には４
５０℃）の比較的高い温度で熱処理を行う。
【００１０】しかしこのような高い温度で半導体装置を
熱処理すると、一方の容量素子においては白金からなる
下電極７および上電極９とアルミニウムを主体とする配
線層１５とが共晶反応によってＡｌ2Ｐｔを爆発的に生
成し、下電極７または上電極９と配線層１５との接続部
がいちじるしく劣化する。これを抑制するために、従来
の容量素子を内蔵した半導体装置は、図７に示すよう
に、下電極７および上電極９と配線層１５との間に、チ
タン−タングステンまたは窒化チタン−タングステンな
どよりなる拡散障壁層１７を１００ｎｍから１５０ｎｍ
の厚さで形成していた。
【００１１】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置およびその製造方法では、通常下電極７の
白金は、スパッタ法または電子ビーム法を用いて第１の
絶縁膜６上に蒸着されるので、（１１１）面に強く配向
している。この白金よりなる下電極７の面上にコンタク
ト孔１３を通してチタン−タングステンなどの拡散障壁
層１７をスパッタ法または電子ビーム法によって蒸着す
ると、図８に示すように、拡散障壁層はコンタクト孔１
３の底部のみ、すなわち上電極９の面上のみ（１１０）
面に配向した柱状結晶が成長する。
【００１２】このような結晶構造は図８に示すとおり、
コンタクト部以外の拡散障壁層１７の多結晶化した構造
にくらべて水平方向の結晶粒界面が少ない。したがって
このような結晶構造を持つ拡散障壁層は、垂直方向の結
晶粒界に沿った拡散が容易に起こるという欠点があっ
た。
【００１３】次に、この現象に関する発明者らの実験結
果を図９に示す。図９において縦軸は共晶反応の発生す
る確率で、横軸はチタン−タングステンよりなる拡散障
壁層１７の膜厚である。ここで、共晶反応が発生する確
率は、直径３μｍのコンタクト孔を多数形成した基板上
で共晶反応の発生しているコンタクト孔の数の割合で表
している。その結果、図８に示すようにチタン−タング
ステンを拡散障壁層として用いた場合、図６（ｇ）に示
す工程における熱処理の温度が４５０℃のときは、拡散
障壁層１７がどのような膜厚であっても、ある確率で配
線層１５と拡散障壁層１７とのコンタクト部に白金とア
ルミニウムの共晶反応が認められた。
【００１４】そこで、いろいろな膜厚のチタン−タング
ステンよりなる拡散障壁層１７について、さらに図６
（ｇ）に示す工程における熱処理の温度を下げて実験し
た結果、拡散障壁層１７の膜厚が薄すぎると拡散障壁層
としての機能を果たさず、また厚すぎると拡散障壁層１
７そのものの内部応力により、コンタクト部で拡散障壁
層１７が破壊するという課題を生じた。さらに、図６
（ｇ）に示す工程における熱処理温度を下げすぎると、
トランジスタ構成部におけるコンタクト孔１２を通した
配線層１４と拡散層３との間にオーム性の電気的接続を
形成できないという課題が残る結果となった。
【００１５】本発明は上記課題を解決するものであり、
容量素子の電極とアルミニウムを主成分とする配線層と
の共晶反応を抑制し、信頼性に優れた半導体装置とその
製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に本発明は、集積回路が形成されている支持基板上に、
第１の絶縁膜を介してその支持基板の上面に選択的に形
成された下電極と、その下電極の上面に形成された高誘
電率を有する誘電体からなる容量絶縁膜と、その容量絶
縁膜の上面に前記下電極と接触することなく形成された
上電極と、下電極、容量絶縁膜および上電極を覆い、か
つ下電極および上電極へ独立して電気的配線を施すため
のそれぞれコンタクト孔を有する第２の絶縁膜と、その
コンタクト孔を覆って第２の絶縁膜の表面に選択的に設
けられた拡散障壁層とその表面に形成された配線層とを
有し、その拡散障壁層がそれぞれ第１の拡散障壁層と第
２の拡散障壁層の少なくとも２層より構成され、その第
１の拡散障壁層と第２の拡散障壁層を介して下電極また
は上電極と配線層とが電気的に接続されている容量素子
を備えたものであり、または下電極または上電極と配線
層との間にそれぞれ２００ｎｍ〜３００ｎｍの厚さの拡
散障壁層を有し、その拡散障壁層を介して下電極または
上電極と配線層とが電気的に接続されている容量素子を
備えたものである。
【００１７】さらに集積回路が形成されている支持基板
上に、第１の絶縁膜を介して下電極を選択的に形成する
工程と、その下電極の上面に高誘電率を有する誘電体か
らなる容量絶縁膜を形成する工程と、その容量絶縁膜の
上面に下電極と接触しないように上電極を形成する工程
と、下電極、容量絶縁膜および上電極を覆い、かつ下電
極および上電極へ独立して電気的配線を施すためのコン
タクト孔をそれぞれ設けた第２の絶縁膜を形成する工程
と、そのコンタクト孔を覆って第２の絶縁膜の表面に第
１の拡散障壁層と第２の拡散障壁層の少なくとも２層の
拡散障壁層を選択的に形成する工程または少なくともコ
ンタクト孔を覆って第２の絶縁膜の表面に厚さが２００
ｎｍ〜３００ｎｍの拡散障壁層を選択的に形成する工程
と、その少なくとも２層の拡散障壁層または２００ｎｍ
〜３００ｎｍの厚さの拡散障壁層を介して配線層を選択
的に形成する工程と、熱処理を含む後処理工程とを備
え、その後処理工程における熱処理を３８０℃を越えな
い温度で行うものである。
【００１８】
【作用】したがって本発明によれば、拡散障壁層を少な
くとも第１の拡散障壁層と第２の拡散障壁層の２層より
構成しているために、または拡散障壁層の厚さを２００
ｎｍ〜３００ｎｍとしているために、アルミニウム等よ
りなる配線層の垂直方向に生じるアルミニウムの粒界拡
散を抑制でき、また拡散障壁層をその内部応力によって
破壊することなく、白金からなる電極とアルミニウムよ
りなる配線層との共晶反応を抑制でき、さらに支持基板
上に形成したトランジスタ等の回路素子の拡散層と拡散
障壁層を介した配線層との電気的接続のオーム性を保持
することが可能となる。
【００１９】
【実施例】以下、本発明の一実施例について、図１〜図
４とともに図５〜図８と同一部分には同一符号を付して
詳しい説明を省略し、相違する点について詳細に説明す
る。
【００２０】図１は本発明の第１の実施例における容量
素子を内蔵した半導体装置を示すものであり、本実施例
の半導体装置が図７に示す従来の半導体装置と異なる点
は、下電極７および上電極９と配線層１５との間に設け
た、チタン−タングステンよりなる拡散障壁層１７の構
成にある。すなわち、従来の半導体装置では、図８に示
すように拡散障壁層１７の層数が１層であるのに対し
て、本実施例では図２にその上電極９の付近の要部を拡
大して示すように、第１の拡散障壁層１７ａおよび第２
の拡散障壁層１７ｂの２層の拡散障壁層から構成され
る。
【００２１】なお本実施例において第１の拡散障壁層１
７ａの厚さは拡散障壁層の全厚をｔとしたときｔ／２〜
ｔ／３、また第２の拡散障壁層１７ｂの厚さは同じくｔ
／２〜２ｔ／３とすることが望ましい。
【００２２】このときコンタクト孔１３の底部領域にあ
る第１の拡散障壁層１７ａの結晶構造は図２に示すよう
に、白金よりなる上電極９の面配向を反映して柱状構造
をとるが、第２の拡散障壁層１７ｂは上電極９の面配向
の影響を受けないので、その結晶構造は水平方向にも結
晶粒界面を有する多結晶となっている。この現象は図示
はしていないが容量素子の下電極７の上面構造について
も同様である。
【００２３】つぎに本発明の第２の実施例について説明
する。従来の半導体装置において図８に示す拡散障壁層
１７の厚さは１００ｎｍから１５０ｎｍであるが、本実
施例では図９の特性図に示す発明者らの実験事実に基づ
き、本発明の第１の実施例における第１の拡散障壁層１
７ａと第２の拡散障壁層１７ｂとに代えて、図３に示す
ようにその厚さが２００ｎｍから３００ｎｍである１層
の拡散障壁層１７ｃによって構成することにより第１の
実施例と同様の効果を得ることができた。
【００２４】つぎに、本発明の一実施例における容量装
置を内蔵した半導体装置の製造方法について、図４とと
もに図１を参照しながら説明する。
【００２５】本実施例の半導体装置の製造方法が図６に
示す従来の半導体装置の製造方法と異なる点は、図４
（ｆ1），（ｆ2）に示す拡散障壁層の形成方法と図４
（ｈ）に示す低温熱処理工程にある。すなわち図４
（ａ）の工程で、シリコン基板１の上にトランジスタを
形成し、つぎに図４（ｂ）の工程でトランジスタを形成
した基板上面を第１の絶縁膜６で一様に覆い、さらに、
図４（ｃ）の工程で、第１の絶縁膜６の上に、金属酸化
物高誘電体に対して化学的に安定な白金よりなる下電極
７と、容量絶縁膜８と、同じく白金よりなる上電極９と
から構成される容量素子を選択的に形成する。さらにそ
の上に、図４（ｄ）の工程で、第２の絶縁膜１１を全面
に形成し、つづいて図４（ｅ）の工程で、コンタクト孔
１２，１３を形成する。
【００２６】つぎに図４（ｆ1）の工程で、これらのコ
ンタクト孔１２，１３を覆ってチタン−タングステンか
らなる第１の拡散障壁層１７ａをｔ／３〜ｔ／２の厚さ
で形成した後、図４（ｆ2）の工程でさらに第２の拡散
障壁層１７ｂをｔ／２〜２ｔ／３の厚さで形成する（た
だし、ｔ＝第１の拡散障壁層の厚さ＋第２の拡散障壁層
の厚さ）。
【００２７】上記のように第１の拡散障壁層１７ａと第
２の拡散障壁層１７ｂを二つの工程に分けて形成した
後、これらを図４（ｇ）に示すようにアルミニウムを主
体とする配線層１４，１５とともに選択的に形成する。
【００２８】なお、上記第１の拡散障壁層１７ａと第２
の拡散障壁層１７ｂを二つの工程に分けて形成する代わ
りに、図３に示すように拡散障壁層１７ｃの厚さを２０
０ｎｍ〜３００ｎｍとなるように形成してもよい。
【００２９】つぎに図４（ｈ）において水素を含む不活
性ガス雰囲気中で低温熱処理を施したあと、図４（ｉ）
に示す工程で、シリコン窒化膜など耐湿性の高い材料か
らなる保護膜１６によりシリコン基板１上に形成されて
いる回路素子等を全て被覆する。
【００３０】また本実施例においては図４（ｈ）以降の
工程での熱処理を含む処理温度が従来よりも比較的低温
領域の３８０℃以下となるように最適化されていること
も特徴の一つである。
【００３１】なお、本発明の実施例における半導体装置
の構成およびその製造方法において、第１の拡散障壁層
１７ａ、第２の拡散障壁層１７ｂまたは拡散障壁層１７
ｃの材料としてチタン−タングステンを用いたが、チタ
ン−タングステンに代えて窒化チタン−タングステンま
たは窒化チタンを用いても、同様に白金からなる下電極
７または上電極９とアルミニウムを主体とする配線層１
５との共晶反応を抑制することは可能である。
【００３２】また、本発明の実施例では下電極７および
上電極９の材料として白金を使用したが、白金に代えて
白金を主体とする合金を使用することも可能であり、同
様の効果を得ることができる。
【００３３】このように上記実施例によれば、拡散障壁
層を第１の拡散障壁層と第２の拡散障壁層よりなる少な
くとも２層の拡散障壁層より構成しているために、また
は拡散障壁層の厚さを２００ｎｍ〜３００ｎｍとしてい
るために、容量素子の備える白金からなる上電極または
下電極とアルミニウムを主体とする配線層との共晶反応
の発生を抑制でき、したがって半導体装置の信頼性をい
ちじるしく向上することができる。
【００３４】
【発明の効果】本発明は、集積回路が形成されている支
持基板上に、第１の絶縁膜を介して前記支持基板の上面
に選択的に形成された下電極と、その下電極の上面に形
成された高誘電率を有する誘電体からなる容量絶縁膜
と、その容量絶縁膜の上面に下電極と接触することなく
形成された上電極と、その下電極、容量絶縁膜および上
電極を覆いかつ下電極および上電極へ独立して電気的配
線を施すためのそれぞれコンタクト孔を有する第２の絶
縁膜と、そのコンタクト孔を覆って選択的に設けられた
それぞれ第１の拡散障壁層と第２の拡散障壁層の少なく
とも２層よりなる拡散障壁層とその表面に形成された配
線層とを備え、その第１と第２の拡散障壁層を介して下
電極または上電極と配線層とが電気的に接続されている
容量素子を備えているために、アルミニウム等よりなる
配線層の垂直方向に生じるアルミニウムの粒界拡散を抑
制でき、また拡散障壁層をその内部応力によって破壊す
ることなく、白金からなる電極とアルミニウムよりなる
配線層との共晶反応を抑制でき、さらに支持基板上に形
成したトランジスタ等の回路素子の拡散層と拡散障壁層
を介した配線層との電気的接続のオーム性を高い信頼性
において保持することが可能となり、信頼性に優れた半
導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例における半導体装置の一
部断面図
【図２】同半導体装置の要部拡大断面図
【図３】本発明の第２の実施例における半導体装置の要
部拡大断面図
【図４】本発明の一実施例における半導体装置の製造方
法を示す工程図
【図５】従来の半導体装置の一部断面図
【図６】従来の半導体装置の製造方法を示す工程図
【図７】従来の他の半導体装置の一部断面図
【図８】従来の他の半導体装置の要部拡大断面図
【図９】半導体装置において共晶反応発生率に関する拡
散障壁層膜厚と熱処理温度との関係を示す特性図
【符号の説明】
１ シリコン基板（支持基板） ７ 下電極 ８ 容量絶縁膜 ９ 上電極 １１ 第２の絶縁膜 １３ コンタクト孔 １５ 配線層 １７ａ 第１の拡散障壁層 １７ｂ 第２の拡散障壁層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 那須 徹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 長野 能久 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町１番１号 松下電子工業 株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成されている支持基板上
    に、第１の絶縁膜を介して前記支持基板の上面に選択的
    に形成された下電極と、その下電極の上面に形成された
    高誘電率を有する誘電体からなる容量絶縁膜と、その容
    量絶縁膜の上面に前記下電極と接触することなく形成さ
    れた上電極と、前記下電極、容量絶縁膜および上電極を
    覆いかつ前記下電極および前記上電極へ独立して電気的
    配線を施すためのそれぞれコンタクト孔を有する第２の
    絶縁膜と、少なくとも前記コンタクト孔を覆って前記第
    ２の絶縁膜の表面に選択的に形成された拡散障壁層およ
    び配線層とを備え、前記拡散障壁層がそれぞれ第１の拡
    散障壁層と第２の拡散障壁層の少なくとも２層より構成
    され、その第１の拡散障壁層と第２の拡散障壁層を介し
    て前記下電極または上電極と前記配線層とが電気的に接
    続されている容量素子を備えた半導体装置。
  2. 【請求項２】 集積回路が形成されている支持基板上
    に、第１の絶縁膜を介して前記支持基板の上面に選択的
    に形成された下電極と、その下電極の上面に形成された
    高誘電率を有する誘電体からなる容量絶縁膜と、その容
    量絶縁膜の上面に前記下電極と接触することなく形成さ
    れた上電極と、前記下電極、容量絶縁膜および上電極を
    覆いかつ前記下電極および上電極へ独立して電気的配線
    を施すためのそれぞれコンタクト孔を備えた第２の絶縁
    膜と、少なくとも前記コンタクト孔を覆って前記第２の
    絶縁膜の表面に選択的に形成された厚さが２００ｎｍ〜
    ３００ｎｍの拡散障壁層および配線層とを備え、その拡
    散障壁層を介して前記下電極または上電極と前記配線層
    とが電気的に接続されている容量素子を備えた半導体装
    置。
  3. 【請求項３】 集積回路が形成されている支持基板上に
    第１の絶縁膜を介して下電極を選択的に形成する工程
    と、その下電極の上面に高誘電率を有する誘電体からな
    る容量絶縁膜を形成する工程と、その容量絶縁膜の上面
    に前記下電極と接触しないように上電極を形成する工程
    と、前記下電極、容量絶縁膜および上電極を覆いかつ前
    記下電極および上電極へ独立して電気的配線を施すため
    のコンタクト孔をそれぞれ設けた第２の絶縁膜を形成す
    る工程と、少なくとも前記コンタクト孔を覆って前記第
    ２の絶縁膜の表面に第１の拡散障壁層と第２の拡散障壁
    層の少なくとも２層の拡散障壁層を選択的に形成する工
    程と、その少なくとも２層の拡散障壁層を介して配線層
    を選択的に形成する工程と、熱処理を含む後処理工程と
    を備え、前記後処理工程における熱処理を３８０℃を越
    えない温度で行う半導体装置の製造方法。
  4. 【請求項４】 少なくともコンタクト孔を覆って第２の
    絶縁膜の表面に第１の拡散障壁層と第２の拡散障壁層と
    の少なくとも２層の拡散障壁層を選択的に形成する工程
    とその少なくとも２層の拡散障壁層を介して配線層を選
    択的に形成する工程とに代えて、少なくともコンタクト
    孔を覆って第２の絶縁膜の表面に厚さが２００ｎｍ〜３
    ００ｎｍの拡散障壁層を選択的に形成する工程とその拡
    散障壁層を介して配線層を選択的に形成する工程とを有
    する請求項３記載の半導体装置の製造方法。
JP6146265A 1994-06-28 1994-06-28 半導体装置およびその製造方法 Expired - Fee Related JP3045928B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6146265A JP3045928B2 (ja) 1994-06-28 1994-06-28 半導体装置およびその製造方法
DE69522514T DE69522514T2 (de) 1994-06-28 1995-06-01 Halbleiteranordnung und Herstellungsverfahren
EP95108423A EP0690507B1 (en) 1994-06-28 1995-06-01 Semiconductor device and method of manufacturing the same
US08/492,913 US5627391A (en) 1994-06-28 1995-06-20 Semiconductor device and method of manufacturing the same
KR1019950017339A KR100187601B1 (ko) 1994-06-28 1995-06-24 반도체장치 및 그 제조방법
CN95107541A CN1076875C (zh) 1994-06-28 1995-06-28 半导体器件及其制造方法
US08/803,144 US5837591A (en) 1994-06-28 1997-02-19 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6146265A JP3045928B2 (ja) 1994-06-28 1994-06-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0817759A true JPH0817759A (ja) 1996-01-19
JP3045928B2 JP3045928B2 (ja) 2000-05-29

Family

ID=15403835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6146265A Expired - Fee Related JP3045928B2 (ja) 1994-06-28 1994-06-28 半導体装置およびその製造方法

Country Status (6)

Country Link
US (2) US5627391A (ja)
EP (1) EP0690507B1 (ja)
JP (1) JP3045928B2 (ja)
KR (1) KR100187601B1 (ja)
CN (1) CN1076875C (ja)
DE (1) DE69522514T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239462B1 (en) 1997-07-24 2001-05-29 Matsushita Electronics Corporation Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same
KR100349642B1 (ko) * 1999-06-28 2002-08-22 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR100465854B1 (ko) * 1997-12-27 2005-05-20 주식회사 하이닉스반도체 고유전체캐패시터의하부전극장벽막형성방법
US7498625B2 (en) 2003-09-05 2009-03-03 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
US11129511B2 (en) 2013-09-23 2021-09-28 Samsung Electronics Co., Ltd. Vacuum cleaner

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262334B2 (ja) 1992-07-04 2002-03-04 トリコン ホルディングズ リミテッド 半導体ウエハーを処理する方法
US5858880A (en) * 1994-05-14 1999-01-12 Trikon Equipment Limited Method of treating a semi-conductor wafer
JP3599199B2 (ja) * 1994-08-31 2004-12-08 富士通株式会社 多層配線を有する半導体装置の製造方法
ATE223108T1 (de) * 1995-04-24 2002-09-15 Infineon Technologies Ag Halbleiter-speichervorrichtung unter verwendung eines ferroelektrischen dielektrikums und verfahren zur herstellung
JP2867934B2 (ja) * 1996-01-04 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US6815762B2 (en) * 1997-05-30 2004-11-09 Hitachi, Ltd. Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines
JP2954877B2 (ja) * 1996-06-18 1999-09-27 松下電子工業株式会社 容量素子の製造方法
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
US5910880A (en) 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
US6569746B2 (en) 1997-10-30 2003-05-27 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
JP3165093B2 (ja) 1997-11-13 2001-05-14 松下電子工業株式会社 半導体装置およびその製造方法
US6329681B1 (en) * 1997-12-18 2001-12-11 Yoshitaka Nakamura Semiconductor integrated circuit device and method of manufacturing the same
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
KR100252854B1 (ko) * 1997-12-26 2000-04-15 김영환 반도체 메모리 장치 및 그 제조방법
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
KR100505605B1 (ko) * 1998-06-15 2005-09-26 삼성전자주식회사 금속막-절연막-금속막 구조의 커패시터 제조방법
US6232131B1 (en) * 1998-06-24 2001-05-15 Matsushita Electronics Corporation Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
JP3533968B2 (ja) 1998-12-22 2004-06-07 セイコーエプソン株式会社 半導体装置の製造方法
KR100280288B1 (ko) * 1999-02-04 2001-01-15 윤종용 반도체 집적회로의 커패시터 제조방법
JP3353833B2 (ja) * 1999-07-09 2002-12-03 日本電気株式会社 半導体装置およびその製造方法
KR100326253B1 (ko) * 1999-12-28 2002-03-08 박종섭 반도체 소자의 캐패시터 형성방법
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
JP3449333B2 (ja) 2000-03-27 2003-09-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3480416B2 (ja) 2000-03-27 2003-12-22 セイコーエプソン株式会社 半導体装置
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP3450262B2 (ja) * 2000-03-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 回路製造方法、回路装置
JP4390367B2 (ja) * 2000-06-07 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
KR100410716B1 (ko) * 2001-03-07 2003-12-18 주식회사 하이닉스반도체 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법
CN100334228C (zh) * 2001-06-21 2007-08-29 戴纳瓦克斯技术公司 嵌合免疫调制化合物及其使用方法
JP2003204043A (ja) * 2001-10-24 2003-07-18 Fujitsu Ltd 半導体装置及びその製造方法
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置
US6719015B2 (en) * 2002-01-04 2004-04-13 Ppl Technolgies, L.L.C. Apparatus and process for manufacturing a filled flexible pouch
US6900106B2 (en) * 2002-03-06 2005-05-31 Micron Technology, Inc. Methods of forming capacitor constructions
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2005116756A (ja) 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置及びその製造方法
CN100530615C (zh) * 2004-11-24 2009-08-19 鸿富锦精密工业（深圳）有限公司 散热装置及其制备方法
DE102007035834A1 (de) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit lokal erhöhtem Elektromigrationswiderstand in einer Verbindungsstruktur
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate
CN104746006B (zh) * 2013-12-31 2017-06-06 北京北方微电子基地设备工艺研究中心有限责任公司 可调节TiW薄膜应力的TiW薄膜的磁控溅射制备工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
JPH0493065A (ja) * 1990-08-09 1992-03-25 Seiko Epson Corp 半導体装置の構造及び製造方法
JP3185220B2 (ja) * 1990-09-28 2001-07-09 セイコーエプソン株式会社 半導体装置
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JP2762851B2 (ja) * 1992-07-27 1998-06-04 日本電気株式会社 半導体装置の製造方法
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
EP0642167A3 (en) * 1993-08-05 1995-06-28 Matsushita Electronics Corp Semiconductor device with capacitor and manufacturing process.
US5443688A (en) * 1993-12-02 1995-08-22 Raytheon Company Method of manufacturing a ferroelectric device using a plasma etching process
JP2875733B2 (ja) * 1994-02-15 1999-03-31 松下電子工業株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239462B1 (en) 1997-07-24 2001-05-29 Matsushita Electronics Corporation Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same
US6809000B2 (en) 1997-07-24 2004-10-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100465854B1 (ko) * 1997-12-27 2005-05-20 주식회사 하이닉스반도체 고유전체캐패시터의하부전극장벽막형성방법
KR100349642B1 (ko) * 1999-06-28 2002-08-22 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
US7498625B2 (en) 2003-09-05 2009-03-03 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
US11129511B2 (en) 2013-09-23 2021-09-28 Samsung Electronics Co., Ltd. Vacuum cleaner

Also Published As

Publication number Publication date
CN1128406A (zh) 1996-08-07
EP0690507A1 (en) 1996-01-03
EP0690507B1 (en) 2001-09-05
US5627391A (en) 1997-05-06
KR960002804A (ko) 1996-01-26
CN1076875C (zh) 2001-12-26
JP3045928B2 (ja) 2000-05-29
US5837591A (en) 1998-11-17
KR100187601B1 (ko) 1999-06-01
DE69522514D1 (de) 2001-10-11
DE69522514T2 (de) 2002-04-25

Similar Documents

Publication Publication Date Title
JPH0817759A (ja) 半導体装置およびその製造方法
US5396095A (en) Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
EP0503078A1 (en) Semiconductor device
WO1991016731A1 (en) Semiconductor device having ferroelectric material and method of producing the same
JPH0567792A (ja) 強誘電体を備えた半導体装置
JP4866880B2 (ja) 電極、ガスセンサおよびその製造方法
JPH10335657A (ja) 半導体装置の製造方法
JP3917272B2 (ja) 半導体メモリ
JP2912816B2 (ja) 半導体装置および半導体装置の製造方法
JP3226989B2 (ja) 強誘電体メモリ
JP2907767B2 (ja) 半導体装置の製造方法
JP3320742B2 (ja) 集積半導体メモリ装置
JP2563760B2 (ja) 半導体装置の製造方法
JPH03153084A (ja) 半導体装置
JP3248475B2 (ja) 強誘電体不揮発メモリセル構造の製造方法
JP3449298B2 (ja) 半導体装置
JPH02288361A (ja) 半導体装置
JP3302989B2 (ja) 半導体装置
JPH10200129A (ja) 半導体装置
JPS63182859A (ja) 半導体集積回路装置
JPH05347299A (ja) 半導体装置
JP3166153B2 (ja) 半導体装置
JP2803940B2 (ja) 半導体装置
JPH11168193A (ja) 強誘電体記憶装置及びその製造方法
JPS61287260A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees