JPH08160916A - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JPH08160916A JPH08160916A JP6299872A JP29987294A JPH08160916A JP H08160916 A JPH08160916 A JP H08160916A JP 6299872 A JP6299872 A JP 6299872A JP 29987294 A JP29987294 A JP 29987294A JP H08160916 A JPH08160916 A JP H08160916A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 回路構成を大幅に簡素化した液晶表示装置の
駆動回路を提供する。 【構成】 ＮＭＯＳトランジスタ１及びＰＭＯＳトラン
ジスタ２はソース端子を出力側とする電源部とし、これ
らのトランジスタのソース端子と出力端子５との間に半
導体スイッチ３及び４を有する。ＮＭＯＳトランジスタ
１の出力電圧Ｅ１とＰＭＯＳトランジスタ２の出力電圧
Ｅ２がＥ１＞Ｅ２の関係を満たすように、これらのトラ
ンジスタのドレイン電圧Ｖｄ１，Ｖｄ２、ゲート電圧Ｖ
ｇ１，Ｖｇ２、基板電圧をそれぞれ設定する。さらに半
導体スイッチ３及び４を制御することによって電圧Ｅ
１，Ｅ２を交互に出力端子５に出力する。
駆動回路を提供する。 【構成】 ＮＭＯＳトランジスタ１及びＰＭＯＳトラン
ジスタ２はソース端子を出力側とする電源部とし、これ
らのトランジスタのソース端子と出力端子５との間に半
導体スイッチ３及び４を有する。ＮＭＯＳトランジスタ
１の出力電圧Ｅ１とＰＭＯＳトランジスタ２の出力電圧
Ｅ２がＥ１＞Ｅ２の関係を満たすように、これらのトラ
ンジスタのドレイン電圧Ｖｄ１，Ｖｄ２、ゲート電圧Ｖ
ｇ１，Ｖｇ２、基板電圧をそれぞれ設定する。さらに半
導体スイッチ３及び４を制御することによって電圧Ｅ
１，Ｅ２を交互に出力端子５に出力する。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置の駆動回路
に関する。
に関する。
【０００２】
【従来の技術】マルチメディアの発展に伴い、薄膜電界
効果型トランジスタを使用したアクティブマトリックス
型の液晶表示装置（ＴＦＴ−ＬＣＤ）の駆動ＬＳＩとし
て、デジタル−アナログ変換等が不要なデジタルＲＧＢ
信号入力／デジタル信号電圧出力方式のデータ線駆動回
路の要求が高まっている。しかしデジタルＲＧＢ信号入
力／デジタル信号電圧出力方式による多階調表示を実現
するためには、電源回路も含めてモノシリックに集積化
された小面積ＬＳＩで、なおかつ各階調に応じた電源電
圧の正確な出力や動作速度が要求される。また液晶素子
は直流的な電圧を印加し続けると表示が劣化するため、
液晶素子に交互に反対極性の電圧を印加する反転駆動と
呼ばれる交流駆動を行わなければならないという制約も
ある。
効果型トランジスタを使用したアクティブマトリックス
型の液晶表示装置（ＴＦＴ−ＬＣＤ）の駆動ＬＳＩとし
て、デジタル−アナログ変換等が不要なデジタルＲＧＢ
信号入力／デジタル信号電圧出力方式のデータ線駆動回
路の要求が高まっている。しかしデジタルＲＧＢ信号入
力／デジタル信号電圧出力方式による多階調表示を実現
するためには、電源回路も含めてモノシリックに集積化
された小面積ＬＳＩで、なおかつ各階調に応じた電源電
圧の正確な出力や動作速度が要求される。また液晶素子
は直流的な電圧を印加し続けると表示が劣化するため、
液晶素子に交互に反対極性の電圧を印加する反転駆動と
呼ばれる交流駆動を行わなければならないという制約も
ある。
【０００３】このような液晶表示装置用のデジタル駆動
回路を実現しようとする電源回路及びそれの駆動回路
は、例えば特開平４−２０４６８９号公報または特開平
３−２６４９２２号公報等に開示されている。しかしそ
れらは多数の外部電源が必要であったり、出力インピー
ダンスが一定でない等の課題をもつ。
回路を実現しようとする電源回路及びそれの駆動回路
は、例えば特開平４−２０４６８９号公報または特開平
３−２６４９２２号公報等に開示されている。しかしそ
れらは多数の外部電源が必要であったり、出力インピー
ダンスが一定でない等の課題をもつ。
【０００４】また特開平３−２７４０８９号公報や特開
平３−２７４０９０号公報にもこの種の技術が開示され
ている。しかしそれらによると、出力する電圧値に対し
必要となるオペアンプの数が多いので、消費電力や所要
面積の点からモノシリックな集積化が困難であるという
課題がある。
平３−２７４０９０号公報にもこの種の技術が開示され
ている。しかしそれらによると、出力する電圧値に対し
必要となるオペアンプの数が多いので、消費電力や所要
面積の点からモノシリックな集積化が困難であるという
課題がある。
【０００５】一方、これらの課題を解決する電源回路と
して平成５年特許願第２９７１６７号に「多値電圧源回
路」と題する提案がなされている。これは、ＭＯＳトラ
ンジスタのしきい値電圧を利用した降圧回路によって、
少数の電圧源から異なる多数の電圧値を出力することを
特徴とする電源回路であり、出力インピーダンスが一定
で、またオペアンプを必要としない簡単な回路構成であ
るため、モノシリックな集積化を容易に行うことができ
る。
して平成５年特許願第２９７１６７号に「多値電圧源回
路」と題する提案がなされている。これは、ＭＯＳトラ
ンジスタのしきい値電圧を利用した降圧回路によって、
少数の電圧源から異なる多数の電圧値を出力することを
特徴とする電源回路であり、出力インピーダンスが一定
で、またオペアンプを必要としない簡単な回路構成であ
るため、モノシリックな集積化を容易に行うことができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら前記平成
５年特許願第２９７１６７号では、例えばＮＭＯＳトラ
ンジスタで構成した場合、所望の電圧よりも低い電圧の
出力端子を所望の電圧まで上昇させて出力することがで
きるが、所望の電圧よりも高い電圧の出力端子を所望の
電圧まで降下させて出力することはできない。一方、Ｐ
ＭＯＳトランジスタで構成した場合、所望の電圧よりも
高い電圧の出力端子を所望の電圧まで降下させて出力す
ることができるが、所望の電圧よりも低い電圧の出力端
子を所望の電圧まで上昇させて出力することはできない
ため、そのままでは出力端子に所望の電圧を正確に出力
できない場合があるという課題がある。
５年特許願第２９７１６７号では、例えばＮＭＯＳトラ
ンジスタで構成した場合、所望の電圧よりも低い電圧の
出力端子を所望の電圧まで上昇させて出力することがで
きるが、所望の電圧よりも高い電圧の出力端子を所望の
電圧まで降下させて出力することはできない。一方、Ｐ
ＭＯＳトランジスタで構成した場合、所望の電圧よりも
高い電圧の出力端子を所望の電圧まで降下させて出力す
ることができるが、所望の電圧よりも低い電圧の出力端
子を所望の電圧まで上昇させて出力することはできない
ため、そのままでは出力端子に所望の電圧を正確に出力
できない場合があるという課題がある。
【０００７】
【課題を解決するための手段】本発明によれば、出力端
子と、ＮＭＯＳトランジスタと、前記ＮＭＯＳトランジ
スタのソース端子と前記出力端子との間の第１の半導体
スイッチと、ＰＭＯＳトランジスタと、前記ＰＭＯＳト
ランジスタのソース端子と前記出力端子との間の第２の
半導体スイッチとを有することを特徴とする液晶表示装
置の駆動回路が得られる。
子と、ＮＭＯＳトランジスタと、前記ＮＭＯＳトランジ
スタのソース端子と前記出力端子との間の第１の半導体
スイッチと、ＰＭＯＳトランジスタと、前記ＰＭＯＳト
ランジスタのソース端子と前記出力端子との間の第２の
半導体スイッチとを有することを特徴とする液晶表示装
置の駆動回路が得られる。
【０００８】また本発明によれば、出力端子と、ｎ個
（ただしｎは１以上の自然数）のＮＭＯＳトランジスタ
と、ｍ個（ただしｍは１以上の自然数）のＰＭＯＳトラ
ンジスタと、前記ＮＭＯＳトランジスタ及びＰＭＯＳト
ランジスタの（ｎ＋ｍ）個のソース端子と前記出力端子
との間の（ｎ＋ｍ）の半導体スイッチとを有することを
特徴とする液晶表示装置の駆動回路が得られる。
（ただしｎは１以上の自然数）のＮＭＯＳトランジスタ
と、ｍ個（ただしｍは１以上の自然数）のＰＭＯＳトラ
ンジスタと、前記ＮＭＯＳトランジスタ及びＰＭＯＳト
ランジスタの（ｎ＋ｍ）個のソース端子と前記出力端子
との間の（ｎ＋ｍ）の半導体スイッチとを有することを
特徴とする液晶表示装置の駆動回路が得られる。
【０００９】
【実施例】図１は本発明の一実施例による液晶表示装置
の駆動回路を示す。図２は、図１の駆動回路におけるス
イッチング制御信号と、その時の出力電圧Ｖout の時間
変化を表す。
の駆動回路を示す。図２は、図１の駆動回路におけるス
イッチング制御信号と、その時の出力電圧Ｖout の時間
変化を表す。
【００１０】図１において、ＮＭＯＳトランジスタ１及
びＰＭＯＳトランジスタ２の各々はソース端子を出力側
とする電源部である。トランジスタ１及び２の各々のソ
ース端子と出力端子５との間に半導体スイッチ３，４を
設ける。これらの半導体スイッチ３，４を制御すること
によって出力端子５に電源電圧を出力する。なお図１中
では半導体スイッチ３，４としてＮＭＯＳパストランジ
スタを用いている。
びＰＭＯＳトランジスタ２の各々はソース端子を出力側
とする電源部である。トランジスタ１及び２の各々のソ
ース端子と出力端子５との間に半導体スイッチ３，４を
設ける。これらの半導体スイッチ３，４を制御すること
によって出力端子５に電源電圧を出力する。なお図１中
では半導体スイッチ３，４としてＮＭＯＳパストランジ
スタを用いている。
【００１１】ＮＭＯＳトランジスタ１はドレイン電圧Ｖ
d1、ゲート電圧Ｖg1、基板電圧をそれぞれ設定すること
により、しきい値電圧Ｖt1を持ち、このしきい値電圧を
利用した降圧によってソース端子に電圧Ｅ１＝（Ｖg1−
Ｖt1）を出力させることができる。一方，ＰＭＯＳトラ
ンジスタ２はドレイン電圧Ｖd2、ゲート電圧Ｖg2、基板
電圧をそれぞれ設定することにより、しきい値電圧Ｖt2
を持ち、このしきい値電圧を利用した降圧によってソー
ス端子に電圧Ｅ２＝（Ｖg2−Ｖt2）を出力させることが
できる。
d1、ゲート電圧Ｖg1、基板電圧をそれぞれ設定すること
により、しきい値電圧Ｖt1を持ち、このしきい値電圧を
利用した降圧によってソース端子に電圧Ｅ１＝（Ｖg1−
Ｖt1）を出力させることができる。一方，ＰＭＯＳトラ
ンジスタ２はドレイン電圧Ｖd2、ゲート電圧Ｖg2、基板
電圧をそれぞれ設定することにより、しきい値電圧Ｖt2
を持ち、このしきい値電圧を利用した降圧によってソー
ス端子に電圧Ｅ２＝（Ｖg2−Ｖt2）を出力させることが
できる。
【００１２】ＮＭＯＳパストランジスタ３，４の各々の
ゲート端子には、スイッチング制御信号として図２に示
す信号Ａとその反転信号バーＡを入力する。このとき電
源部の出力電圧Ｅ１，Ｅ２が、Ｅ１＞Ｅ２の関係を満た
すとき、出力端子５に電圧Ｅ１，Ｅ２を交互に出力する
ことができる。すなわち、ある出力期間でＮＭＯＳトラ
ンジスタ１の出力電圧Ｅ１を出力端子５に出力した時、
次の出力期間ではＰＭＯＳトランジスタ２により出力端
子５を電圧Ｅ２まで降下させることができ、その次の出
力期間ではＮＭＯＳトランジスタ１により出力端子５を
再度電圧Ｅ１に上昇させることができる。しかし電圧Ｅ
１，Ｅ２がＥ１＞Ｅ２の関係を満たさないとき、図１の
駆動回路では出力端子５に電圧Ｅ１，Ｅ２を正確に出力
することはできない。
ゲート端子には、スイッチング制御信号として図２に示
す信号Ａとその反転信号バーＡを入力する。このとき電
源部の出力電圧Ｅ１，Ｅ２が、Ｅ１＞Ｅ２の関係を満た
すとき、出力端子５に電圧Ｅ１，Ｅ２を交互に出力する
ことができる。すなわち、ある出力期間でＮＭＯＳトラ
ンジスタ１の出力電圧Ｅ１を出力端子５に出力した時、
次の出力期間ではＰＭＯＳトランジスタ２により出力端
子５を電圧Ｅ２まで降下させることができ、その次の出
力期間ではＮＭＯＳトランジスタ１により出力端子５を
再度電圧Ｅ１に上昇させることができる。しかし電圧Ｅ
１，Ｅ２がＥ１＞Ｅ２の関係を満たさないとき、図１の
駆動回路では出力端子５に電圧Ｅ１，Ｅ２を正確に出力
することはできない。
【００１３】図３は本発明に係る駆動回路の構成を示す
ブロック図である。電源回路１０はＮＭＯＳトランジス
タのソース端子を出力端子とするｎ出力（ただしｎは１
以上の自然数）のものである。電源回路２０はＰＭＯＳ
トランジスタのソース端子を出力端子とするｍ出力（た
だしｍは１以上の自然数）のものである。数ビットのデ
ータ信号と１ビットの反転制御信号をシフトレジスタ３
０に入力し、ラッチ回路４０、バッファアンプ等を経て
機能ブロック５０へ送られる。機能ブロック５０では、
選択回路６０、レベルシフタ７０、半導体スイッチ等の
機能ブロック８０を含み、反転制御信号により電源回路
１０と２０を交互に選択し、またデータ信号により電源
回路の出力電圧を選択してデータ線９０に出力する。
ブロック図である。電源回路１０はＮＭＯＳトランジス
タのソース端子を出力端子とするｎ出力（ただしｎは１
以上の自然数）のものである。電源回路２０はＰＭＯＳ
トランジスタのソース端子を出力端子とするｍ出力（た
だしｍは１以上の自然数）のものである。数ビットのデ
ータ信号と１ビットの反転制御信号をシフトレジスタ３
０に入力し、ラッチ回路４０、バッファアンプ等を経て
機能ブロック５０へ送られる。機能ブロック５０では、
選択回路６０、レベルシフタ７０、半導体スイッチ等の
機能ブロック８０を含み、反転制御信号により電源回路
１０と２０を交互に選択し、またデータ信号により電源
回路の出力電圧を選択してデータ線９０に出力する。
【００１４】図３の駆動回路では、ある出力期間と次の
出力期間の連続する出力期間において、電源回路１０の
出力電圧Ｅｊ（１≦ｊ≦ｎ）と電源回路２０の出力電圧
Ｅｋ（１≦ｋ≦ｍ）がＥｊ＞Ｅｋの関係を満たすように
設定し、これによってデータ線に電圧Ｅｊ，Ｅｋを正確
に出力することができるようになる。
出力期間の連続する出力期間において、電源回路１０の
出力電圧Ｅｊ（１≦ｊ≦ｎ）と電源回路２０の出力電圧
Ｅｋ（１≦ｋ≦ｍ）がＥｊ＞Ｅｋの関係を満たすように
設定し、これによってデータ線に電圧Ｅｊ，Ｅｋを正確
に出力することができるようになる。
【００１５】上記駆動回路の具体的な例として、液晶表
示装置の対向電極の電位Ｖc を一定とする場合、図３に
おける電源回路１０のｎ個の出力電圧全てを電位Ｖc よ
り高電圧となるように設定し、電源回路２０のｍ個の出
力電圧全てを電位Ｖc より低電圧となるように設定す
る。このときデータ線９０への出力は電位Ｖc に対して
極性の異なる電圧が交互に出力されるため、正確な電圧
出力を得ることができ、また液晶素子の劣化も防ぐこと
ができる。
示装置の対向電極の電位Ｖc を一定とする場合、図３に
おける電源回路１０のｎ個の出力電圧全てを電位Ｖc よ
り高電圧となるように設定し、電源回路２０のｍ個の出
力電圧全てを電位Ｖc より低電圧となるように設定す
る。このときデータ線９０への出力は電位Ｖc に対して
極性の異なる電圧が交互に出力されるため、正確な電圧
出力を得ることができ、また液晶素子の劣化も防ぐこと
ができる。
【００１６】図４は本発明に係る電源回路として、平成
５年特許願第２９７１６７号に記載された「多値電圧源
回路」を用いた例である。図３における電源回路１０，
２０の半導体スイッチの回路構成の一例を示している。
電源回路１０は抵抗素子群１１とＮＭＯＳトランジスタ
群１２とにより「多値電圧源回路」を構成したものであ
る。電源回路２０は抵抗素子群２１とＰＭＯＳトランジ
スタ群２２とにより「多値電圧源回路」を構成したもの
である。電源回路１０及び２０の出力線は半導体スイッ
チ群８１を介してデータ線９１に接続される。図４では
半導体スイッチとしてＮＭＯＳパストランジスタを用い
ている。
５年特許願第２９７１６７号に記載された「多値電圧源
回路」を用いた例である。図３における電源回路１０，
２０の半導体スイッチの回路構成の一例を示している。
電源回路１０は抵抗素子群１１とＮＭＯＳトランジスタ
群１２とにより「多値電圧源回路」を構成したものであ
る。電源回路２０は抵抗素子群２１とＰＭＯＳトランジ
スタ群２２とにより「多値電圧源回路」を構成したもの
である。電源回路１０及び２０の出力線は半導体スイッ
チ群８１を介してデータ線９１に接続される。図４では
半導体スイッチとしてＮＭＯＳパストランジスタを用い
ている。
【００１７】上記「多値電圧源回路」は、抵抗素子群１
１及び２１の抵抗比によって設定された電圧をＭＯＳト
ランジスタ群１２及び２２の各ゲート端子に入力するこ
とにより、ゲート電圧からしきい値電圧だけ降圧した電
圧をソース端子より取り出す回路である。図４には「多
値電圧源回路」の基本構成のみ示した。この「多値電圧
源回路」はオペアンプを必要としない低消費電力型で、
少数外部電源より多数の出力電圧を得ることができ、さ
らに本発明と合わせることにより簡単な回路構成で正確
な出力電圧をデータ線に出力することができる。
１及び２１の抵抗比によって設定された電圧をＭＯＳト
ランジスタ群１２及び２２の各ゲート端子に入力するこ
とにより、ゲート電圧からしきい値電圧だけ降圧した電
圧をソース端子より取り出す回路である。図４には「多
値電圧源回路」の基本構成のみ示した。この「多値電圧
源回路」はオペアンプを必要としない低消費電力型で、
少数外部電源より多数の出力電圧を得ることができ、さ
らに本発明と合わせることにより簡単な回路構成で正確
な出力電圧をデータ線に出力することができる。
【００１８】図５は本発明において用いることのできる
半導体スイッチの例である。半導体スイッチはスイッチ
ング素子またはスイッチング回路であればよい。また異
なる種類の半導体スイッチを併用しても構わない。
半導体スイッチの例である。半導体スイッチはスイッチ
ング素子またはスイッチング回路であればよい。また異
なる種類の半導体スイッチを併用しても構わない。
【００１９】上述した駆動回路は高電圧系と低電圧系の
２電圧系（例えば５Ｖ系と１８Ｖ系）で構成することが
できる。図６は選択回路６０を低電圧系で構成する場合
の駆動回路のブロック図を示す。この場合、電源回路１
０，２０、レベルシフタ７０、半導体スイッチ８０は高
電圧系で構成し、シフトレジスタ３０、ラッチ回路４０
は低電圧系で構成している。
２電圧系（例えば５Ｖ系と１８Ｖ系）で構成することが
できる。図６は選択回路６０を低電圧系で構成する場合
の駆動回路のブロック図を示す。この場合、電源回路１
０，２０、レベルシフタ７０、半導体スイッチ８０は高
電圧系で構成し、シフトレジスタ３０、ラッチ回路４０
は低電圧系で構成している。
【００２０】図７，図８，図９，図１０の各々は図６の
駆動回路において用いることのできる低電圧系選択回路
の具体例を示す。ラッチ回路からの出力信号Ｄ１，Ｄ
２，…及びその反転信号を選択回路へ入力し、選択回路
の出力Ｃ１，Ｃ２，…を得る。図中では２ビットの入力
信号に対する回路構成を示してあるが、ビット数が大き
くなっても同様にして構成することができ、２のビット
数乗個の出力数をもつ。また反転制御信号はデータ信号
と同じ扱いでよく、任意の順番で選択回路へ入力するこ
とができる。
駆動回路において用いることのできる低電圧系選択回路
の具体例を示す。ラッチ回路からの出力信号Ｄ１，Ｄ
２，…及びその反転信号を選択回路へ入力し、選択回路
の出力Ｃ１，Ｃ２，…を得る。図中では２ビットの入力
信号に対する回路構成を示してあるが、ビット数が大き
くなっても同様にして構成することができ、２のビット
数乗個の出力数をもつ。また反転制御信号はデータ信号
と同じ扱いでよく、任意の順番で選択回路へ入力するこ
とができる。
【００２１】図１１は図６の駆動回路における機能ブロ
ック５０の内部構成を示したものである。入力端子６２
に選択回路からの出力信号を入力し、回路ブロック６１
を通して、出力信号６６及びその反転信号を取り出す。
この信号６６をレベルシフタ７１で低電圧系（５Ｖ）か
ら高電圧系（１８Ｖ）に変換してライン６７に取り出
し、スイッチング制御信号としての半導体スイッチ素子
８２に入力し、入力端子６３に入力される電源回路の出
力電圧をデータ線９２に出力する。
ック５０の内部構成を示したものである。入力端子６２
に選択回路からの出力信号を入力し、回路ブロック６１
を通して、出力信号６６及びその反転信号を取り出す。
この信号６６をレベルシフタ７１で低電圧系（５Ｖ）か
ら高電圧系（１８Ｖ）に変換してライン６７に取り出
し、スイッチング制御信号としての半導体スイッチ素子
８２に入力し、入力端子６３に入力される電源回路の出
力電圧をデータ線９２に出力する。
【００２２】回路ブロック６１では、図８，図９，図１
０の選択回路を用いた場合、端子６４にラッチイネイブ
ル信号の反転信号を入力することにより、選択回路の出
力端子の電圧を選択時以外は０Ｖにプリチャージする。
図７の選択回路の場合には、その機能を選択回路内に含
んでいるため、回路ブロック６１の中では必要ない。ま
た端子６５にはアウトプットイネイブル信号を入力し、
選択回路の出力信号によらず半導体スイッチ素子８２を
制御する。
０の選択回路を用いた場合、端子６４にラッチイネイブ
ル信号の反転信号を入力することにより、選択回路の出
力端子の電圧を選択時以外は０Ｖにプリチャージする。
図７の選択回路の場合には、その機能を選択回路内に含
んでいるため、回路ブロック６１の中では必要ない。ま
た端子６５にはアウトプットイネイブル信号を入力し、
選択回路の出力信号によらず半導体スイッチ素子８２を
制御する。
【００２３】図１２は選択回路６０を高電圧系で構成す
る場合の駆動回路のブロック図を示す。この場合にも、
電源回路１０，２０、レベルシフタ７０、半導体スイッ
チ８０は高電圧系で構成し、シフトレジスタ３０、ラッ
チ回路４０は低電圧系で構成している。
る場合の駆動回路のブロック図を示す。この場合にも、
電源回路１０，２０、レベルシフタ７０、半導体スイッ
チ８０は高電圧系で構成し、シフトレジスタ３０、ラッ
チ回路４０は低電圧系で構成している。
【００２４】図１３は、図６の駆動回路及び図１２の駆
動回路の各々におけるレベルシフタ７０の回路構成例を
示す。このレベルシフタはフリップフロップ型レベルシ
フタであり、具体的な例として、図１１におけるレベル
シフタ７１に用いることができる。
動回路の各々におけるレベルシフタ７０の回路構成例を
示す。このレベルシフタはフリップフロップ型レベルシ
フタであり、具体的な例として、図１１におけるレベル
シフタ７１に用いることができる。
【００２５】図１４は図１２の駆動回路において用いる
ことのできる高電圧系選択回路の一例である。レベルシ
フタによって高電圧系（１８Ｖ）に変換したラッチ回路
の出力信号Ｄ１，Ｄ２，…及びその反転信号を選択回路
へ入力し、電源電圧の出力電圧Ｅ１，Ｅ２，…を選択し
てデータ線９３へ出力する。このとき選択回路は半導体
スイッチの機能も兼ねている。図１４では選択回路の各
素子はＮＭＯＳパストランジスタを用いており、電源電
圧の出力線に直列接続している。これによれば、低電圧
系選択回路に比べて素子数が少なく回路構成が簡単にな
る。
ことのできる高電圧系選択回路の一例である。レベルシ
フタによって高電圧系（１８Ｖ）に変換したラッチ回路
の出力信号Ｄ１，Ｄ２，…及びその反転信号を選択回路
へ入力し、電源電圧の出力電圧Ｅ１，Ｅ２，…を選択し
てデータ線９３へ出力する。このとき選択回路は半導体
スイッチの機能も兼ねている。図１４では選択回路の各
素子はＮＭＯＳパストランジスタを用いており、電源電
圧の出力線に直列接続している。これによれば、低電圧
系選択回路に比べて素子数が少なく回路構成が簡単にな
る。
【００２６】
【発明の効果】以上説明したように、本発明による液晶
表示装置の駆動回路を用いることにより、簡単な回路で
電源電圧を正確に出力することができるようになり、デ
ジタル信号入力／デジタル信号出力のデータ線駆動回路
を容易に実現できるようになる。
表示装置の駆動回路を用いることにより、簡単な回路で
電源電圧を正確に出力することができるようになり、デ
ジタル信号入力／デジタル信号出力のデータ線駆動回路
を容易に実現できるようになる。
【図１】本発明の一実施例による液晶表示装置の駆動回
路の回路図である。
路の回路図である。
【図２】図１の駆動回路におけるスイッチング制御信号
と、その時の出力電圧Ｖout の時間変化を表すグラフで
ある。
と、その時の出力電圧Ｖout の時間変化を表すグラフで
ある。
【図３】本発明に係る駆動回路の一具体例の構成を示す
ブロック図である。
ブロック図である。
【図４】本発明に係る駆動回路の他の具体例の構成を示
すブロック図である。
すブロック図である。
【図５】本発明において使用できる半導体スイッチの様
々な例を示す図である。
々な例を示す図である。
【図６】図３の駆動回路を高電圧系と低電圧系の２電源
系で構成する場合の一例のブロック図である。
系で構成する場合の一例のブロック図である。
【図７】図６の駆動回路で用いることのできる低電圧系
選択回路の一例を示す回路図である。
選択回路の一例を示す回路図である。
【図８】図６の駆動回路で用いることのできる低電圧系
選択回路の他の例を示す回路図である。
選択回路の他の例を示す回路図である。
【図９】図６の駆動回路で用いることのできる低電圧系
選択回路のさらに他の例を示す回路図である。
選択回路のさらに他の例を示す回路図である。
【図１０】図６の駆動回路で用いることのできる低電圧
系選択回路のさらに他の例を示す回路図である。
系選択回路のさらに他の例を示す回路図である。
【図１１】図６の駆動回路の機能ブロック５０の構成を
示す回路図である。
示す回路図である。
【図１２】図３の駆動回路を高電圧系と低電圧系の２電
源系で構成する場合の他の例のブロック図である。
源系で構成する場合の他の例のブロック図である。
【図１３】図６及び図１２の駆動回路のレベルシフタ７
０の構成を示す回路図である。
０の構成を示す回路図である。
【図１４】図１３における高電圧系選択回路（半導体ス
イッチ）の回路構成例である。 【符号の説明 １ ＮＭＯＳトランジスタ ２ ＰＭＯＳトランジスタ ３，４ 半導体スイッチ（ＮＭＯＳパストランジス
タ） ５ 出力端子 １０ ＮＭＯＳトランジスタのソース端子を出力端子
とする電源回路 １１ 抵抗素子群 １２ ＮＭＯＳトランジスタ群 ２０ ＰＭＯＳトランジスタのソース端子を出力端子
とする電源回路 ２１ 抵抗素子群 ２２ ＰＭＯＳトランジスタ群 ３０ シフトレジスタ ４０ ラッチ回路 ５０ 選択回路、レベルシフタ、半導体スイッチ等を
含む機能ブロック ６０ 選択回路 ６１ 回路ブロック ７０ レベルシフタ ７１ レベルシフタ ８０ 半導体スイッチ ８１ 半導体スイッチ群 ８２ 半導体スイッチ素子
イッチ）の回路構成例である。 【符号の説明 １ ＮＭＯＳトランジスタ ２ ＰＭＯＳトランジスタ ３，４ 半導体スイッチ（ＮＭＯＳパストランジス
タ） ５ 出力端子 １０ ＮＭＯＳトランジスタのソース端子を出力端子
とする電源回路 １１ 抵抗素子群 １２ ＮＭＯＳトランジスタ群 ２０ ＰＭＯＳトランジスタのソース端子を出力端子
とする電源回路 ２１ 抵抗素子群 ２２ ＰＭＯＳトランジスタ群 ３０ シフトレジスタ ４０ ラッチ回路 ５０ 選択回路、レベルシフタ、半導体スイッチ等を
含む機能ブロック ６０ 選択回路 ６１ 回路ブロック ７０ レベルシフタ ７１ レベルシフタ ８０ 半導体スイッチ ８１ 半導体スイッチ群 ８２ 半導体スイッチ素子
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年１月１７日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項５
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項６
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】図１１は図６の駆動回路における機能ブロ
ック５０の内部構成を示したものである。入力端子６２
に選択回路からの出力信号を入力し、回路ブロック６１
を通して、出力信号及びその反転信号をライン６６に取
り出す。このライン６６の信号をレベルシフタ７１で低
電圧系（５Ｖ）から高電圧系（１８Ｖ）に変換してライ
ン６７に取り出し、スイッチング制御信号としての半導
体スイッチ素子８２に入力し、入力端子６３に入力され
る電源回路の出力電圧をデータ線９２に出力する。
ック５０の内部構成を示したものである。入力端子６２
に選択回路からの出力信号を入力し、回路ブロック６１
を通して、出力信号及びその反転信号をライン６６に取
り出す。このライン６６の信号をレベルシフタ７１で低
電圧系（５Ｖ）から高電圧系（１８Ｖ）に変換してライ
ン６７に取り出し、スイッチング制御信号としての半導
体スイッチ素子８２に入力し、入力端子６３に入力され
る電源回路の出力電圧をデータ線９２に出力する。
Claims (8)
- 【請求項１】 出力端子と、ＮＭＯＳトランジスタと、
前記ＮＭＯＳトランジスタのソース端子と前記出力端子
との間の第１の半導体スイッチと、ＰＭＯＳトランジス
タと、前記ＰＭＯＳトランジスタのソース端子と前記出
力端子との間の第２の半導体スイッチとを有することを
特徴とする液晶表示装置の駆動回路。 - 【請求項２】 請求項１記載の液晶表示装置の駆動回路
において、前記ＮＭＯＳトランジスタのソース端子が出
力電圧の大きさＥ１を持ち、前記ＰＭＯＳトランジスタ
のソース端子が出力電圧の大きさＥ２を持ち、前記出力
電圧Ｅ１及びＥ２がＥ１＞Ｅ２の関係を満たすように、
前記ＮＭＯＳトランジスタ及び前記ＰＭＯＳトランジス
タの各々のドレイン電圧、ゲート電圧、基板電圧の大き
さが設定されており、さらに前記第１及び第２の半導体
スイッチに、前記出力電圧Ｅ１及びＥ２を前記出力端子
に交互に出力させるようなスイッチング制御信号を入力
する制御信号入力手段を設けたことを特徴とする液晶表
示装置の駆動回路。 - 【請求項３】 請求項１記載の液晶表示装置の駆動回路
において、前記第１及び第２の半導体スイッチの各々
は、トランスファーゲート、ＮＭＯＳパストランジス
タ、及びＰＭＯＳパストランジスタのうちのいずれか一
つから成ることを特徴とする液晶表示装置の駆動回路。 - 【請求項４】 請求項１記載の液晶表示装置の駆動回路
において、前記第１及び第２の半導体スイッチの一方が
ＮＭＯＳパストランジスタであり、他方がＰＭＯＳパス
トランジスタであることを特徴とする液晶表示装置の駆
動回路。 - 【請求項５】 出力端子と、ｎ個（ただしｎは１以上の
自然数）のＮＭＯＳトランジスタと、ｍ個（ただしｍは
１以上の自然数）のＰＭＯＳトランジスタと、前記ＮＭ
ＯＳトランジスタ及びＰＭＯＳトランジスタの（ｎ＋
ｍ）個のソース端子と前記出力端子との間の（ｎ＋ｍ）
の半導体スイッチとを有することを特徴とする液晶表示
装置の駆動回路。 - 【請求項６】 請求項５記載の液晶表示装置の駆動回路
において、前記ｎ個のＮＭＯＳトランジスタのうちのｈ
番目（１≦ｈ≦ｎ）のＮＭＯＳトランジスタのソース端
子及びｊ番目（１≦ｊ≦ｎ）のＮＭＯＳトランジスタの
ソース端子が出力電圧の大きさＥｈ及びＥｊをそれぞれ
持ち、前記ｍ個のＰＭＯＳトランジスタのうちのｉ番目
（１≦ｉ≦ｍ）のソース端子及びｋ番目（１≦ｋ≦ｍ）
のＰＭＯＳトランジスタのソース端子が出力電圧の大き
さＥｉ，Ｅｋをそれぞれ持ち、前記出力電圧Ｅｈ，Ｅ
ｉ，Ｅｊ，ＥｋがＥｈ＞Ｅｉ，Ｅｉ＜Ｅｊ，Ｅｊ＞Ｅｋ
の関係を満たすように、前記ｈ番目及び前記ｉ番目のＮ
ＭＯＳトランジスタ及び前記ｉ番目及び前記ｋ番目のＰ
ＭＯＳトランジスタの各々のドレイン電圧、ゲート電
圧、基板電圧の大きさが設定されており、さらに前記
（ｎ＋ｍ）個の半導体スイッチに、前記出力電圧Ｅｈ，
Ｅｉ，Ｅｊ，Ｅｋを順番に前記出力端子に出力させるよ
うなスイッチング制御信号を入力する制御信号入力手段
を設けたことを特徴とする液晶表示装置の駆動回路。 - 【請求項７】 請求項５記載の液晶表示装置の駆動回路
において、前記（ｎ＋ｍ）個の半導体スイッチの各々
は、トランスファーゲート、ＮＭＯＳパストランジス
タ、及びＰＭＯＳパストランジスタのうちのいずれか一
つから成ることを特徴とする液晶表示装置の駆動回路。 - 【請求項８】 請求項５記載の液晶表示装置の駆動回路
において、前記（ｎ＋ｍ）個の半導体スイッチのうちの
ｘ個（０≦ｘ≦（ｎ＋ｍ））がＮＭＯＳパストランジス
タであり、（ｎ＋ｍ−ｘ）個がＰＭＯＳパストランジス
タであることを特徴とする液晶表示装置の駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299872A JP2715943B2 (ja) | 1994-12-02 | 1994-12-02 | 液晶表示装置の駆動回路 |
| US08/564,570 US5818406A (en) | 1994-12-02 | 1995-11-28 | Driver circuit for liquid crystal display device |
| KR1019950046003A KR0183487B1 (ko) | 1994-12-02 | 1995-12-01 | 액정 표시 장치용 구동 회로 |
| TW084112819A TW279967B (ja) | 1994-12-02 | 1995-12-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299872A JP2715943B2 (ja) | 1994-12-02 | 1994-12-02 | 液晶表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08160916A true JPH08160916A (ja) | 1996-06-21 |
| JP2715943B2 JP2715943B2 (ja) | 1998-02-18 |
Family
ID=17877984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6299872A Expired - Fee Related JP2715943B2 (ja) | 1994-12-02 | 1994-12-02 | 液晶表示装置の駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5818406A (ja) |
| JP (1) | JP2715943B2 (ja) |
| KR (1) | KR0183487B1 (ja) |
| TW (1) | TW279967B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814981A (en) * | 1996-02-15 | 1998-09-29 | Nec Corporation | Voltage circuit for generating multiple stable voltages |
| KR100756210B1 (ko) * | 2000-07-31 | 2007-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기 회로 |
| JP2008295012A (ja) * | 2007-05-22 | 2008-12-04 | Beijing Boe Optoelectronics Technology Co Ltd | 多等級電気レベル駆動装置 |
| JP2013164593A (ja) * | 2013-02-26 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8934066B2 (en) | 2000-03-13 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227283A (ja) * | 1995-02-21 | 1996-09-03 | Seiko Epson Corp | 液晶表示装置、その駆動方法及び表示システム |
| JP2792511B2 (ja) * | 1996-09-26 | 1998-09-03 | 日本電気株式会社 | 表示ドライバ |
| JP3403027B2 (ja) * | 1996-10-18 | 2003-05-06 | キヤノン株式会社 | 映像水平回路 |
| JP3281290B2 (ja) * | 1997-06-19 | 2002-05-13 | シャープ株式会社 | 電圧作成回路およびこれを備えた液晶表示装置 |
| JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
| JP3252897B2 (ja) * | 1998-03-31 | 2002-02-04 | 日本電気株式会社 | 素子駆動装置および方法、画像表示装置 |
| US20020149556A1 (en) * | 1998-09-14 | 2002-10-17 | Seiko Epson Corporation | Liquid crystal display apparatus, driving method therefor, and display system |
| KR100430095B1 (ko) * | 1998-09-15 | 2004-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의잔상제거장치및그방법 |
| TW461180B (en) | 1998-12-21 | 2001-10-21 | Sony Corp | Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same |
| JP4501206B2 (ja) * | 1999-04-14 | 2010-07-14 | 株式会社デンソー | 表示装置用駆動回路 |
| KR100312344B1 (ko) * | 1999-06-03 | 2001-11-03 | 최종선 | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 |
| JP3705086B2 (ja) * | 2000-07-03 | 2005-10-12 | 株式会社日立製作所 | 液晶表示装置 |
| JP2003195815A (ja) * | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
| KR20020053577A (ko) * | 2000-12-27 | 2002-07-05 | 주식회사 현대 디스플레이 테크놀로지 | 패널내 배선 및 보정회로를 포함한 액정표시장치 |
| JP3829809B2 (ja) * | 2003-02-18 | 2006-10-04 | セイコーエプソン株式会社 | 表示装置の駆動回路及び駆動方法、並びに表示装置及び投射型表示装置 |
| KR101044920B1 (ko) * | 2004-07-28 | 2011-06-28 | 엘지디스플레이 주식회사 | 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치 |
| KR100901769B1 (ko) * | 2007-11-15 | 2009-06-11 | 한국전자통신연구원 | 저전압 고정밀도 밴드갭 기준전압 발생기 |
| KR102302880B1 (ko) * | 2020-05-13 | 2021-09-17 | 어보브반도체 주식회사 | 전원 스위치 및 이를 포함하는 표시장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0561441A (ja) * | 1991-09-04 | 1993-03-12 | Nec Corp | Ｌｃｄ駆動回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5324798A (en) * | 1976-08-20 | 1978-03-07 | Sharp Corp | Driving circuit of electrochromic display device |
| JPS6337394A (ja) * | 1986-08-01 | 1988-02-18 | 株式会社日立製作所 | マトリクス表示装置 |
| JP2953589B2 (ja) * | 1990-03-15 | 1999-09-27 | 株式会社日立製作所 | 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置 |
| JPH03274090A (ja) * | 1990-03-23 | 1991-12-05 | Seiko Epson Corp | 液晶表示装置 |
| JPH03274089A (ja) * | 1990-03-23 | 1991-12-05 | Seiko Epson Corp | 液晶表示装置 |
| JP2875363B2 (ja) * | 1990-08-08 | 1999-03-31 | 株式会社日立製作所 | 液晶表示装置 |
| JP2659473B2 (ja) * | 1990-09-28 | 1997-09-30 | 富士通株式会社 | 表示パネル駆動回路 |
| JPH04204689A (ja) * | 1990-11-30 | 1992-07-27 | Hitachi Ltd | 多階調用ドライバーとそれを用いた液晶表示装置 |
| DE69223009T2 (de) * | 1991-08-02 | 1998-04-02 | Canon Kk | Flüssigkristall-Anzeigeeinheit |
| JP3191061B2 (ja) * | 1992-01-31 | 2001-07-23 | キヤノン株式会社 | 半導体装置及び液晶表示装置 |
| JPH0760301B2 (ja) * | 1992-12-02 | 1995-06-28 | 日本電気株式会社 | 液晶駆動回路 |
| JP2500417B2 (ja) * | 1992-12-02 | 1996-05-29 | 日本電気株式会社 | 液晶駆動回路 |
| JP2701710B2 (ja) * | 1993-11-29 | 1998-01-21 | 日本電気株式会社 | 多値電圧源回路 |
-
1994
- 1994-12-02 JP JP6299872A patent/JP2715943B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-28 US US08/564,570 patent/US5818406A/en not_active Expired - Lifetime
- 1995-12-01 TW TW084112819A patent/TW279967B/zh not_active IP Right Cessation
- 1995-12-01 KR KR1019950046003A patent/KR0183487B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0561441A (ja) * | 1991-09-04 | 1993-03-12 | Nec Corp | Ｌｃｄ駆動回路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814981A (en) * | 1996-02-15 | 1998-09-29 | Nec Corporation | Voltage circuit for generating multiple stable voltages |
| US8934066B2 (en) | 2000-03-13 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having stick drivers and a method of manufacturing the same |
| KR100756210B1 (ko) * | 2000-07-31 | 2007-09-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전기 회로 |
| US7358763B2 (en) | 2000-07-31 | 2008-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of an electric circuit |
| US8232982B2 (en) | 2000-07-31 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of an electric circuit |
| US8421783B2 (en) | 2000-07-31 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of an electric circuit |
| US9153187B2 (en) | 2000-07-31 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of an electric circuit |
| JP2008295012A (ja) * | 2007-05-22 | 2008-12-04 | Beijing Boe Optoelectronics Technology Co Ltd | 多等級電気レベル駆動装置 |
| US8232948B2 (en) | 2007-05-22 | 2012-07-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Multilevel voltage driving device |
| JP2013164593A (ja) * | 2013-02-26 | 2013-08-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW279967B (ja) | 1996-07-01 |
| US5818406A (en) | 1998-10-06 |
| JP2715943B2 (ja) | 1998-02-18 |
| KR960025301A (ko) | 1996-07-20 |
| KR0183487B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2715943B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3812130B2 (ja) | デジタル−アナログ変換器、回路基板、電子機器及び液晶表示装置 | |
| KR100297140B1 (ko) | 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로 | |
| JP4401378B2 (ja) | デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置 | |
| KR960001979B1 (ko) | 디지탈 그레이 스케일용 액정 디스플레이 데이타 드라이버 회로 | |
| US8159486B2 (en) | Level converter circuit and a liquid crystal display device employing the same | |
| US6107857A (en) | Level converting circuit | |
| US20070070022A1 (en) | Differential amplifier, digital-to-analog converter and display device | |
| US7636075B2 (en) | Current sample and hold circuit and method and demultiplexer and display device using the same | |
| JP2833564B2 (ja) | 多値電圧源回路 | |
| US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
| JP4576648B2 (ja) | 液晶表示装置 | |
| US8237691B2 (en) | Display driver circuit and DAC of a display device with partially overlapping positive and negative voltage ranges and reduced transistor breakdown voltage | |
| JP4116003B2 (ja) | 電流駆動回路 | |
| JP3641913B2 (ja) | 表示装置 | |
| JP2002140041A (ja) | 表示装置の駆動回路 | |
| JPH06208337A (ja) | 液晶駆動回路 | |
| JP2000221926A (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
| JPH09252240A (ja) | マルチプレクサ | |
| JP3711706B2 (ja) | 分圧回路、ｄ／ａ変換器、回路基板、電子機器及び液晶表示装置 | |
| JP2009258237A (ja) | 液晶駆動装置 | |
| JPH06289369A (ja) | 液晶駆動装置 | |
| KR100738196B1 (ko) | 소형 티에프티 구동 드라이버 아이시 제품의디지털-아날로그 컨버터 | |
| JPH11119750A (ja) | 液晶表示装置の駆動回路 | |
| US6876254B2 (en) | Dual amplifier circuit and TFT display driving circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |