JPH0786391A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0786391A JPH0786391A JP5186842A JP18684293A JPH0786391A JP H0786391 A JPH0786391 A JP H0786391A JP 5186842 A JP5186842 A JP 5186842A JP 18684293 A JP18684293 A JP 18684293A JP H0786391 A JPH0786391 A JP H0786391A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- region
- groove
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 56
- 238000000926 separation method Methods 0.000 description 17
- 238000000059 patterning Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 浅い溝と深い溝とを有するものにおいて、浅
い溝の形成領域に深い溝が形成されるのを防止する。溝
の深さを精度よく加工できるようにする。 【構成】 p型シリコン基板1上に、埋め込みコレクタ
層2、n型エピタキシャル層3、シリコン酸化膜4、シ
リコン窒化膜5、多結晶シリコン膜6、シリコン酸化膜
7を形成する[(a)図]。コレクタ分離領域8a上の
膜7を除去し、続いて素子間分離領域9a上の膜4〜7
を除去する[(b)図]。素子間分離領域9aのシリコ
ン基板を所定の深さまで掘り下げる。このとき、コレク
タ分離領域8aの多結晶シリコン膜6も同時に除去され
る[(c)図]。その後コレクタ分離領域8a上の膜
4、5を除去し、シリコン基板を所定深さまで掘り下げ
る。
い溝の形成領域に深い溝が形成されるのを防止する。溝
の深さを精度よく加工できるようにする。 【構成】 p型シリコン基板1上に、埋め込みコレクタ
層2、n型エピタキシャル層3、シリコン酸化膜4、シ
リコン窒化膜5、多結晶シリコン膜6、シリコン酸化膜
7を形成する[(a)図]。コレクタ分離領域8a上の
膜7を除去し、続いて素子間分離領域9a上の膜4〜7
を除去する[(b)図]。素子間分離領域9aのシリコ
ン基板を所定の深さまで掘り下げる。このとき、コレク
タ分離領域8aの多結晶シリコン膜6も同時に除去され
る[(c)図]。その後コレクタ分離領域8a上の膜
4、5を除去し、シリコン基板を所定深さまで掘り下げ
る。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路装置の製
造方法に関し、特に深い分離溝と浅い分離溝とを有する
半導体集積回路装置の製造方法に関する。
造方法に関し、特に深い分離溝と浅い分離溝とを有する
半導体集積回路装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置の製造工程におい
て、素子間を分離する深い分離溝と、素子内の領域間を
分離する浅い分離溝とを形成する場合のように深さの異
なる溝を形成する必要が生じることがある。例えば、バ
イポーラ型半導体集積回路装置では、コレクタとベース
間を埋め込みコレクタ層の上部にて分離する浅い分離溝
と、埋め込みコレクタ層を貫通して素子間分離を行う深
い分離溝とを形成する必要がある。
て、素子間を分離する深い分離溝と、素子内の領域間を
分離する浅い分離溝とを形成する場合のように深さの異
なる溝を形成する必要が生じることがある。例えば、バ
イポーラ型半導体集積回路装置では、コレクタとベース
間を埋め込みコレクタ層の上部にて分離する浅い分離溝
と、埋め込みコレクタ層を貫通して素子間分離を行う深
い分離溝とを形成する必要がある。
【0003】図5は、特開昭57−204144号公報
にて示された、この種分離溝の形成方法を示す工程断面
図である。図5の(a)に示すように、まず、p型シリ
コン基板1上に、埋め込みコレクタ層2を形成し、その
上にエピタキシャル成長法によりn型エピタキシャル層
3を形成した後、その表面を熱酸化してシリコン酸化膜
4を形成し、さらにCVD法によりシリコン窒化膜5を
形成する。
にて示された、この種分離溝の形成方法を示す工程断面
図である。図5の(a)に示すように、まず、p型シリ
コン基板1上に、埋め込みコレクタ層2を形成し、その
上にエピタキシャル成長法によりn型エピタキシャル層
3を形成した後、その表面を熱酸化してシリコン酸化膜
4を形成し、さらにCVD法によりシリコン窒化膜5を
形成する。
【0004】次に、図5の(b)に示すように、写真蝕
刻法により、コレクタ分離領域8aおよび素子間分離領
域9a上のシリコン窒化膜5を除去し、さらに素子間分
離領域9aに露出したシリコン酸化膜4を写真蝕刻法に
より除去する。続いて、反応性スパッタエッチング法に
よりシリコンをエッチングし、素子間分離領域9aに所
定の深さの溝を形成する。
刻法により、コレクタ分離領域8aおよび素子間分離領
域9a上のシリコン窒化膜5を除去し、さらに素子間分
離領域9aに露出したシリコン酸化膜4を写真蝕刻法に
より除去する。続いて、反応性スパッタエッチング法に
よりシリコンをエッチングし、素子間分離領域9aに所
定の深さの溝を形成する。
【0005】次いで、図5の(c)に示すように、コレ
クタ分離領域8aのシリコン酸化膜4をHF溶液により
エッチング除去し、再び反応性スパッタエッチング法に
よりシリコンをエッチングすることによって、コレクタ
埋め込み層2に達する浅いコレクタ分離溝8と、埋め込
みコレクタ層2を貫通する深い素子間分離溝9を形成す
る。この方法の特徴は、始めに深い溝と浅い溝との差分
の深さだけ掘り、続いて、両方の溝を同時に掘り進む点
にあり、この方法により両方の深さの溝を正確な深さに
形成することができる。
クタ分離領域8aのシリコン酸化膜4をHF溶液により
エッチング除去し、再び反応性スパッタエッチング法に
よりシリコンをエッチングすることによって、コレクタ
埋め込み層2に達する浅いコレクタ分離溝8と、埋め込
みコレクタ層2を貫通する深い素子間分離溝9を形成す
る。この方法の特徴は、始めに深い溝と浅い溝との差分
の深さだけ掘り、続いて、両方の溝を同時に掘り進む点
にあり、この方法により両方の深さの溝を正確な深さに
形成することができる。
【0006】図6は、特公平4−20261号公報にて
提案された、この種溝の他の形成方法を示す工程断面図
である。図6の(a)に示すように、第1の従来例と同
様に、p型シリコン基板1上に、埋め込みコレクタ層
2、その上にn型エピタキシャル層3を形成した後、そ
の表面を熱酸化してシリコン酸化膜4を形成し、その上
にシリコン窒化膜5を形成し、本従来例では、その上に
さらにCVD法によりPSG膜12を形成する。
提案された、この種溝の他の形成方法を示す工程断面図
である。図6の(a)に示すように、第1の従来例と同
様に、p型シリコン基板1上に、埋め込みコレクタ層
2、その上にn型エピタキシャル層3を形成した後、そ
の表面を熱酸化してシリコン酸化膜4を形成し、その上
にシリコン窒化膜5を形成し、本従来例では、その上に
さらにCVD法によりPSG膜12を形成する。
【0007】次いで、図6の(b)に示すように、写真
蝕刻法により、素子間分離領域9a上のPSG膜12、
シリコン窒化膜5およびシリコン酸化膜4をエッチング
除去してシリコン基板の表面を露出させ、次に、コレク
タ分離領域8a上のPSG膜12をエッチング除去して
シリコン窒化膜5の表面を露出させる。
蝕刻法により、素子間分離領域9a上のPSG膜12、
シリコン窒化膜5およびシリコン酸化膜4をエッチング
除去してシリコン基板の表面を露出させ、次に、コレク
タ分離領域8a上のPSG膜12をエッチング除去して
シリコン窒化膜5の表面を露出させる。
【0008】次いで、反応性イオンエッチング法により
全面を同時にエッチングを行うと、コレクタ分離領域8
aでは、シリコン窒化膜5、シリコン酸化膜4がエッチ
ングされ、素子間分離領域9aでは、シリコンがエッチ
ングされる。コレクタ分離領域8aにおいてシリコン基
板の表面が露出された時には、素子間分離領域では、所
定の深さの溝が形成される。その状態からさらにシリコ
ン基板をエッチングしてコレクタ分離溝8と素子間分離
溝9を形成する[図6の(c)]。
全面を同時にエッチングを行うと、コレクタ分離領域8
aでは、シリコン窒化膜5、シリコン酸化膜4がエッチ
ングされ、素子間分離領域9aでは、シリコンがエッチ
ングされる。コレクタ分離領域8aにおいてシリコン基
板の表面が露出された時には、素子間分離領域では、所
定の深さの溝が形成される。その状態からさらにシリコ
ン基板をエッチングしてコレクタ分離溝8と素子間分離
溝9を形成する[図6の(c)]。
【0009】
【発明が解決しようとする課題】上述した第1の従来例
の製造方法では、コレクタ分離領域8aおよび素子間分
離領域9aのシリコン窒化膜を除去した後に、素子間分
離領域9aの酸化膜を除去しているが、この場合、両パ
ターンの加工精度や目合わせずれを考慮して、図7に示
すように、実線で示すシリコン窒化膜エッチングパター
ン13の幅より、深い溝を形成する第1回シリコン酸化
膜エッチングパターン14(破線で示す)の幅の方が広
くなるようにパターニングされる。そのため、図7にお
いてAで示す、コレクタ分離領域8aと素子間分離領域
9aとの接続部において、素子間分離領域9aの酸化膜
除去工程においてコレクタ分離領域8aのシリコン酸化
膜4が同時に除去されてしまう。その結果、コレクタ分
離領域内に深い溝が形成されることになり、コレクタ領
域が狭められ、コレクタ抵抗の増大、素子特性の劣化を
招く。この問題は、半導体集積回路が微細化されるほど
重大化する。また、この従来例では、シリコンのエッチ
ング時にシリコン窒化膜をエッチングマスクとして用い
ているが、シリコンとシリコン窒化膜とのエッチングレ
ートの差は大きくないため、シリコン窒化膜の膜厚を厚
くする必要があり、半導体基板内にストレスがもたらさ
れる。
の製造方法では、コレクタ分離領域8aおよび素子間分
離領域9aのシリコン窒化膜を除去した後に、素子間分
離領域9aの酸化膜を除去しているが、この場合、両パ
ターンの加工精度や目合わせずれを考慮して、図7に示
すように、実線で示すシリコン窒化膜エッチングパター
ン13の幅より、深い溝を形成する第1回シリコン酸化
膜エッチングパターン14(破線で示す)の幅の方が広
くなるようにパターニングされる。そのため、図7にお
いてAで示す、コレクタ分離領域8aと素子間分離領域
9aとの接続部において、素子間分離領域9aの酸化膜
除去工程においてコレクタ分離領域8aのシリコン酸化
膜4が同時に除去されてしまう。その結果、コレクタ分
離領域内に深い溝が形成されることになり、コレクタ領
域が狭められ、コレクタ抵抗の増大、素子特性の劣化を
招く。この問題は、半導体集積回路が微細化されるほど
重大化する。また、この従来例では、シリコンのエッチ
ング時にシリコン窒化膜をエッチングマスクとして用い
ているが、シリコンとシリコン窒化膜とのエッチングレ
ートの差は大きくないため、シリコン窒化膜の膜厚を厚
くする必要があり、半導体基板内にストレスがもたらさ
れる。
【0010】また、上述した第2の従来例では、シリコ
ン窒化膜の膜厚によってコレクタ分離溝8と素子間分離
溝9との深さの差を生じさせるものであるため、正確な
深さの溝を形成することは困難である。シリコン窒化膜
の形成時における成膜厚の差やコレクタ分離領域8aの
PSG膜をエッチング除去する際のエッチング深さの差
等によりシリコン窒化膜の膜厚にはばらつきが生じやす
く、これによりコレクタ分離溝と素子間分離溝との深さ
の差は大きくばらつくからである。近年の半導体集積回
路装置の微細化にともなって、コレクタ埋め込み層およ
びn型エピタキシャル層の膜厚は徐々に薄くなされつつ
あるが、この傾向はSOI(Silicon on Insulator)型
集積回路において顕著である。これにともなって、分離
溝の深さを正確にコントロールすることが要求されるよ
うになってきているが、上記第2の従来例ではこの傾向
に対処することは困難である。
ン窒化膜の膜厚によってコレクタ分離溝8と素子間分離
溝9との深さの差を生じさせるものであるため、正確な
深さの溝を形成することは困難である。シリコン窒化膜
の形成時における成膜厚の差やコレクタ分離領域8aの
PSG膜をエッチング除去する際のエッチング深さの差
等によりシリコン窒化膜の膜厚にはばらつきが生じやす
く、これによりコレクタ分離溝と素子間分離溝との深さ
の差は大きくばらつくからである。近年の半導体集積回
路装置の微細化にともなって、コレクタ埋め込み層およ
びn型エピタキシャル層の膜厚は徐々に薄くなされつつ
あるが、この傾向はSOI(Silicon on Insulator)型
集積回路において顕著である。これにともなって、分離
溝の深さを正確にコントロールすることが要求されるよ
うになってきているが、上記第2の従来例ではこの傾向
に対処することは困難である。
【0011】したがって、この発明の目的とするところ
は、第1に、コレクタ領域を狭くなることのないように
して特に微細化されたトランジスタにおいて特性低下を
招くことのないようにすることであり、第2に、半導体
基板内にストレスの導入されることのないようにして信
頼性の高い半導体集積回路装置を製造しうるようにする
ことであり、第3に、正確な深さの分離溝を形成しうる
ようにして歩留りの低下を防止することである。
は、第1に、コレクタ領域を狭くなることのないように
して特に微細化されたトランジスタにおいて特性低下を
招くことのないようにすることであり、第2に、半導体
基板内にストレスの導入されることのないようにして信
頼性の高い半導体集積回路装置を製造しうるようにする
ことであり、第3に、正確な深さの分離溝を形成しうる
ようにして歩留りの低下を防止することである。
【0012】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、シリコン基板上に、シリコン酸化
膜、シリコン窒化膜、多結晶シリコン膜および保護膜を
順次形成する工程と、浅い溝を形成する領域上の保護膜
をエッチング除去して多結晶シリコン膜の表面を露出さ
せる工程と、深い溝を形成する領域上の保護膜、多結晶
シリコン膜、シリコン窒化膜およびシリコン酸化膜をエ
ッチング除去してシリコン基板の表面を露出させる工程
と、前記保護膜をマスクに露出したシリコン基板および
多結晶シリコン膜をエッチングして深い溝を形成する領
域に所定の深さの溝を形成する工程と、浅い溝を形成す
る領域上に残されたシリコン窒化膜、シリコン酸化膜を
エッチング除去してシリコン基板の表面を露出させる工
程と、前記保護膜をマスクに深い溝および浅い溝を形成
する領域のシリコン基板を同時にエッチングして深い溝
と浅い溝とを形成する工程と、を備える半導体集積回路
装置の製造方法が提供される。
め、本発明によれば、シリコン基板上に、シリコン酸化
膜、シリコン窒化膜、多結晶シリコン膜および保護膜を
順次形成する工程と、浅い溝を形成する領域上の保護膜
をエッチング除去して多結晶シリコン膜の表面を露出さ
せる工程と、深い溝を形成する領域上の保護膜、多結晶
シリコン膜、シリコン窒化膜およびシリコン酸化膜をエ
ッチング除去してシリコン基板の表面を露出させる工程
と、前記保護膜をマスクに露出したシリコン基板および
多結晶シリコン膜をエッチングして深い溝を形成する領
域に所定の深さの溝を形成する工程と、浅い溝を形成す
る領域上に残されたシリコン窒化膜、シリコン酸化膜を
エッチング除去してシリコン基板の表面を露出させる工
程と、前記保護膜をマスクに深い溝および浅い溝を形成
する領域のシリコン基板を同時にエッチングして深い溝
と浅い溝とを形成する工程と、を備える半導体集積回路
装置の製造方法が提供される。
【0013】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a)〜(c)および図2の(a)、
(b)は、本発明の第1の実施例を示す工程断面図であ
る。まず、p型シリコン基板1の表面に、熱拡散法によ
りヒ素(As)を導入して約2μm厚の埋め込みコレク
タ層2を形成し、その上にエピタキシャル成長法によ
り、約1μm厚のn型エピタキシャル層3を形成する。
熱酸化法によりエピタキシャル層3の表面に約0.05
μm厚のシリコン酸化膜4を形成した後、その上にCV
D法により、約0.15μm厚のシリコン窒化膜5、約
0.25μm厚の多結晶シリコン膜6を形成し、さらに
その上にシリコンエッチング時の保護膜となるシリコン
酸化膜7を約0.5μm厚に形成する[図1の
(a)]。
て説明する。図1(a)〜(c)および図2の(a)、
(b)は、本発明の第1の実施例を示す工程断面図であ
る。まず、p型シリコン基板1の表面に、熱拡散法によ
りヒ素(As)を導入して約2μm厚の埋め込みコレク
タ層2を形成し、その上にエピタキシャル成長法によ
り、約1μm厚のn型エピタキシャル層3を形成する。
熱酸化法によりエピタキシャル層3の表面に約0.05
μm厚のシリコン酸化膜4を形成した後、その上にCV
D法により、約0.15μm厚のシリコン窒化膜5、約
0.25μm厚の多結晶シリコン膜6を形成し、さらに
その上にシリコンエッチング時の保護膜となるシリコン
酸化膜7を約0.5μm厚に形成する[図1の
(a)]。
【0014】次に、図1の(b)に示すように、写真蝕
刻法によりコレクタ分離領域8a上のシリコン酸化膜7
を除去し、多結晶シリコン膜6を露出させる。続いて、
素子分領域9a上のシリコン酸化膜7、多結晶シリコン
膜6、シリコン窒化膜5およびシリコン酸化膜4を異方
性エッチングにより除去する。このときの平面形状を図
3に示す。図1乃至図2は、図3のA−A′線での断面
図である。図3に示されるように、コレクタ分離溝を形
成するためのマスクパターンと素子間分離溝を形成する
ためのマスクパターンとの間には、両溝が不連続状態と
なるのを回避するために、マージンmが設けられてい
る。
刻法によりコレクタ分離領域8a上のシリコン酸化膜7
を除去し、多結晶シリコン膜6を露出させる。続いて、
素子分領域9a上のシリコン酸化膜7、多結晶シリコン
膜6、シリコン窒化膜5およびシリコン酸化膜4を異方
性エッチングにより除去する。このときの平面形状を図
3に示す。図1乃至図2は、図3のA−A′線での断面
図である。図3に示されるように、コレクタ分離溝を形
成するためのマスクパターンと素子間分離溝を形成する
ためのマスクパターンとの間には、両溝が不連続状態と
なるのを回避するために、マージンmが設けられてい
る。
【0015】次に、図1の(c)に示すように、素子間
分離領域9aのシリコン基板を異方性エッチングにより
除去し、n型エピタキシャル層3を貫通して埋め込みコ
レクタ層2の内部に達する深さ2μmの溝を形成する。
この工程において、コレクタ分離領域8a上の多結晶シ
リコン膜6は同時に除去され、さらに露出したシリコン
窒化膜5の全部または一部が除去される。
分離領域9aのシリコン基板を異方性エッチングにより
除去し、n型エピタキシャル層3を貫通して埋め込みコ
レクタ層2の内部に達する深さ2μmの溝を形成する。
この工程において、コレクタ分離領域8a上の多結晶シ
リコン膜6は同時に除去され、さらに露出したシリコン
窒化膜5の全部または一部が除去される。
【0016】次に、コレクタ分離領域8a上のシリコン
窒化膜5(エッチング残りがある場合)とシリコン酸化
膜4とをプラズマエッチングにより除去し、コレクタ分
離領域8a上のシリコンを露出させる。この工程におい
て、素子間分離領域9aにおける溝も少し深くなる。次
に露出したシリコン基板を異方性エッチングにより掘り
下げ、約1μm深さのコレクタ分離溝8を形成する。こ
の工程において、素子間分離領域9aのシリコンも同時
にエッチングされ、埋め込みコレクタ層2を突き抜けて
シリコン基板1内に到達する深さ3μm強の素子間分離
溝9が形成される[図2の(a)]。
窒化膜5(エッチング残りがある場合)とシリコン酸化
膜4とをプラズマエッチングにより除去し、コレクタ分
離領域8a上のシリコンを露出させる。この工程におい
て、素子間分離領域9aにおける溝も少し深くなる。次
に露出したシリコン基板を異方性エッチングにより掘り
下げ、約1μm深さのコレクタ分離溝8を形成する。こ
の工程において、素子間分離領域9aのシリコンも同時
にエッチングされ、埋め込みコレクタ層2を突き抜けて
シリコン基板1内に到達する深さ3μm強の素子間分離
溝9が形成される[図2の(a)]。
【0017】次に、CVD法により、シリコン酸化膜1
0を堆積し、エッチバックして基板上のシリコン酸化膜
を除去する。このエッチバック工程において、多結晶シ
リコン膜6エッチング保護膜の機能を果たす。続いて、
基板上の多結晶シリコン膜6およびシリコン窒化膜5を
エッチング除去すれば、図2の(b)に示されるよう
に、シリコン酸化膜10にて埋め込まれたコレクタ分離
溝8および素子間分離溝9が完成する。
0を堆積し、エッチバックして基板上のシリコン酸化膜
を除去する。このエッチバック工程において、多結晶シ
リコン膜6エッチング保護膜の機能を果たす。続いて、
基板上の多結晶シリコン膜6およびシリコン窒化膜5を
エッチング除去すれば、図2の(b)に示されるよう
に、シリコン酸化膜10にて埋め込まれたコレクタ分離
溝8および素子間分離溝9が完成する。
【0018】以上のように、本発明では、コレクタ分離
領域8aのパターニングと素子間分離領域9aのパター
ニングとが独立して行われるので、両パターン間にマー
ジンmが設けられていても(図3参照)、コレクタ分離
領域8a内に深い溝が形成されることはなくなり、トラ
ンジスタの特性劣化は防止される。また、シリコン窒化
膜上に多結晶シリコン膜を堆積したことにより、シリコ
ン窒化膜の膜厚を薄くすることができ、基板内にストレ
スが加わるのを回避することができる。なお、本実施例
において、図1の(b)、図3に示す、コレクタ分離領
域8aのシリコン酸化膜7を除去するパターニング工程
と、素子間分離領域9aのシリコン酸化膜7、多結晶シ
リコン膜6、シリコン窒化膜5およびシリコン酸化膜4
を除去するパターニング工程の順序は、逆にすることが
できる。
領域8aのパターニングと素子間分離領域9aのパター
ニングとが独立して行われるので、両パターン間にマー
ジンmが設けられていても(図3参照)、コレクタ分離
領域8a内に深い溝が形成されることはなくなり、トラ
ンジスタの特性劣化は防止される。また、シリコン窒化
膜上に多結晶シリコン膜を堆積したことにより、シリコ
ン窒化膜の膜厚を薄くすることができ、基板内にストレ
スが加わるのを回避することができる。なお、本実施例
において、図1の(b)、図3に示す、コレクタ分離領
域8aのシリコン酸化膜7を除去するパターニング工程
と、素子間分離領域9aのシリコン酸化膜7、多結晶シ
リコン膜6、シリコン窒化膜5およびシリコン酸化膜4
を除去するパターニング工程の順序は、逆にすることが
できる。
【0019】図4の(a)〜(c)は、本発明の第2の
実施例について示した工程順断面図である。本実施例に
おいても、基板上にシリコン酸化膜7を堆積するまでの
工程は、図1の(a)に示す第1の実施例の場合と同様
である。その後、写真蝕刻法によりコレクタ分離領域8
a上のシリコン酸化膜7を除去して多結晶シリコン膜6
の表面を露出させ、続いてCVD法により1000Å厚
のシリコン酸化膜11を堆積する。次に、素子間分離領
域9a上のシリコン酸化膜11、7、多結晶シリコン膜
6、シリコン窒化膜5およびシリコン酸化膜4を異方性
エッチングにより除去する[図4の(a)]。
実施例について示した工程順断面図である。本実施例に
おいても、基板上にシリコン酸化膜7を堆積するまでの
工程は、図1の(a)に示す第1の実施例の場合と同様
である。その後、写真蝕刻法によりコレクタ分離領域8
a上のシリコン酸化膜7を除去して多結晶シリコン膜6
の表面を露出させ、続いてCVD法により1000Å厚
のシリコン酸化膜11を堆積する。次に、素子間分離領
域9a上のシリコン酸化膜11、7、多結晶シリコン膜
6、シリコン窒化膜5およびシリコン酸化膜4を異方性
エッチングにより除去する[図4の(a)]。
【0020】次に、素子間分離領域9aのシリコンを異
方性エッチングにより除去し、n型エピタキシャル層3
および埋め込みコレクタ層2を貫通する深さ3μmの溝
を形成する。このとき、同時にコレクタ分離領域8a上
のシリコン酸化膜11は、シリコンの異方性エッチング
での選択比がシリコン:酸化膜=10:1であるのでエ
ッチングされ、さらに多結晶シリコン膜6もエッチング
される[図4の(b)]。
方性エッチングにより除去し、n型エピタキシャル層3
および埋め込みコレクタ層2を貫通する深さ3μmの溝
を形成する。このとき、同時にコレクタ分離領域8a上
のシリコン酸化膜11は、シリコンの異方性エッチング
での選択比がシリコン:酸化膜=10:1であるのでエ
ッチングされ、さらに多結晶シリコン膜6もエッチング
される[図4の(b)]。
【0021】続いて、コレクタ分離領域8aのシリコン
窒化膜(エッチング残りのある場合)およびシリコン酸
化膜4をプラズマエッチングにより除去し、続いて、シ
リコンを異方性エッチングにより掘り下げて深さ1μm
のコレクタ分離溝8を形成する。このとき同時に素子間
分離領域のシリコンも除去され深さ4μm強の素子間分
離溝9が形成される[図4の(c)]。以下、第1の実
施例と同様の工程を経て深さの異なる分離溝8、9を酸
化シリコンで埋め込む。
窒化膜(エッチング残りのある場合)およびシリコン酸
化膜4をプラズマエッチングにより除去し、続いて、シ
リコンを異方性エッチングにより掘り下げて深さ1μm
のコレクタ分離溝8を形成する。このとき同時に素子間
分離領域のシリコンも除去され深さ4μm強の素子間分
離溝9が形成される[図4の(c)]。以下、第1の実
施例と同様の工程を経て深さの異なる分離溝8、9を酸
化シリコンで埋め込む。
【0022】本実施例では、素子間分離領域9aのパタ
ーニング前にコレクタ分離領域8a上の多結晶シリコン
膜6上にエッチング保護膜となるシリコン酸化膜11を
堆積しているため、第1の実施例と同様の効果を有する
ほか、第1の実施例の場合よりも深い素子間分離溝を形
成することが可能となる。
ーニング前にコレクタ分離領域8a上の多結晶シリコン
膜6上にエッチング保護膜となるシリコン酸化膜11を
堆積しているため、第1の実施例と同様の効果を有する
ほか、第1の実施例の場合よりも深い素子間分離溝を形
成することが可能となる。
【0023】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、分離溝8、9を埋め込む
シリコン酸化膜10や多結晶シリコン膜上に形成される
シリコン酸化膜7をPSG膜等の他の絶縁膜によって替
えることができる。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、分離溝8、9を埋め込む
シリコン酸化膜10や多結晶シリコン膜上に形成される
シリコン酸化膜7をPSG膜等の他の絶縁膜によって替
えることができる。
【0024】
【発明の効果】以上説明したように、本発明による半導
体集積回路装置の製造方法は、シリコン窒化膜上に多結
晶シリコン膜と保護膜とを設け、浅い溝形成領域と深い
溝形成領域とをそれぞれ独立にパターニングした後、深
い溝を途中まで掘り下げ、次いで浅い溝を所要の深さに
掘るものであるので、以下の効果を享受することができ
る。 浅い溝形成領域内に深い溝が形成されることがなく
なるので、例えば浅い溝をトランジスタのコレクタ分離
用に用いたときには、コレクタ領域を狭めないようにす
ることができ、トランジスタの特性劣化を防止すること
ができる。 シリコン窒化膜を厚く堆積しないで済むので、半導
体基板内にストレスが加わらないようにすることができ
る。 浅い溝と深い溝とをそれぞれ精度の高い深さに形成
することができる。 多結晶シリコン膜の膜厚を厚くすることにより、あ
るいは第2の実施例のように浅い溝形成領域上のシリコ
ン酸化膜を除去した後に追加のシリコン酸化膜を形成す
ることにより、4μmを越えるような深い溝も容易に形
成できるようになる。 多結晶シリコン膜が、分離溝の埋め込み絶縁膜のエ
ッチバック工程における保護膜として機能するので、厚
い埋め込み絶縁膜の除去作業が容易化される。
体集積回路装置の製造方法は、シリコン窒化膜上に多結
晶シリコン膜と保護膜とを設け、浅い溝形成領域と深い
溝形成領域とをそれぞれ独立にパターニングした後、深
い溝を途中まで掘り下げ、次いで浅い溝を所要の深さに
掘るものであるので、以下の効果を享受することができ
る。 浅い溝形成領域内に深い溝が形成されることがなく
なるので、例えば浅い溝をトランジスタのコレクタ分離
用に用いたときには、コレクタ領域を狭めないようにす
ることができ、トランジスタの特性劣化を防止すること
ができる。 シリコン窒化膜を厚く堆積しないで済むので、半導
体基板内にストレスが加わらないようにすることができ
る。 浅い溝と深い溝とをそれぞれ精度の高い深さに形成
することができる。 多結晶シリコン膜の膜厚を厚くすることにより、あ
るいは第2の実施例のように浅い溝形成領域上のシリコ
ン酸化膜を除去した後に追加のシリコン酸化膜を形成す
ることにより、4μmを越えるような深い溝も容易に形
成できるようになる。 多結晶シリコン膜が、分離溝の埋め込み絶縁膜のエ
ッチバック工程における保護膜として機能するので、厚
い埋め込み絶縁膜の除去作業が容易化される。
【図1】本発明の第1の実施例を示す工程断面図の一
部。
部。
【図2】本発明の第1の実施例を示す工程断面図の一
部。
部。
【図3】本発明の第1の実施例を説明するための図1の
(b)に対応する平面図。
(b)に対応する平面図。
【図4】本発明の第2の実施例を示す工程断面図。
【図5】第1の従来例を示す工程断面図。
【図6】第2の従来例を示す工程断面図。
【図7】第1の従来例の問題点を説明するための平面
図。
図。
1 p型シリコン基板 2 埋め込みコレクタ層 3 n型エピタキシャル層 4、7、10、11 シリコン酸化膜 5 シリコン窒化膜 6 多結晶シリコン膜 8 コレクタ分離溝 8a コレクタ分離領域 9 素子間分離溝 9a 素子間分離領域 12 PSG膜 13 シリコン窒化膜エッチングパターン 14 第1回シリコン酸化膜エッチングパターン
Claims (4)
- 【請求項1】 シリコン基板上に、シリコン酸化膜、シ
リコン窒化膜、多結晶シリコン膜および保護膜を順次形
成する工程と、浅い溝を形成する領域上の保護膜をエッ
チング除去して多結晶シリコン膜の表面を露出させる工
程と、深い溝を形成する領域上の保護膜、多結晶シリコ
ン膜、シリコン窒化膜およびシリコン酸化膜をエッチン
グ除去してシリコン基板の表面を露出させる工程と、前
記保護膜をマスクに露出したシリコン基板および多結晶
シリコン膜をエッチングして深い溝を形成する領域に所
定の深さの溝を形成する工程と、浅い溝を形成する領域
上の少なくともシリコン酸化膜をエッチング除去してシ
リコン基板の表面を露出させる工程と、前記保護膜をマ
スクに深い溝および浅い溝を形成する領域のシリコン基
板を同時にエッチングして深い溝と浅い溝とを形成する
工程と、を備える半導体集積回路装置の製造方法。 - 【請求項2】 前記浅い溝と前記深い溝とを形成した後
に、該浅い溝と深い溝とを絶縁物で埋め込む工程が付加
されていることを特徴とする請求項1記載の半導体集積
回路装置の製造方法。 - 【請求項3】 前記浅い溝を形成する領域上の保護膜を
エッチング除去して多結晶シリコン膜の表面を露出させ
る工程の後の、前記深い溝を形成する領域上の保護膜、
多結晶シリコン膜、シリコン窒化膜およびシリコン酸化
膜をエッチング除去してシリコン基板の表面を露出させ
る工程の前に、薄いシリコン酸化膜を形成する工程が付
加されていることを特徴とする請求項1記載の半導体集
積回路装置の製造方法。 - 【請求項4】 前記浅い溝を形成する領域上の保護膜を
エッチング除去して多結晶シリコン膜の表面を露出させ
る工程に先立って、前記深い溝を形成する領域上の保護
膜、多結晶シリコン膜、シリコン窒化膜およびシリコン
酸化膜をエッチング除去してシリコン基板の表面を露出
させる工程が行われることを特徴とする請求項1記載の
半導体集積回路装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5186842A JP2655469B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体集積回路装置の製造方法 |
US08/264,998 US5397731A (en) | 1993-06-30 | 1994-06-24 | Method of manufacturing semiconductor integrated circuit device |
KR1019940015166A KR0140042B1 (ko) | 1993-06-30 | 1994-06-29 | 반도체 집적회로 장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5186842A JP2655469B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0786391A true JPH0786391A (ja) | 1995-03-31 |
JP2655469B2 JP2655469B2 (ja) | 1997-09-17 |
Family
ID=16195592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5186842A Expired - Lifetime JP2655469B2 (ja) | 1993-06-30 | 1993-06-30 | 半導体集積回路装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5397731A (ja) |
JP (1) | JP2655469B2 (ja) |
KR (1) | KR0140042B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007196962A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | タイヤ圧力検知システム及びタイヤ圧力検知装置 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5795810A (en) * | 1995-03-29 | 1998-08-18 | Texas Instruments Incorporated | Deep mesa isolation in SOI |
US5700727A (en) * | 1995-07-24 | 1997-12-23 | Micron Technology, Inc. | Method of forming a thin film transistor |
US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
KR100215847B1 (ko) | 1996-05-16 | 1999-08-16 | 구본준 | 반도체 장치의 금속 배선 및 그의 형성 방법 |
TW322619B (en) * | 1997-04-15 | 1997-12-11 | Winbond Electronics Corp | The method for forming trench isolation |
US5814547A (en) * | 1997-10-06 | 1998-09-29 | Industrial Technology Research Institute | Forming different depth trenches simultaneously by microloading effect |
US6008123A (en) * | 1997-11-04 | 1999-12-28 | Lucent Technologies Inc. | Method for using a hardmask to form an opening in a semiconductor substrate |
TW373297B (en) * | 1998-07-14 | 1999-11-01 | United Microelectronics Corp | Shallow trench isolation zone producing method |
US6063699A (en) * | 1998-08-19 | 2000-05-16 | International Business Machines Corporation | Methods for making high-aspect ratio holes in semiconductor and its application to a gate damascene process for sub- 0.05 micron mosfets |
US6610607B1 (en) * | 2000-05-25 | 2003-08-26 | International Business Machines Corporation | Method to define and tailor process limited lithographic features using a modified hard mask process |
US6555895B1 (en) * | 2000-07-17 | 2003-04-29 | General Semiconductor, Inc. | Devices and methods for addressing optical edge effects in connection with etched trenches |
KR100382551B1 (ko) * | 2000-12-28 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 소자의 이중 딥 트렌치 형성 방법 |
KR20020056198A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체 소자의 제조 방법 |
JP2003007864A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
US20040247390A1 (en) * | 2003-06-03 | 2004-12-09 | Smith Aaron D. | Construction device and method stamping concrete |
GB0507157D0 (en) * | 2005-04-08 | 2005-05-18 | Ami Semiconductor Belgium Bvba | Double trench for isolation of semiconductor devices |
KR100876806B1 (ko) * | 2006-07-20 | 2009-01-07 | 주식회사 하이닉스반도체 | 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법 |
US8227339B2 (en) * | 2009-11-02 | 2012-07-24 | International Business Machines Corporation | Creation of vias and trenches with different depths |
DE102016105255B4 (de) * | 2016-03-21 | 2020-06-18 | X-Fab Semiconductor Foundries Ag | Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4139442A (en) * | 1977-09-13 | 1979-02-13 | International Business Machines Corporation | Reactive ion etching method for producing deep dielectric isolation in silicon |
US4819054A (en) * | 1982-09-29 | 1989-04-04 | Hitachi, Ltd. | Semiconductor IC with dual groove isolation |
JPS59124141A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体装置の製造方法 |
DE3586341T2 (de) * | 1984-02-03 | 1993-02-04 | Advanced Micro Devices Inc | Bipolartransistor mit in schlitzen gebildeten aktiven elementen. |
JPS6181653A (ja) * | 1984-09-28 | 1986-04-25 | Nec Corp | 半導体装置の自己整合誘電体分離方法 |
JPS61289642A (ja) * | 1985-06-18 | 1986-12-19 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
JPS6392024A (ja) * | 1986-10-06 | 1988-04-22 | Nec Corp | 半導体装置の製造方法 |
JPH01309373A (ja) * | 1988-06-07 | 1989-12-13 | Nec Corp | 半導体装置の製造方法 |
JPH028330A (ja) * | 1988-06-28 | 1990-01-11 | Kawasaki Steel Corp | 方向性珪素鋼板の絶縁被膜の形成方法 |
JPH0254556A (ja) * | 1988-08-18 | 1990-02-23 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
JPH0290617A (ja) * | 1988-09-28 | 1990-03-30 | Nec Corp | 半導体装置の製造方法 |
US5340755A (en) * | 1989-09-08 | 1994-08-23 | Siemens Aktiegensellschaft | Method of making planar heterobipolar transistor having trenched isolation of the collector terminal |
JP3143993B2 (ja) * | 1991-10-28 | 2001-03-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
1993
- 1993-06-30 JP JP5186842A patent/JP2655469B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-24 US US08/264,998 patent/US5397731A/en not_active Expired - Fee Related
- 1994-06-29 KR KR1019940015166A patent/KR0140042B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007196962A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | タイヤ圧力検知システム及びタイヤ圧力検知装置 |
Also Published As
Publication number | Publication date |
---|---|
KR0140042B1 (ko) | 1998-07-15 |
JP2655469B2 (ja) | 1997-09-17 |
US5397731A (en) | 1995-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2655469B2 (ja) | 半導体集積回路装置の製造方法 | |
US4876217A (en) | Method of forming semiconductor structure isolation regions | |
JPS6118147A (ja) | 半導体デバイスの形成方法 | |
US6251734B1 (en) | Method for fabricating trench isolation and trench substrate contact | |
KR0178823B1 (ko) | 반도체장치 및 그 제조방법 | |
EP0091507B1 (en) | Method of manufacturing a semi-conductor device comprising dielectric isolation regions | |
JPS6219061B2 (ja) | ||
JPH0158661B2 (ja) | ||
JPH10335441A (ja) | 半導体装置の製造方法 | |
US4885261A (en) | Method for isolating a semiconductor element | |
JPS5898943A (ja) | 半導体装置の製造方法 | |
JPH05849B2 (ja) | ||
JP2812013B2 (ja) | 半導体装置の製造方法 | |
JP3143993B2 (ja) | 半導体装置の製造方法 | |
JPS61289642A (ja) | 半導体集積回路装置の製造方法 | |
JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
JPS58131747A (ja) | 半導体装置の製造方法 | |
JPS6025247A (ja) | 半導体装置の製造方法 | |
EP0721657B1 (en) | Method of manufacturing high performance bipolar transistors in a bicmos process | |
JP2762449B2 (ja) | 半導体装置の製法 | |
JPH0230160A (ja) | 半導体装置 | |
JPS60128633A (ja) | 半導体装置ならびにその製造方法 | |
JPH03198362A (ja) | 半導体装置の製造方法 | |
JPH0621213A (ja) | 半導体装置の製造方法 | |
JPH0595045A (ja) | 半導体装置の製造方法 |