JPH0767316B2

JPH0767316B2 - ４相ステップモータの制御装置

Info

Publication number: JPH0767316B2
Application number: JP60163745A
Authority: JP
Inventors: 晃倉橋; 純夫簗瀬; 浩志瀧
Original assignee: 日本電装株式会社
Priority date: 1985-07-24
Filing date: 1985-07-24
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS6225897A

Description

【発明の詳細な説明】〔産業上の利用分野〕本件発明は、４相ステップモータをＷ（ダブル）１−２
相励磁によって駆動する場合のロータ振動を抑制する界
磁コイルの励磁に関するものである。

〔従来の技術〕

従来のステップモータの駆動方法は、特公昭59-20278号
公報に示される様に、１相励磁、２相励磁、１−２相励
磁の各励磁方法があり、２相励磁や１−２相励磁の様に
同時に多数相を励磁する方法を総称して多相励磁と呼ば
れている。

この多相励磁には、前述の２相励磁、１−２相励磁の他
に、特開昭58-69499号公報に示す様に、モータの各相の
界磁コイルに流す電流を階段状に変化させて駆動する事
により、ステップモータの角度精度を上げ、トルクのリ
ップルを減少させる方法がある。この駆動方法は、一般
にマイクロステップ駆動と呼ばれている。

そして、本発明に係る励磁方法であるW1-2相励磁は、多
相励磁の一種と考えられ、マイクロステップ駆動におい
て、界磁コイルに流れる電流値を２段階に設定したもの
と考える事ができる。

このW1-2相励磁は、特開昭58-9597号公報に示されてい
る。そして、以上述べてきたW1-2相励磁の駆動回路の一
実施例を、第６図に示す。

また、この図は、４相VR型ステップモータでユニポーラ
励磁方式のもので駆動部については、２相分のみを示し
てある。そして、図において、１は入力端子14に駆動指
令パルスが供給されるとこのパルス数をカウントし、出
力する４ビットのバイナリカウンタであり、出力がメモ
リ素子２（通常はROM）に入力されている。そして、メ
モリ素子２は、20〜27の第１〜第８の８つの出力を出
す。ここで、バイナリカウンタ１の出力（カウント数）
に応じて、表１に示す真理値表に従って、メモリ素子２
の第１〜第８の出力20〜27にH,L信号が出力される。但
し、第4,第５の出力24,25については使用しないため不
定である。

また、3,4は、スイッチングトランジスタ8,9の駆動回路
で、それぞれメモリ素子２の第4,第２の出力23,21に接
続され、メモリ素子２からの信号がＨならばトランジス
タ8,9を導通し、Ｌならば遮断する働きをもつ。

５はステップモータの各相に流れる電流値をPWM（パル
ス幅変調）制御するための三角波発振回路である。

６はPWM（パルス幅変調）制御回路であり、三角波発振
回路５の三角波を入力する。そして、メモリ素子２の第
８の出力27からの信号のH,L信号に応じて、それぞれ２
つの基準電圧を得る。次に、電流検出用の抵抗12の電圧
をフィードバックし、基準電圧とを比較して、この誤差
信号（電圧）と三角波を比較して信号H,Lに対応する必
要なデューティ比を得て、電流制御トランジスタ７のベ
ースを制御し、各相の界磁コイル10,11に流れる電流を
一定にしている。そして、信号Ｈに対して、信号Ｌの時
には、電流制御トランジスタ７に流れる電流は約半分と
なっている。

７は電流制御トランジスタで、エミッタは電源端子に、
コレクタは４相のうち２相の界磁コイル10,11の一端に
接続されている。

そして、界磁コイル10,11の他端は、それぞれスイッチ
ングトランジスタ8,9のコレクタ・エミッタを介して、
抵抗12に接続されている。

上述した回路の動作を説明すると、クロック入力端子14
から、ある周波数の矩形波を入力すると、バイナリカウ
ンタ１のカウント数に応じて、メモリ素子２の第１〜第
８の出力20〜27から、表１に示す信号が出力される。

この信号に基づいて、PWM制御回路６やスイッチングト
ランジスタ駆動回路（3,4）が動作し、第７図に示すよ
うに、各相（１〜４）の界磁コイルに流れる電流が供給
される事になる。また、第７図における１〜16の数字は
表１におけるカウント数０〜15にそれぞれ対応してい
る。そして、第７図における界磁コイルの通電をW1-2相
励磁という。

ここで、クロック入力端子14から、入力される矩形波の
周波数は、ステップモータを駆動するパルスレートを決
定し、高い周波数ならば高速回転、低い周波数ならば低
速回転となる。

〔発明が解決しようとする問題点〕

ところが上述した従来のものでは、第７図に示すよう
に、４相のうち１相のみ励磁される１相励磁の部分（第
７図における1,5,9,13）が必ず存在し、例えば、この部
分でステップモータがホールド（停止）された場合、界
磁コイルが１相励磁しか行われていないので、ロータの
振動が大きく、同期はずれを起こしやすいという問題点
がある。

〔問題点を解決するための手段〕

一対の並列接続された界磁コイルを２組有し、第１相か
ら第４相の各相はそれぞれ一周期を16区間とし、前記界
磁コイルの内周に回転自在に回転子を設けた４相ステッ
プモータにおいて、駆動指令を行う指令パルスに基づ
き、第１の電流レベルが２区間通電され、その後第１の
電流レベルに対して大きい第２の電流レベルを５区間通
電され、さらに第１の電流レベルを２区間通電されて、
残り７区間は通電されないようにし、前記第１相から第
４相の各相は、４区間づつずれて繰り返し通電を行う信
号を出力する駆動指令手段と、前記一対の界磁コイルに
対して１つづつ設けられ、前記駆動指令手段からの出力
信号に応じて、前記各相の界磁コイルに流れる電流を導
通若しくは遮断する半導体スイッチング素子と、を具備
し、該半導体スイッチング素子によって制御された電流
を検出する電流検出手段を、前記一対の界磁コイルに共
通となるよう直列に配設したものである。

〔作用〕従来のW1-2相励磁における１相励磁部分において、第１
の電流レベルを他の２相の界磁コイルに流し、３相励磁
とする。

〔実施例〕

以下本発明を図に示す実施例について説明する。第１図
は本発明４相ステップモータの制御装置の前提構成例を
示すものであり、図において、第６図と同一符号は同一
又は相当部分を示し、また駆動部については、１相分の
みを示している。また、４相ステップモータは、ロータ
に複数個の突極を有するVR形である。

そして、４相の界磁コイルの各相独立に、それぞれ駆動
回路３、PWM制御回路６、電流制御トランジスタ７、ス
イッチングトランジスタ８、界磁コイル10、抵抗12が接
続され、界磁コイルの電流値を制御する。

また、メモリ素子２は、バイナリカウンタ１の出力（カ
ウント数）に応じて、表２に示す真理値表に従って、メ
モリ素子２の第１〜第８の出力20〜27にそれぞれH,Lの
信号が出力される。

ここで、駆動指令手段の一部をなすメモリ素子２の出力
24〜27は、それぞれPWM制御回路６に接続されており、
第１のレベル信号（Ｌ信号）を11区間発生し、その後第
２のレベル信号（Ｈ信号）を５区間発生して、それぞれ
４区間づつずれて、信号を発生する。

また、メモリ素子２の出力20〜23は、界磁コイル10の導
通、遮断を行う半導体スイッチング素子をなすトランジ
スタ８のベースを駆動する駆動回路３にそれぞれ接続さ
れ、ON信号（Ｈ信号）を９区間発生し、その後OFF信号
（Ｌ信号）を７区間発生して、それぞれ４区間づつずれ
て、信号を発生する。さらに、それぞれON信号（Ｈ信
号）の始まりは、第１の手段で得られた11区間の第１の
レベル信号のうち10区間目に対応している。

上述した回路の動作を詳細に説明すると、この回路で
は、各相の電流を独立して制御可能なので、クロック入
力端子14から入力されるある周波数の矩形波に応じて、
メモリ素子２内に記憶された信号がサイクリックに出力
されるため、それらの信号に応じて駆動指令手段の一部
をなすPWM制御回路６、半導体スイッチング素子をなす
スイッチングトランジスタ駆動回路３が動作し、４相
（第１相，第２相，第３相，第４相）の各界磁コイルに
第２図に示すタイミングで電流が切り換わる事になる。

例えば、カウンタ１の出力（カウンタ数）が５の場合、
メモリ素子２からの表２に示す５の時のデータが出力さ
れる。

このデータが出力されると、出力端子24〜27に接続され
ているPWM制御回路６では、例えば出力端子27に接続さ
れているものでは、出力端子27のＨ信号により、所定の
基準電圧を得て、この電圧と電流検出用の抵抗12のフィ
ードバックされた電圧を比較して、この誤差信号（電
圧）と三角波発振回路５の三角波と比較して、必要なデ
ューティ比を持つ矩形波を得て、電流制御トランジスタ
７のベースを制御し、界磁コイル10に流れる電流を第２
の電流レベルに設定する。一方、出力端子24〜26に接続
されているものでは、出力端子24〜26のＬ信号により、
上述したと同様に、デューティ比の小さい矩形波を得
て、電流制御トランジスタ７を介して、界磁コイル10に
流れる電流を第１の電流レベルに設定する。この時、第
１の電流レベルは、第２の電流レベルに対して、約0.41
倍に設定している。そして、メモリ素子２、三角波発振
回路５、PWM制御回路６、電流制御トランジスタ７で駆
動指令手段を構成している。

また、メモリ素子２の出力端子20〜23に接続されている
スイッチングトランジスタ駆動回路３では、出力端子2
2,23に接続されているもののスイッチングトランジスタ
８がONし、出力端子20,21に接続されているもののスイ
ッチングトランジスタ８がOFFする事になる。

以上の動作により、各相の電流は、第２図の６番に示す
状態に制御される事になる。つまり、第１相の界磁コイ
ルに第２の電流レベルが、第２相の界磁コイルには第１
の電流レベルがそれぞれ流れ、第３相、第４相の界磁コ
イルには電流が流れないこととなる。

そして、クロック入力端子14に矩形波が入力される毎に
カウントされ、表２に示すように、カウント数に応じ
て、メモリ素子２の出力20〜27にそれぞれ順次出力され
る。これに応じて、第１相〜第４相の界磁コイルには、
第２図に示すように、電流が流れることになる。

ここで、第２図は、１周期が16区間にわかれており、各
相においては、第１の電流レベルが２区間続き、その
後、第２の電流レベルが５区間続いた後に、第１の電流
レベルが２区間続き、その後に、通電されない区間が７
区間続くこととなる。そして、各相はそれぞれ４区間づ
つずれて通電されるようにしてある。

そして、従来における第７図に示すように、1,5,9,13の
部分においては、１相励磁の場合があるのに対し、第２
図に示すものでは、1,5,9,13は、他の２相の界磁コイル
に第１の電流レベルで２相流しており、３相励磁されて
いる。

また、第３図および第４図は、1,5,9,13いずれかの部分
で、ステップモータをホールドした場合のロータの振動
を示すもので、それぞれ第２図に示すものと従来を示し
てある。ここで、横軸は時間を示し、１区間が8msecで
あり、縦軸はロータの振動におけるステップの数を示し
てあり、１区間が10ステップとなっている。また、この
時のステップモータは、バイナリカウンタ１に入力され
る矩形波が2000pps〔pulse/second〕である。

従って、第３図および第４図から理解できるように、第
２図に示すものの方がロータの振動を極力無くすことが
でき、同期はずれを起こすことがない。

また、第２図に示す励磁方法を実施する場合、例えば、
第２図の１で第１相と第３相の電流レベルは、同一とし
てあるので、ロータへの励磁方法がずれる事はなく、角
度精度には、何の影響も及ぼすものではない。

さらに、従来の方法と比較すると、第２図における1,5,
9,13で従来に対し、１相から３相励磁にするため、この
励磁状態での消費電流は増加するが、この増分は、モー
タの動作状態では、他の励磁状態との平均値として表わ
れるので、消費電流の増加は、わずかなものとなり、効
率等にはほとんど影響を与えることはない。

なお、第５図に示す本発明の一実施例においては、第１
図に示す前提構成例に対して、PWM制御回路６、電流制
御トランジスタ７および電流検出抵抗12が各相に必要で
あったに対して、上記回路および素子が２相で、各々１
つづつできる。

また、メモリ素子２の出力23,21に、AND回路15の入力が
接続され、AND回路15の出力が、検出電流値切換回路16
に接続され、この検出電流値切換回路16の出力がPWM制
御回路６に入力されている。

さらに、メモリ素子２は、下記の表３に示す真理値表に
従って、メモリ素子２第１〜第８の出力20〜27にそれぞ
れL,Hの信号が出力される。出力24,25については、使用
しないため不定である。

そして、検出電流値切換回路16の動作は、AND回路15か
らＨの信号が来ると、この回路内で電流検出抵抗12間の
電圧を1/2にして、PWM制御回路６に送り、AND回路15か
らの信号がＬの場合は、そのままの電圧を送る働きをも
っている。

この回路は、例えば、デジタルスイッチとオペアンプ等
で構成されるものである。

以上の回路構成において、どの様にこの回路が動作する
か以下、説明を行う。

回路の基本的な動作は、第１図で示したものと変わらな
いため、本件発明の特徴である３相励磁時の電流値設定
について詳しく説明する。

例えば、第２図における９番の制御を行う場合、メモリ
素子２からは、８番地が出力される。

この信号に基づいて、PWM制御回路６及び、スイッチン
グトランジスタ駆動回路3,4が動作するが、メモリ素子
２の出力端子21,23に接続されているANDの出力がＨとな
るため、電流検出抵抗12からの電圧の1/2の電圧を検出
電流切換回路16から、PWM制御回路６に出力される事に
なる。つまり、電流制御トランジスタ７に流れる電流を
第１の電流レベルの２倍として、界磁コイル10,11に流
れる電流を第１の電流レベルに設定する。

つまり、スイッチングトランジスタ8,9を同時にONした
時に、各相の界磁コイル10,11の抵抗値は等しいので、
結局、各々の相の界磁コイル10,11には、２倍の第１の
電流レベルの半分となり、第２図の９番に示す用に、中
間値（第１の電流レベル）の電流が流れる事になる。

そして、一対の界磁コイルに共通となるよう直列に電流
検出手段を配設したことにより、トランジスタ７に流れ
る電流が一定であっても一対の界磁コイル10,11に流れ
る電流にアンバランスが生じる。すなわち、定電流駆動
をしようとしてもロータの振動によってモータの発生起
電力が生じる。この発生起電力は対になる相（第１相と
第３相、第２相と第４相）では極性が反転する。このた
め１つのパワー素子（トランジスタ７）で２つの相に電
流を流す場合、モータの起電力がマイナス側の相に多く
の電流が流れる。このマイナス側の起電力に電流を流す
ことは制動効果として作用するため、ステップモータを
ホールドした場合のロータの振動低減に、より有効に作
用する。

なお、上述した実施例ではVR形４相ステップモータであ
るが、ロータに永久磁石を用いたPM形の４相ステップモ
ータでもよい。

〔発明の効果〕

以上述べたように本発明においては、従来のW1-2相励磁
における１相励磁部分を、他の２相の界磁コイルにそれ
ぞれ第１の電流レベルを流すことにより、３相励磁にす
ることができ、ステップモータをホールドする際にロー
タの振動を抑制し、さらに一対の界磁コイルに共通とな
るよう直列に電流検出手段を配設したことにより、駆動
指令手段の設定電流が一定であっても一対の界磁コイル
に流れる電流にアンバランスが生じ、これがステップモ
ータをホールドした場合のロータの振動低減に、より有
効に作用して、同期はずれを防止することができるとい
う優れた効果がある。

【図面の簡単な説明】

第１図は本発明ステップモータの制御装置の前提構成例
を示す電気回路図、第２図は第１図における各相の励磁
コイルに対する界磁コイルに流れる電流レベルを示した
特性図、第３図は、第１図におけるステップモータをホ
ールドした時のロータの振動を示す特性図、第４図は従
来におけるステップモータをホールドした時のロータの
振動を示す特性図、第５図は本発明ステップモータの制
御装置の一実施例を示す電気回路図、第６図は従来のス
テップモータの制御装置を示す電気回路図、第７図は第
６図に示す従来における各相の励磁コイルに対する界磁
コイルに流れる電流レベルを示した特性図である。１……４ビットのバイナリカウンタ、2,5,6,7……それ
ぞれ駆動指令手段を構成するメモリ素子，三角波発振回
路,PWM制御回路，電流制御トランジスタ、3,4……駆動
回路、8,9……半導体スイッチング素子をなすスイッチ
ングトランジスタ、10,11……界磁コイル、12……電流
検出手段をなす抵抗。

Claims

【特許請求の範囲】

【請求項１】一対の並列接続された界磁コイルを２組有
し、第１相から第４相の各相はそれぞれ一周期を16区間
とし、前記界磁コイルの内周に回転自在に回転子を設け
た４相ステップモータにおいて、駆動指令を行う指令パルスに基づき、第１の電流レベル
が２区間通電され、その後第１の電流レベルに対して大
きい第２の電流レベルを５区間通電され、さらに第１の
電流レベルを２区間通電されて、残り７区間は通電され
ないようにし、前記第１相から第４相の各相は、４区間
づつずれて繰り返し通電を行う信号を出力する駆動指令
手段と、前記一対の界磁コイルに対して１つづつ設けられ、前記
駆動指令手段からの出力信号に応じて、前記各相の界磁
コイルに流れる電流を導通若しくは遮断する半導体スイ
ッチング素子と、を具備し、該半導体スイッチング素子によって制御された電流を検
出する電流検出手段を、前記一対の界磁コイルに共通と
なるよう直列に配設したことを特徴とする４相ステップ
モータの制御装置。