JPS6225897A - ４相ステップモータの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本件発明は、４相ステップモータをＷ（ダブル）１−２
相励磁によって駆動する場合のロータ振動を抑制する界
磁コイルの励磁に関するものである。

〔従来の技術〕

従来のステップモータの駆動方法は、特公昭５９−２０
２７８号公報に示される様に、１相励磁、２相励磁、１
−２相励磁の各励磁方法があり、２相励磁や１−２相励
磁の様に同時に多数相を励磁する方法を総称して多相励
磁と呼ばれている。

この多相励磁には、前述の２相励磁、１−２相励磁の他
に、特開昭５８−６９４９９号公報に示す様に、モータ
の各相の界磁コイルに流す電流を階段状に変化させて駆
動する事により、ステップモータの角度精度を上げ、ト
ルクのリップルを減少させる方法がある。°この駆動方
法は、一般にマイクロステップ駆動と呼ばれている。

そして、本発明に係る励磁方法であるＷｌ−２相励磁は
、多相励磁の一種と考えられ、マイクロステップ駆動に
おいて、界磁コイルに流れる電流値を２段階に設定した
ものと考える事ができる。

このＷｌ−２相励磁は、特開昭５８−９５９７号公報に
示されている。そして、以上述べてきたＷｌ−２相励磁
の駆動回路の一実施例を、第６図に示す。

また、この図は、４相ＶＲ型ステップモータでユニポー
ラ励磁方式のもので駆動部については、２相分のみを示
しである。そして、図において、１は入力端子１４に駆
動指令パルスが供給されるとこのパルス数をカウントし
、出力する４ビツトのバイナリカウンタであり、出力が
メモリ素子２（通常はＲＯＭ）に入力されてし、λる。

そして、メモリ素子２は、２０〜２７の第１〜第８の８
つの出力を出す。ここで、バイナリカウンタ１の出力（
カウント数）に応じて、表１に示す真理値表に従って、
メモリ素子２の第１〜第８の出力２０〜２７にＨ，Ｌ信
号が出力される。但し、第４．第５の出力２４．２５に
ついては不定である。

以下余白 また、３，４は、スイッチングトランジスタ８゜９の駆
動回路で、それぞれメモリ素子２の第４゜第２の出力２
３．２１に接続され、メモリ素子２からの信号がＨなら
ばトランジスタ８，９を導通し、Ｌならば遮断する働き
をもつ。

５はステップモータの各相に流れる電流値をＰＷＭ　（
パルス幅変調）制御するための三角波発振回路である。

６はＰＷＭ　（パルス幅変調）制御回路であり、三角波
発振回路５の三角波を入力する。そして、メモリ素子２
の第８の出力２７からの信号のＨ９Ｌ信号に応じて、そ
れぞれ２つの基準電圧を得る。

次に、電流検出用の抵抗Ｉ２の電圧をフィードバックし
、基準電圧とを比較して、之の誤差信号（電圧）と三角
波を比較して信号Ｈ，Ｌに対応する必要なデユーティ比
を得て、電流制御トランジスタ７のベースを制御し、、
各相の界磁コイル１０゜１１に流れる電流を一定にして
いる。そして、信号Ｈに対して、信号りの時には、電流
制御トランジスタ７に流れる電流は約半分となっている
。

７は電流制御トランジスタで、エミッタは電源端子に、
コレクタは４相のうち２相の界磁コイル１０．１１の一
端に接続されている。

そして、界磁コイル１０．１１の他端は、それぞれスイ
ッチングトランジスタ８，９のコレクタ・エミッタを介
して、抵抗１２に接続されている。

上述した回路の動作を説明すると、クロック入力端子１
４から、ある周波数の矩形波を入力すると、バイナリカ
ウンタ１のカウント数に応じて、メモリ素子２の第１〜
第８の出力２０〜２７から、表１に示す信号が出力され
る。

この信号に基づいて、ＰＷＭ制御回路６やスイッチング
トランジスタ駆動回路（３，、４）が動作し、第７図に
示すように、各相（１〜４）の界磁コイルに流れる電流
が供給される事になる。また、第７図における１〜１６
の数字は表１におけるカウント数θ〜１５にそれぞれ対
応している。そして、第７図における界磁コイルの通電
をＷｌ−２相励磁という。

ここで、クロック入力端子１４から、入力される矩形波
の周波数は、ステップモータを駆動するパルスレートを
決定し、高い周波数ならば高速回転、低い周波数ならば
低速回転となる。

〔発明が解決しようとする問題点〕

ところが上述した従来のものでは、第７図に示すように
、４相のうち１相のみ励磁される１相励磁の部分（第７
図における１、５．９．１３）が必ず存在し、例えば、
この部分でステップモータがホールド（停止）された場
合、界磁コイルが１相ＭＪＪ磁しか行われていないので
、ロータの振動が大きく、同期はずれを起こしやすいと
いう問題点がある。

〔問題点を解決するための手段〕

第１相から第４相の各相は、それぞれ一周期を１６区間
とし、第１の電流レベルを２区間通電され、その後第１
の電流レベルに対して大きい第２の電流レベルを５区間
通、電され、さらに第１の電流レベルを２区間通電され
て、残り７区間は通電ツブモータを駆動させる４相ステ
ップモータの制御方法とすることである。

〔作用〕

従来のＷｌ−２相励磁における１相励磁部分において、
第１の電流レベルを他の２相の界磁コイルに流し、３相
励磁とする。

〔実施例〕

以下本発明を図に示す実施例について説明する。

第１図は本発明４相ステップモータの制御装置の第１実
施例を示すものであり、図において、第６図と同一符号
は同−又は相当部分を示し、また駆動部については、１
相分のみを示している。また、４相ステップモータは、
ロータに複数個の突極を有するＶＲ形である。

そして、４相の界磁コイルの各相独立に、それぞれ駆動
回路３、ＰＷＭｉｌＪ？１１回路６、電流制御トランジ
スタ７、スイッチングトランジスタ８、界磁コイル１０
、抵抗１２が接続され、界磁コイルの電流値を制御する
。

また、メモリ素子２は、バイナリカウンタ１の出力（カ
ウント数）に応じて、表２に示す真理値表に従って、メ
モリ素子２の第１〜第８の出力２０〜２７にそれぞれＨ
，Ｌの信号が出力される。

以下余白 ここで、第１の手段をなすメモリ素子２の出力。

２４〜２７は、それぞれＰＷＭ制御回路６に接続されて
おり、第１のレベル信号（Ｌ信号）を１１区間発生し、
その後第２のレベル信号（Ｈ信号）を５区間発生して、
それぞれ４区間づつずれて、信号を発生する。

また、第２の手段をなすメモリ素子２の出力２０〜２３
は、界磁コイル１０の導通、遮断を行うトランジスタ８
のベースを駆動する駆動回路３にそれぞれ接続され、Ｏ
Ｎ信号（Ｈ信号）を９区間発生し、その後ＯＦＦ信号（
Ｌ信号）を７区間発生して、それぞれ４区間づつずれて
、信号を発生する。さらに、それぞれＯＮ信号（Ｈ信号
）の始まりは、第１の手段で得られた１１区間の第１の
レベル信号のうち１０区間目に対応している。

上述した回路の動作を詳細に説明すると、この回路では
、各相の電流を独立して制御可能なので、クロック入力
端子１４から入力されるある周波数の矩形波に応じて、
メモリ素子２内に記憶された信号がサイクリックに出力
されるため、それらの信号に応じて第３の手段をなすＰ
ＷＭ制御回路６、半導体スイッチング素子をなすスイッ
チングトランジスタ駆動回路３が動作し、４相（第１相
、第２相、第３相、第４相）の各界磁コイルに第２図に
示すタイミングで電流が切り換わる事になる。

例えば、カウンタ１の出力（カウンタ数）が５の場合、
メモリ素子２からは表２に示す５０時のデータが出力さ
れる。

このデータが出力されると、出力端子２４〜２７に接続
されているＰＷＭ制御回路６では、例えば出力端子２７
に接続されているものでは、出力端子２７のＨ信号によ
り、所定の基準電圧を得て、この電圧と電流検出用の抵
抗１２のフィードバックされた電圧を比較して、この誤
差信号（電圧）と三角波発振回路５の三角波と比較して
、必要なデユーティ比を持つ矩形波を得て、電流制御ト
ランジスタ７のベースを制御し、界磁コイル１０に流れ
る電流を第２の電流レベルに設定する。一方、出力端子
２４〜２６に接続されているものでは、出力端子２４〜
２６のし信号により、上述したと同様に、デユーティ比
の小さい矩形波を得て、電流制御トランジスタ７を介し
て、界磁コイル１０に流れる電流を第１の電流レベルに
設定する。この時、第１の電流レベルは、第２の電流レ
ベルに対して、約０．４１倍に設定している。そして、
三角波発振回路５、ＰＷＭ制御回路６、電流制御トラン
ジスタ７で第３の手段を構成している。

また、メモリ素子２の出力端子２０〜２３に接続されて
いるスイッチングトランジスタ駆動回路３では、出力端
子２２．２３に接続されているもののスイッチングトラ
ンジスタ８がＯＮＬ、、出力端子２０．２１に接続され
ているもののスイッチングトランジスタ８がＯＦＦする
事になる。

以上の動作により、各相の電流は、第２図の６番に示す
状態に制御される事になる。つまり、第１相の界磁コイ
ルに第２の電流レベルが、第２相の界磁コイルには第１
の電流レベルがそれぞれ流れ、第３相、第４相の界磁コ
イルには電流が流れないこととなる。

そして、クロック入力端子１４に矩形波が入力される毎
にカウントされ、表２に示すように、カウント数に応じ
て、メモリ素子２の出力２０〜２７にそれぞれ順次出力
される。これに応じて、第１相〜第４相の界磁コイルに
は、第２図に示すように、電流が流れることになる。

ここで、第２図は、１周期が１６区間にわかれており、
各相においては、第１の電流レベルが２区間続き、その
後、第２の電流レベルが５区間続いた後に、第１の電流
レベルが２区間続き、その後に、通電されない区間が７
区間続くこととなる。

そして、各相はそれぞれ４区間づつずれて通電されるよ
うにしである。

そして、従来における第７図に示すように、１゜５．９
．１３の部分においては、１相励磁の場合があるのに対
し、本発明による第２図に示すものでは、１，５，９．
１３は、他の２相の界磁コイルに第１の電流レベルで２
相流しており、３相励磁されている。

また、第３図および第４図は、１，５，９．１３いずれ
かの部分で、ステップモータをホールドした場合のロー
タの振動を示すもので、それぞれ本発明と従来を示しで
ある。ここで、横軸は時間を示し、１区間が８ｍｓ　ｅ
　ｃであり、縦軸はロータの振動におけるステップの数
を示してあり、１区間がｌＯステップとなっている。ま
た、この時のステップモータは、バイナリカウンタ１に
人力される矩形波が２０００　ｐ　１）　Ｓ　（ｐｕｌ
ｓｅ　／５ｅｃｏｎｄ）である。

従って、第３図および第４図から理解できるように、本
発明の方がロータの振動を極力無くすことができ、同期
はずれを起こすことがない。

また、本件発明の励磁方法を実施する場合、例えば、第
２図の１で第１相と第３相め電流レベルは、同一としで
あるので、ロータへの励磁方法がずれる事はなく、角度
精度には、何の影響も及ぼすものではない。

さらに、従来の方法と比較すると、第２図におけるｌ、
５，９．１３で従来に対し、１相から３相励磁にするた
め、この励磁状態での消費電流は増加するが、この増分
は、モータの動作状態では、他の励磁状態との平均値と
して表われるので、消費電流の増加は、わずかなものと
なり、効率等にはほとんど影響を与えることはない。

なお、第５図に示す第２実施例においては、第１図に示
す第１実施例に対して、ＰＷＭ制御回路６、電流制御ト
ランジスタ７および電流検出抵抗１２が各相に必要であ
ったに対して、上記回路および素子が２相で、各々１つ
づつできる。

また、メモリ素子２の出力２３．２１に、ＡＮＤ回路１
５の入力が接続され、ＡＮＤ回路１５の出力が、検出電
流値切換回路１６に接続され、この検出電流値切換回路
１６の出力がＰＷＭ制御回路６に入力されている。

さらに、メモリ素子２は、下記の表３に示す真理値表に
従って、メモリ素子２第１〜第８の出力２０〜２７にそ
れぞれり、　Ｈの信号が出力される。

出力２４．２５については、不定である。

以下余白 そして、検出電流値切換回路１６の動作は、ＡＮＤ回路
１５からＨの信号が来ると、この回路内で電流検出抵抗
１２間の電圧を１／２にして、ＰＷＭ制御回路６に送り
、ＡＮＩ）回路１５からの信号がＬの場合は、そのまま
の電圧を送る働きをもっている。そして、ＡＮＤ回路１
５、検出電流値切換回路１６、抵抗１２で第４の手段を
構成している。

この回路は、例えば、デジタルスイ・ノチとオペアンプ
等で構成されるものである。

以上の回路構成において、どの様にこの回路が動作する
か以下、説明を行う。

回路の基本的な動作は、第１図で示したものと変わらな
いため、本件発明の特徴である３相励磁時の電流値設定
について詳しく説明する。

例えば、第２図における９番の制御を行う場合、メモリ
素子２からは、８番地が出力される。

この信号に基づいて、ＰＷＭ制御回路６及び、スイッチ
ングトランジスタ駆動回路３．４が動作するが、メモリ
素子２の出力端子２１．２３に接検出抵抗１２からの電
圧の１／２の電圧を検出電流切換回路１６から、ＰＷＭ
制御回路６に出力される事になる。つまり、電流制御ト
ランジスタ７に流れる電流を第１の電流レベルの２倍と
して、界磁コイル１０．１１に流れる電流を第１の電流
レベルに設定する。

つまり、スイッチングトランジスタ８．９を同時にＯＮ
した時に、各相の界磁コイル１０．１１の抵抗値は等し
いので、結局、各々の相の界磁コイルｔｏ、ｉｔには、
２倍の第１の電流レベルの半分となり、第２図の９番に
示す用に、中間値（第１の電流レベル）の電流が流れる
事になる。

なお、上述した実施例ではＶＲ形４相ステップモータで
あるが、ロータに永久磁石を用いたＰＭ形の４相ステッ
プモータでもよい。

〔発明の効果〕

以上述べたように本発明においては、従来のＷｌ−２相
励磁における１相励磁部分を、他の２相の界磁コイルに
それぞれ第１の電流レベルを流すことにより、３相励磁
にすることができ、ステップモータをホールドする際に
ロータの振動を抑制して、同期はずれを防止することが
できるという優れた効果がある。

【図面の簡単な説明】

第１図は本発明ステップモータの制御装置の第１実施例
を示す電気回路図、第２図は本発明における各相の励磁
コイルに対する界磁コイルに流れる電流レベルを示した
特性図、第３図は、本発明におけるステップモータをホ
ールドした時のロータの振動を示す特性図、第４図は従
来におけるステップモータをホールドした時のロータの
振動を示す特性図、第５図は本発明ステップモータの制
御装置の第２実施例を示す電気回路図、第６図は従来の
ステップモータの制御装置を示す電気回路図、第７図は
第６図に示す従来における各相の励磁コイルに対する界
磁コイルに流れる電流レベルを示した特性図である。 ｌ・・・４ビツトのバイナリカウンタ、２・・・第１お
よび第２の手段をなすメモリ素子、３．４・・・駆動回
路、５，６．７・・・それぞれ第３の手段を構成する三
角波発振回路、ＰＷＭｌｌｊｉ回路、電流制御トランジ
スタ、８，９・・・半導体スイッチング素子をなすスイ
ッチングトランジスタ、１０．１１・・・界磁コイル、
１２・・・抵抗。 代理人弁理士　岡　　部　　　隆

Claims (3)

【特許請求の範囲】
1. （１）第１相から第４相の各相は、それぞれ一周期を１
   ６区間とし、第１の電流レベルを２区間通電され、その
   後第１の電流レベルに対して大きい第２の電流レベルを
   ５区間通電され、さらに第１の電流レベルを２区間通電
   されて、残り７区間は通電されないようにし、前記第１
   相から第４相の各相は、４区間づつずれて繰り返し通電
   を行い、ステップモータを駆動させる４相ステップモー
   タの制御方法。
2. 　（２）４相に巻装設定された界磁コイルと、この界磁
   コイルの内周に回転自在に設けられた回転子とを有する
   ４相ステップモータにおいて、 ステップモータの駆動指令を行う指令パルスと、この指
   令パルスのカウント数に応じて、第１のレベル信号を１
   １区間発生し、その後第２のレベル信号を５区間発生し
   、上記１６区間を繰り返すと同時に、それぞれ４区間づ
   つずれた４つの信号を発生する第１の手段と、 　前記指令パルスのカウント数に応じて、前記第１の手
   段で得られた１１区間の第１のレベル信号のうち１０区
   間目に対応してＯＮ信号を９区間発生し、その後ＯＦＦ
   信号を７区間発生し、上記１６区間を繰り返すと同時に
   、それぞれ４区間づつずれた４つの信号を発生する第２
   の手段と、　前記各相の界磁コイルに流れる電流を前記
   第１の手段により得られる第１のレベル信号で、第１の
   電流レベルに設定し、第２のレベル信号で、前記第１の
   電流レベルに対して大きい第２の電流レベルに設定する
   第３の手段と、 　この第２の手段により得られるＯＮ信号で導通し、前
   記界磁コイルに電流を流し、ＯＦＦ信号で遮断し、前記
   各相の界磁コイルに流れる電流をそれぞれ遮断する半導
   体スイッチング素子と、を備えたステップモータの制御
   装置。
3. （３）　一対の並列接続された界磁コイルを２つ有し、
   この界磁コイルの内周に回転自在に回転子を設けた４相
   ステップモータにおいて、 ステップモータの駆動指令を行う指令パルスと、この指
   令パルスのカウント数に応じて、第１のレベル信号を３
   区間発生し、その後第２のレベル信号を５区間発生し、
   上記８区間を繰り返すと同時に、それぞれ４区間づつず
   れた２つの信号を発生する第１の手段と、 前記指令パルスのカウント数に応じて、前記第１の手段
   で得られた３区間の第１のレベル信号のうち２区間目に
   対応して、ＯＮ信号を９区間発生し、その後ＯＦＦ信号
   を７区間発生し、上記１６区間を繰り返すと同時に、そ
   れぞれ４区間づつずれた４つの信号を発生する第２の手
   段と、 前記各相の界磁コイルに流れる電流を前記第１の手段に
   より得られる第１のレベル信号で、第１の電流レベルに
   設定し、第２のレベル信号で、前記第１の電流レベルに
   対して大きい第２の電流レベルに設定する第３の手段と
   、 この第２の手段により得られるＯＮ信号で導通し、前記
   各相界磁コイルに電流を流し、ＯＦＦ信号で前記各相界
   磁コイルに流れる電流をそれぞれ遮断する半導体スイッ
   チング素子と、 前記一対の並列接続された半導体スイッチング素子が両
   方通電した時に、前記一対の界磁コイルに流れる電流を
   第１の電流レベルの２倍に設定する第４の手段と、 を備えたステップモータの制御装置。