JPH07502872A

JPH07502872A - クリッパ回路

Info

Publication number: JPH07502872A
Application number: JP6508911A
Authority: JP
Inventors: リンバーグ　アレン　ルロイ
Original assignee: サムスンエレクトロニクスカンパニーリミテッド
Priority date: 1992-10-28
Filing date: 1993-02-26
Publication date: 1995-03-23
Anticipated expiration: 2015-01-11
Also published as: CN1086359A; CN1049081C; US5381106A; WO1994010751A1; KR0157482B1; JP2996512B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】クリッパ回路本発明は、例えば信号整流に有用なりリッパ及び整流回路に関するもので、特にその振幅か極小Ｖである信号に適合したクリッパ及び整流回路に関するものである。

発明の背景クリッパ回路は供給された入力信号の所定範囲にかけて、前記入力信号に線形的に応答する出力信号を供給する。しかし、入力信号か前記所定範囲の境界を超えてスイングするとき、クリッパ回路の出力信号は前記境界における値で変化しない。クリッパ回路においてダイオードを使用するのは公知の事実である。半波及び全波整流器回路はダイオードを使用するクリッパ回路の特別の例であり、これは電子光学の分野に熟練した者にはなじみのあることである。

整流回路は一般に広帯域幅動作が可能であり、絶対的に安定になる。しかし、ダイオードの使用は極小■の振幅を有するＡＣ信号を整流し、あるいはクリップするのが必要であるとか、もしくは望ましい場合に問題になる可能性がある。その理由は、ダイオードはそれらの伝導に先立って超過すべきである約０．６ｖの順電圧降下を有しているためである。また、ダイオードはダイオード特性曲線の“ 屈曲（Ｋｎ　ｅ　ｅ）部分”の辺りのＡＣ入力信号レベルに対して非常に非線形的だという短所かある。これは相対的に制限されたダイナミック領域の相対的に高い振幅レベル信号にダイオードを使用するクリッパ及び整流回路の任用性を制限する。従って、数ｍＶから数■に到る範囲にあるＡＣ信号を整流するのか要求される場合には、”順方向フィード形回路とも呼ばれる前記ダイオード回路が適当てはない。

“順方向フィート”クリッパ（例えば、ダイオード整流）回路における上記問題を克服するため、低いＡＣ信号電圧に降下させる線形動作か可能な整流器あるいは絶対値回路は、ダイオードの非線形効果を減少させるために帰還技術を一般的に使用する。このような回路の例としては、Ｍ　ｉ　ｕ　ｒ　ａ等により１９８６年１月１４日付けで特許許可された米国特許番号８４，５６４，８１４号の“ ＦＵＬＬ−ＷＡＶＥ　ＲＥＣＴＩＦＩＥＲＵＳＩＮＧ　ＡＮ　０ＰＥＲＡＴＩＯＮΔＬ　ＡＭＰＬＩＦＩＥＲ″に開示されている。この特許において図３及び図４には、全波整流器を形成するために一つのトランジスタ及び二つの抵抗と結合した演算増幅器が示されている。

ここで、図３及び図４の問題点は、Ａ、Ｃ信号の正向部分を整流するメカニズムかＡＣ信号の負向部分を整流するメカニズムに類似していないということである。結果的に、こうした回路は簡単ではあるが、特に高周波数でＡＣ入力信号の上向及び下向部分に対して非均−的あるいは非対称的な応答を有する。

Ｊｏｓｅ等により１９８５年６月１１日付けで特許許可された米国特許番号第４，５２３，１０５号の”ＦＵＬＬ−ＷＡＶＥ　ＲＥＣＴＩＦＩＥＲＣＩＲＣＵＩＴ”に開示されているように、全波整流を得るための他の接近方法として、両方向の出力電流を生産するために比較的に複雑な縮退電圧帰還配置を有する増幅器を含む。

この技術においては、両方向電流の一部分の追加的な反転が出力電流か全波整流を生産するために結合される前に要求される。従って、上向の半サイクルを整流するだめのメカニズムは下向の半サイクルにおけるメカニズムと同じではない。

従って、順方向クリッパの安定性と帯域幅においての利点と、順方向クリッパのダイナミックレンジ及び線形性においての利点とを存し、そして容易に再結合されいずれの結合でも同一の予測可能な利得にて前記入力信号の正部分や負部分のうちの一つに応答する簡単なりリッパ回路に対する要求か依然としである。

また、振幅か極小ＶであるＡＣ信号を整流するのに適合し、例えば増幅器の利得を制御するための直流（ＤＣ）制御電圧を生産するために整流された（又は検出された）信号を使用できる回路か必要である。

発明の要約本発明を実現する回路は、非反転入力ノード、反転入力ノード及び出力ノードを存する差動入力増幅器を含む。主伝導路の両端を定義する第１及び第２電極、そして制御電圧を有する帰還トランジスタはその制御電極が前記増幅器の出力ノードに接続され、！２に極が非反転端子に接続されて出力ノードと非反転入力ノードとの間の縮退電流帰還を提供する。与えられたオーム値を有する抵抗素子は非反転入力ノード及び入力端間に接続され、その第１！極が回路の電流出力端子を限定する帰還トランジスタの主伝導路を経由して供給された電流を伝導する。

縮退電流のため、非反転入力ノードでの電圧は反転入力ノードでの電位とほぼ同一の傾向がある。この特徴は、入力端子と反転入力ノードとの間に供給される信号の極性及び振幅を検出する二つの選択的方法を可能にする。基準電位の反転入力ノードへの供給及び基準電位に対して変化するＡＣ入力信号の入力端子への供給に応答して、ＡＣ信号の負の半サイクルの間に一つの極性の電流が帰還トランジスタの第１電極を通じて流れ、帰還トランジスタの第２を極及びそれに接続された抵抗素子を通じて流れる。しかし、正の半サイクルの間に如何なる電流も流れない。基準電位の入力端子への供給及びＡＣ入力信号の反転入力ノードへの供給に応答して、正の半サイクルの間に同じ一つの極性の電流が帰還トランジスタの第１Ｋ極と帰還トランジスタの第２電極及びそれに接続された抵抗素子を通して流れるが、負の半サイクルの間は如何なる電流も流れない。両方の場合において、電流の振幅は抵抗素子のオーム値で割られるＡＣ信号値の関数である。

従って、本発明を実現する回路は半波整流器として使用するのに適当である。一つの入力信号状態で（即ち、基準電位が反転入力ノードに供給され、前記基！１！電位に対して可変するＡＣ入力信号が入力端に供給されるとき）、前記回路は負の半波整流器として機能し、電流出力端で第１極性の電流を生産する。前記入力信号状態が反転されるとき（即ち、基準電位が入力端に供給され、前記ＡＣ信号か反転入力ノートに供給されるとき）、前記回路は電流出力端で同一の第１極性の電流を生産する正の半波整流器として機能する。

従って、本発明を実現する第１及び第２回路は全波整流器を形成するよう相互接続されてよい。このような配置において、第１回路の入力端と第２回路の反転入力ノードは基準電位に接続され、第１回路の反転入力ノード及び第２回路の入力端子は基準電位差に対して可変するＡＣ信号に接続され、第１及び第２回路の電流出力端子は共通に接続されて入力ＡＣ信号の絶対値に比例する余波整流された出力電流を発生させる。

本発明の特別な例として増幅器は帰還トランジスタに相補的な伝導形の第１及び第２トランジスタを含み、帰還トランジスタのように各相補伝導形トランジスタは伝導路の両端を限定する第１及び第２電極、そして制御電極を存する。第１及び第２トランジスタは差動入力増幅器を形成するように配置され、その第１電極は第１ノードに共通充填され、電流源は第１ノード及び第１ｔ源端子の間に接続される。第１及び第２トランジスタの制ｉｔ極は差動入力増幅器の非反転入力ノート及び反転ノードをそれぞれ決め、第２トランジスタの第２電極は差動入力増幅器の出力ノートを決める。帰還トランジスタはその制御電圧で（差動増幅器の出力を限定する）第２トランジスタの第２７ｒＬ極に接続され、その第２電極は非反転ノードで第１トランジスタの制１ＩＩｔ極に接続され、それらの間の縮退帰還を提供し、非反転入力ノート及び入力端の間に接続された抵抗素子に電流を供給する。

基準電圧の反転入力ノートと入力端子のうちいずれか一つへの供給、及び基準層、圧に対１７て上向及び下向するＡＣ信号の反転入力ノート及び入力端子のうちの残りの一つへの供給に応答して、一方向電流か帰還トランジスタ及び抵抗素子のオーム値で割られるＡＣ信号の振幅に比例する抵抗素子の伝導路を通じて流れる。

本発明の一つの特別の例においては、第１．第２及び帰還トランジスタかバイポーラトランジスタである。第１及び第２トランジスタはエミッタ接続された増幅器配置で接続され、帰還トランジスタはそのベース端子か第２トランジスタのコレクタ端子に接続され、コレクタ端子は第１トランジスタのベース端子に接続されて第２トランジスタのコレクタ（出力）から第１トランジスタのベース（非反転入力）への帰還を提供する。

本発明の他の例においては、帰還トランジスタの第１電極に流れる一方向整流電流が、その振幅がＡＣ信号の絶対値に比例する整流された出力電圧に変換される。すると、整流された出力電圧がピーク検出器に供給されて可変利得増幅器の利得を制御するための出力制１Ｉ１７ＩＬ圧を生じる。

図面の簡単な説明図１は本発明を実現する全波整流器が直列接続で先行される振幅ピーク検出器の概略図である。

図２は図１の回路に係る信号の波形図である。

図３はＶＨ３形ビデオカセットレコーダ（ＶＣＲ）で使用され、本発明を実現する全波整流器を含む再生システムのブロック図である。

図４は本発明を実現する回路のシンボル図である。

図５は本発明を実現する回路の詳細な概略図である。

発明の詳細な説明以下、本発明の望ましい実施例を添付の図面を参照して詳細に説明する。

図１は、図３に示すタイプの再生電子機器を有するビデオカセットレコーダのためのゲート検出回路１０の概略図である。特に、図１のゲート検出回路１０は予め録画されたビデオテープからの再生の間に復元される。カラーアンダ信号を増幅する可変利得増幅器３０１の利得を制御するだめの自動色制ｉＥ　（ＡＣＣ）ループに使用されるように発明された。ゲート検出回路１０は図２の波形へに示されたカラーアンダ信号の“バースト部分を検出し、固定した直流レベルと比べるための直流制ｉｔ圧を発生する。アップコンバータ３２５からの信号に対するアップコンバートされた応答よりは、可変利得増幅器３０１の出力から直接に得たカラーアンダ信号からの自動色制御信号を獲得するものは、Ｊａｃｋ　Ｃｒａｆｔにより同時出願された“ＣＨＲＯＭＡ　ＢＵＲ３Ｔ　ＤＥＴＥＣＴＩＯＮＳＹＳＴＥＭ”によって請求された発明である。

図１において、“バースト“領域の振幅及び極性が検出されるカラーアンダ信号は端子１９及び２３の間に接続された信号源３により発生された交流（ＡＣ）信号■、である。直流（ＤＣ）電圧が望ましい基準電圧ｖ１，１は端子２１と１７との間に供給される。■□２．は動作電圧ｙ　ｃｃの１／２値を有すると仮定され、その電圧ＶｅＣは例えば＋５■である。

図１の検出回路１０は、ＡＣ信号Ｖ１Ｎの下向スイングを検出して整流する検出器＋２．ＡＣ信号Ｖ、Ｈの上向スイングを検出して整流する検出器１４．電流電圧変換器１６．ピーク検出器回路１８．整流器１２と１４及び電流電圧変換器１６のオン／オフを制御するゲーｌ−及びバイアス回路２０．及びアナログ比較器２２を含んでいる。

負半波整流器として機能する検出器１２の構成要素は最後に文字“Ｎ”のある参照記号として確認される。正半波整流器として機能する検出器１４の構成成分は最後に文字“Ｐ″のある参照記号として確認される。検出器１２は、エミッタ接続された差動増幅器に接続されたＮＰＮトランジスタＱＩＮ及び０２Ｎを含む。

即ち、ＱＩＮ及びＱ２Ｎのエミッタ端子はノード４５Ｎに共通接続され、ＱＩＮのベース端子は“非反転”入力ノードＩＩＮに接続され、Ｑ２Ｎのベース端子は “反転”入力ノード１３Ｎに接続され、ＱＩＮのコレクタ端子はノート５３Ｎに接続され、０２Ｎのコレクタ端子は差動増幅器の出力（ＯＡＮ）を定義するノード５１Ｎに接続される。

電流ミラー増幅器（ＣＭＡ）はＱＩＮ及びＱ２Ｎのコレクタ端子に接続される。

電流ミラー増幅器はＰＮＰ　トランジスタＱ４Ｎ、Ｑ５Ｎ、及び０６Ｎを含む。

トランジスタＱ４Ｎ及びＱ５Ｎは、そのエミッタ端子か動作電圧Ｖｃｃか供給される電源端子１５に接続される。Ｑ４Ｎ及びＱ５Ｎのコレクタ端子はノード５３Ｎ及び５１Ｎにそれぞれ接続される。エミッターフォローワトランジスタＱ６のコレクタ端子は接地に接続され、モノリシック集積回路の基板に位置可能である。Ｑ６Ｎのベース端子はノード５３Ｎに接続され、０６Ｎのエミッタ端子はＱ４Ｎと０５Ｎのベース端子に接続される。この電流ミラー増幅器の接続においては、ＰＮＰ　ｌ−ランジスタＱ５Ｎにより出力ノード○ＡＮに供給されるコレクタ電流がＣＭＡの入力ノード５３ＮからＮＰＮ　トランジスタＱＩＮにより要求されるコレクタ電流に類似されるようになっている。

選択的にイネーブルされ、相対的に一定した電流源１２１Ｎはノード４５Ｎ及び接地の間に接続される。電流源１２１Ｎはそのコレクタ端子かノード４５Ｎに接続され、そのエミッタ端子は接地電圧か供給される端子１７に接続され、そのベース端子が相対的に一定のバイアス電圧■８が選択的に供給される端子２０１に接続されるＮＰＮ）ランジスタＱ１８Ｎを含む。

Ｑ２Ｎのコレクタ端子における出力ＯＡＮとＱＩＮのベース端子での“非反転“ 入力との間の一方向電流帰還は、そのベース端子がＱ２Ｎのコレクタ端子に接続され、そのコレクタ端子がＱＩＮのベース端子に接続されたＰＮＰトランジスタＱ３Ｎの共通エミッタ増幅器の作用により提供される。Ｑ３Ｎのエミッタ端子は加算ライン５７に接続される。

入力抵抗ＲＩＮは端子１１Ｎ及び入力端子７Ｎの間に接続される。

詳細に後述される整流器１２の一入力端子を限定する端子７Ｎは端子１９に接続され、整流器のまた他の入力端子を限定するノードｌＩＮは端子２１に接続される。

正−スイング検出器１４の構造は実質的に負−スイング検出器１２の構造と同一である。正−スイング検出器１４はエミッタ接続された差動増幅器と接続されたＮＰＮ　トランジスタＱＩＰ及びＱ２Ｐを含んでいる。即ち、ＱＩＰ及びＱ２Ｐのエミッタ端子はノード４５Ｐに共通接続され、ＱＩＰのベース端子は入力ノードＩＩＰに接続され、Ｑ２Ｐのベース端子は反転入力ノード１３Ｐに接続され、Ｑ２Ｐのコレクタ端子は差動増幅器の出力ＯＡＰを限定する５１Ｐに接続され、ＱＩＰのコレクタはノード５３Ｐに接続される。

ＣＭＡはＱＩＰ及びＱ２Ｐのコレクタ端子に接続される。電流ミラー増幅器はＰＮＰ　ｈランジスタＱ４Ｐ、Ｑ５Ｐ、及びＱ６Ｐを含む。トランジスタＱ４Ｐ及びＱ５Ｐはそのエミッタ端子か動作電圧ｙ　ｃｃか供給される電源端子１５に接続される。Ｑ４Ｐ及びＱ５Ｐのコレクタ端子はノード５３Ｐ及び５１Ｐにそれぞれ接続される。エミソターフオローワトランジスタＱ６Ｐのコレクタ端子は接地され、モノリシック集積回路の基板に位置可能になる。０６Ｐのベース端子はノート５３Ｐに接続され、Ｑ６Ｐのエミッタ端子はＱ４Ｐ及びＱ５Ｐのベース端子に接続される。こうした電流ミラー増幅器の接続においてはＰＮＰ　トランジスタＱ５Ｐにより、出力ノードＯＡＰに供給されたコレクタ電流かＣＭＡ入カフカソード５３ＰＮＰＮトランンスタＱＩＰにより要求されたコレクタ電流に類似している。

選択的にイネーブルされ、相対的に一定した電流源１２１Ｐはノート４５Ｐに接続される。電流源１２１Ｐはそのコレクタがノー＋；４ｓｐに接続され、そのエミッタか接地端子１７に接続されるＮＰＮＩ−ランノスタＱ１８Ｐを含んており、相対的に一定のバイアス電圧■、はＱ１８Ｐのベース端子に選択的に供給される。

一方向電流帰還がそのベースかＱ２Ｐのコレクタに接続され、そのエミッタか加算ライン５７に接続され、そのコレクタＱＩＰのベースに接続されるＰＮＰ）ランジスタＱ３Ｐの共通エミッタ増幅器の作用により、Ｑ２Ｐのコレクタにおける出力ＯＡＰ及びＱＩＰのベースにおける“反転”入力の間に提供される。入力抵抗ＲＩＰは端子１３Ｐ及び端子７Ｐの間に接続される。整流器１４の一入力端子を限定する端子７Ｐは端子２１に接続され、整流器１４のまた他の入力端子を限定するノードＩＩＰは端子１９に接続される。

加算出力ライン５７上で、負−スイング検出器１２によって発生された半波整流電流■。９はアナログ論理和又は“ワイヤード論理和（ワイヤードＯＲ）”演算で、正スイング検出器１４によって発生された半波整流電流■。、と加えられる。加算出力ライン５７上で得られる全波整流電流の要求は電流電圧変換器１６に含まれた電流ミラー増幅器（ＣＭＡ）の入力から供給される。このＣＭＡはそのエミッタか端子１５に接続されるＰＮＰ）ランジスタＱｌｌ及びＱ１２を含む。

ダイオード接続されたトランジスタＱｌｌのベース端子とコレクタ端子及びＱ１２のベース端子は加算ライン５７が接続されるノード１６０で接続される。Ｑ１０のコレクタ端子はノード１６４に接続されて出力電流ＩＣｌ１１を発生し、その振幅は電流電圧変換器１６の入力から要求された全波整流電流に比例する。抵抗Ｒ３はノード１６４及び電圧Ｖ　Ｉ　Ｅ　Ｆ　２か供給される端子１６５の間に接続される。Ｉ　Ｃ＋２は抵抗Ｒ３を通じて基準源Ｖ□。に流れる。すると、ノートＩ６４における電圧Ｖ、は（Ｉｃ＋２Ｒｓ　）　＋ＶＩＬＥＦ！と同じである。■□□は■、、１と同じ電圧である。

単なるＰＮＰバイポーラトランジスタとして示されたが、モノリソツク集積回路（ＩＣ）てＱ３Ｎ、Ｑ３Ｐ、Ｑ４Ｎ、Ｑ４Ｐ、０５Ｎ、及びＱ５Ｐは事実上複合トランジスタであり、各複合トランジスタは水平構造のＰＮＰバイポーラトランジスタ及び垂直構造のＮＰＮトランジスタで形成され、ＰＮＰのベースは複合トランジスタのベースを提供し、ＮＰＮのエミッタは複合トランジスタのコレクタを提供し、ＰＮＰのエミッタ及びＮＰＮのコレクタは複合トランジスタのエミッタを提供し、ＰＮＰのコレクタ端子はＮＰＮのベース端子に接続される。ＩＣ設計者に知られているように、このような複合トランジスタは水平構造のＰＮＰのみて成就されるより高い電流利得βを提供する。Ｑｌｌ及びＱｌ２も複合トランジスタである可能性かあり、この場合に基板ＰＮＰ　ｌ−ランジスタはノード１６０、及びＱｌｌとＱｌ２の接続されたベース端子の間にエミッタフすロワとして挿入され、従って、Ｑｌｌは期待される複合トランジスタ動作を示すための十分に大きい“コレクタ”対“エミッタ”電圧を存する。

ピーク検出器１８は上向信号のだめのエミッタフォロワとして接続されたＮＰＮｈランジスタＱ１４を含み、そのコレクタ端子は端子１５に接続され、そのベース端子はノード１６４に接続され、そのエミッタ端子はノード１８２に接続される。貯蔵キャパシタＣＩはノード１８２及び接地端子１７の間に接続され、最小限に一つの水平線時間の区間の間に相対的に一定にノード１８２におけるピーク電圧ＶＰを維持するに十分な値を存する。放電抵抗Ｒ４はノード１８２及び接地の間にＣＩと並列に接続される。Ｒ４の値は信号か検出されないとき、ＣＩの電圧を徐々に減少させるために選択される。

ピーク検出器１８の出力＋８２はアナログ比較器２２の入力２２５に供給される。比較器２２は基準電圧Ｖ＊Ｅ□とピーク検出器回路１８の出力電圧■□とを比較し、それら相互の差動変化を示す出力電圧Ｖ　６　Ｈ及びＶＢ２を発生する。

比較器２２はエミッタ接続された差動増幅器構造を存するＮＰＮトランジスタＱ１５及びＱｌ６を含み、そのエミッタ端子はノート２２１て共通接続される。相対的に一定した電流源２２２はノート２２１及び接地電位の間に接続される。

Ｑｌ５のベース端子は端子＋８２に接続され、そのコレクタ端子は出力端子２２４に接続される。Ｑｌ６のベース端子はノード２２６に接続され、そのコレクタ端子は出力端子２２８に接続される。負荷抵抗Ｒ２０は端子２２４及び電源端子１５の間に接続され、負荷抵抗Ｒ２２は端子２２８と１５との間に接続される。

バイアス信号はそのコレクタ端子が端子１５に接続され、そのエミッタ端子がＱｌ６のベース端子か接続されたノード２２６に接続されるＮＰＮｌ−ランジスタＱ１７のエミッターフォロワ作用によりＱｌ６に供給される。基準電圧Ｖ１４．を発生する基準電圧源２３０はＱｌ７のゲートに接続される。■□。は典型的にｖ１□より大きく、ＶＣＣより小さい。■、。は典型的に比較基準電位２２がピーク検出器の出力に応答するレベルをセットする。端子２２４及び２２８における出力信号Ｖ　６１及びＶＢ２は図３に示された可変利得増幅器３０１に供給される。

バイアス電圧Ｖ、は端子１５と２０１との間に接続された抵抗Ｒ５及び端子２０１と接地との間に接続されたダイオードＤｉを有する分圧器によって発生される。ダイオードＤＩは端子２０１から接地への順方向に電流を伝導させるように極を存し、従って、端子２０１でのバイアス電圧Ｖ８が特別な電流でのダイオードＤＩの順方向電圧降下ＶＦと同しになる。端子２０１はＱ１８ＮとＱＩ８Ｐのベース端子に接続され、２０１においての電圧はこれらトランジスタを通じて電流レベルをセットする。

ゲーティング回路２０はバイアス電圧Ｖ、の発生及び供給を制御する手段及び選択的に和出力ノード１６４を接地でクランプするとか、それかＡＣ入力信号に応答する手段を含む。ゲーティング回路２０は端子１５と２０３との間に接続された抵抗Ｒ６を含む。ＮＰＮトランジスタＱ２１はベース端子でノード２０３に接続され、コレクタ端子でノード１６４に接続され、エミッタ端子で接地端子１７に接続される。また、ＮＰＮトランジスタＱ２０において、ベース端子が端子２０３に接続され、エミッタ端子が接地され、コレクタ端子はバイアス端子２０１に接続される。ＮＰＮトランジスタＱ２２においては、コレクタ端子は端子２０３に接続され、エミッタ端子は接地され、ベース端子はゲーティング信号源２０５が供給されるゲーティング端子２０７に接続される。

ソース２０５によって生成されたゲーティング信号が“ハイ”のとき（即ち、トランジスタＱ２２か完全にオンに駆動するに十分に高いとき）、トランジスタＱ２２はターンオンされ、Ｑ２＋及びＱ２０のベース端子を接地或いはほぼ接地にクランプする。これはＱ２０及びＱ２＋を通しる伝導をターンオフする。ターンオフされたＱ２０は電流かＶＣＣ供給からＲ５を経てダイオードＤＩに流れるように許し、ダイオードＤ１を経て順方向伝導電圧Ｖ、を確立し、電圧Ｖ、はＱ１８Ｎ及びＱ１８Ｐのベース端子に供給される。従って、バイアスされ、負−スイング検出器１２及び正−スイング検出器１４か動作するようになる。かつ、Ｑ２１のターンオフはノード１６４に供給された接地へのクランプを除去し、ノード１６４における電圧か負−スイング検出器１２及び正−スイング検出器１４の結合された出力で生成された電流に比例するレベルを示すことを可能にする。イネーブルされたとき、負−スイング検出器１２、正−スイング検出器１４及び電流電圧変換器１６の組合わせは全波整流器として機能し、ノート１６４においての電圧出力はスイング検出器１２．１４によって生成された出力信号により変化する。

ゲーティング信号か”ロウ“のとき（ＯＶか、あるいはほぼＯｖのとき）、Ｑ２２はターンオフされる。すると、電流はＲ６を経由してＱ２１のベース端子に流れ、Ｑ２＋のコレクターエミッタ間の通路を通しる伝導をターンオンし、接地またはほぼ接地である電圧にノート１６４をクランプする。同時に、電流はＲ６を経てＱ２０のベース端子に流れてＱ２０のコレクターエミッタ間の通路を通じる伝導をターンオンし、接地あるいはほぼ接地である電圧にＱ１８Ｎ、ＱＩ８Ｐのベース端子をクランプする。ＱＩ８Ｎを通じた伝導及びＱｌ　８Ｐを通じた伝導はターンオフされ、負−スイング検出器１２及び正−スイング検出器１４をディスエーブルさせる。かつ、Ｑ２＋のターンオンはノード１６４を接地にクランプして、電流がピーク検出器に流れるのを防止する。従って、ゲートソース信号か “ハイ”のとき、余波整流器はイネーブルされ、ゲートソース信号か”ロウ”のときには余波整流器はディスエーブルされる。

ゲーティング信号が“ハイ“状態で、トランジスタＱ２１及びＱ２０かターンオフされた状態での図１の回路動作を説明する。この状態で、電圧Ｖ、はＱ１８Ｎ及びＱ１８Ｐのベース端子に供給される。スイング検出器１２及び１４は“バースト“領域の振幅及び極性か検出されるカラーアンダ信号Ｖ　Ｉ　Ｎがそれらの信号入力端子１３Ｎ及び１３Ｐにそれぞれ供給されることと、基準電圧Ｖ□、１がそれらの入力端子１１Ｎ及びＩＩＰにそれぞれ供給されることを除いては同一である。検出器１４の前記ＡＣバイアス状態及び応答は検出器１２と必然的に同一なので、それらの各動作のモードについての詳しい説明は図５を参照して提供され、図５は文字“Ｎ′や“Ｐ“のうちいずれも使用せず再作成された一つの検出器を示す。

図５において、スイッチＳｌ及びＳ２は二つの信号状態を示すために使用される。状態（１）で、スイッチＳｌは入力端子７をＡＣ信号Ｖ　ＩＮか供給される端子１９に接続させ、スイッチＳ２はノード１３をＶＲＥ□か供給される端子２１に接続させる。この状態は検出器１２の動作に該当する。状態（２）では、前記スイッチＳ１が入力端子７をＶ。Ｆｌか供給される端子２１に接続させ、前記スイッチＳ２はＶ　Ｉ　Ｎか供給される端子１９に接続させる。この状態は検出器１４の動作に該当する。

ＶＢかＱｌ８のベース端子に供給されるとき、相対的に一定の電流Ｉ、はＱｌ８のコレクターエミッタ間の通路を通じてノード４５から接地に流れる。直流電圧で、かつ説明のためにＶｃｃ／２と同じだとみなされる電圧ＶＩＥＦＩがＱ２のベース端子に供給されると仮定する。かつ、ｖｌＮ十Ｖ□、１即ち直流レベル■ □、１に重畳されたＡＣ信号Ｖ　Ｉ　Ｎか端子７に供給され、従って抵抗Ｒ１を経てＱｌのベース端子に供給される。初期にＶｌＨが０と仮定するとき、ｖ＊ｔｙ＋が初期にトランジスタＱ２Ｎ及びＱＩＮの差動体の両ベース端子に供給されると仮定できる。Ｃ２Ｎ及びＱＩＮが類似した動作特性を有すると仮定するとき、Ｖ、Ｎ＝Ｏに対してＱＩＮのエミッタ電流Ｉ！、がＣ２Ｎのエミッタ電流１　Ｃ２と同一であり、■□＝Ｌ＋＋１＊＊であることは明白である。Ｑｌのコレクタ電流Ｉ　Ｃ１がＣ２のコレクタ電流Ｉ０、と同しだと仮定することもできる。

Ｃ４及びＣ５は類似した幾何学的構造及び類似した動作特性を存するモノリシック集積回路トランジスタと仮定するとき、Ｑｌによって引き出されてＣ４を通じて流れるコレクタ電流は同一の振幅電流を誘導してＣ５を通じて流れる。ベース電流を無視するとき、Ｃ４からのコレクタ電流はＱｌによって要求されるコレクタ電流とほぼ同一であり、Ｃ５のコレクタ電流はＣ２によって要求されるコレクタ電流と同一である。本明細書においては、トランジスタの順方向電流利得βが相対的に高く、第１近似値にこのベース電流は無視可能だと仮定される。

従って、Ｖ、、＝ＯてＶ　ｌ　ｔ　Ｆ　ｌか端子用ｌと７に供給された状態て、Ｑｌ及びＣ２のベース端子はＶｌｔＦｌにあり、Ｃ３を通じるコレクタ電流はＣ３のβにより分けられるＣ２を通じて流れる小さいベース電流と（多くとも）同しである。従って、０であるＶＩＮに対してＣ３の出力コレクタ電流Ｉ　Ｃ＋は必然的にＯであると仮定できる。即ち、■。によって決定されたように相線５７への出力電流■。は必須的に０と同しである。

上記分析は検出器１２及び１４の直流バイアス状態に適用される。

従−うて、〜’ＩＮ”０に対して検出器１２の出力電流Ｉ。Ｎ及び検出器１４のＩ。Ｐは０あるいはほぼ０である。図１の回路応答及び特に検出器回路１２及び１４の動作は、Ｖ　Ｉ　ＮかＶＩＥＦＩに対して下向する状態と、ＶＩＮか■□ 、１に対して上向する状態について分析される。

［１１５を参照すると、スイッチＳｌがＶ　ＩＮを端子７に供給し、スイッチＳ２かＶｌ、を端子１３に供給して検出器１２の動作を実現する状態（１）を説明する。

ｖｌＮが下向し、スイッチＳｔ、！：３２が状態（１）にセットされるとき、即ち端子７ての信号がノード１１での信号に対して下向するとき、Ｑｌのベース端子での電圧はＣ２のベース端子での電圧に対して下向する傾向かある。ノード４５での電圧は（Ｃ２によって提供された順方向伝導ベース−エミッタ接合電圧オフセットに）Ｃ２のベース端子に存在するより高い電圧Ｖ、。、を従って変わらぬそのままの傾向かある。接続されたノード４５での電圧はＱｌのベース−エミッタ間の電圧を減少させ、従って、Ｑｌを通じる伝導を減少させる傾向がある。

そこで、Ｑｌによりノード５３から要求される電流１　ｃｔは減少して、Ｃ４及びＣ５のベース端子からノード５３へ流れる電流Ｉ□及びＩ□を減少させ、従ってＣ４のコレクタからノード５３に流れる電流Ｉ　Ｃ４を減少させようとする傾向があって、減少した電流Ｉ　Ｃ１の要求のみを供給する。電流ミラー作用により、Ｃ５によって供給されたコレクタ電流１　ｃｓはＣ４によって供給されたコレクタ電流１　ｃｔと共に減少する。Ｃ２を通じる伝導はコレクタ電流Ｔ　ｃｉか減少する間に増加するので、Ｃ３のベースへの増加したＴ　８）の電流流れかある。Ｃ３のベースへの増加したＩ　ａｓの流れは、Ｃ３のコレクタからノード１１に流れる電流でのＣ３の共通エミッタ電流利得βによって乗算される。Ｃ３のコレクタ電流は一次的に抵抗Ｒ１を通して流れてそこに電圧降下か生じるようにし、この電圧降下は十分に増加してＱｌのベース−エミッタ間の電圧が下向する端子７でのｖｌＮ＋＝応答して減少する傾向を大部分克服する。Ｑｌを介する伝導は増加してＣ４，Ｃ５及びＣ６を含むＣＭＡの入力接続からＱｌによって要求されたコレクタ電流を増加させ、コレクタ電流Ｉ　Ｃ２はＣＭＡの接続から出力に供給される。Ｉｃｓは十分に増加して、Ｃ３からのＩ　Ｃ２が事実上Ｖ□□ −Ｖ　ＩＮと同一のＲ１にかかる電圧降下を維持するほどに十分な大きさにＩ　Ｉｌｌを維持する。すなわち、ノード１１への電流帰還の効果は電流Ｉ。、の若干がＱｌのベース端子へ流れ、Ｑｌ及びＣ２を通じる電流レベルはノードＩＩでの電圧かノード１３での電圧に、あるいは近接した電圧に維持されるように再調節される。

この閉ループ（ｃｌｏｓｅｄ　１ｏｏｐ）分析は、ＶＩＥＦＩにあるノート１３に対して入力端子７ての信号か非反転ノード１３ての電圧を減少させる傾向かあるとき、Ｃ３か抵抗Ｒ１を経て電流を引き出すことによって、ＶＩＥＦＩや類似した電圧にノード１１を維持するに十分な帰還を提供する。ノード１３に供給されたＶ　ＲＥ　Ｆ　ｌの状態及びＶ　Ｉ　Ｅ　Ｆ　ｌに対して負に変わるＡＣ信号に対して、ノード１１は事実上ＡＣ接地として機能し、Ｖ　＊　ｔ　Ｆ　Ｉを維持しようとする傾向がある。

Ｃ３はノート１１で必要な全ての電流を供給してノード１１をＣ７，Ｆｌど同一に８１持するので、入力端子７に供給されたｖ、Ｎか下向するに従って抵抗Ｒ１を通して流れる電流か、Ｒ１かＲ１の抵抗値のときに（Ｖ−ＥＦｌ　”ｖ’　ＩＮ）　／　Ｒ＋　と同一なのは明らかである。従って、Ｒ１を通しる電流１１はＡＣ信号が負の方向に増加するに従って線形的に増加する。バイポーラトランジスタのコレクタ及びエミッタ電流かβ　（β＋１）比と関連かあり、ＰＮＰモノリシック式集積回路ｌ・ランジスタのβは通常最小限にＩＯなので、Ｃ３のエミッタπ流Ｉ　！、と同一の出力電流Ｉ０か必然的にＲ１を通じる電流１．と同一である。

＼パいか上向しスイッチＳ１及びＳ２か状態（１）にセットされるとき、即ち端子７ての信号かノード１３ての信号に対して上向するとき、電流は端子７からＲ１を経てＱｌのベース端子に流れる傾向かある。Ｑｌは０２以上に伝導させ、Ｃ２を通じる伝導を減少させる傾向かある。Ｑｌを通じる伝導か増加する傾向はＣ４及びＣ５を通しる伝導か増加する傾向を随伴する。コレクタ電流Ｉ。Ｓでの所望する増力口はＣ２によ−って要求される減少したコレクタ電流１　ｃｚによって引き出されることかてきず、従ってＣ５はＣ３のベース端子に流れる電流を変換させる傾向かあるのでＣ３を通しる伝導を遮断しやすい。Ｃ５は飽和伝導になりやすくて、Ｃ３のベース端子上・ツタ接合にかかる電圧を前記接合が伝導するように維持するレベル以下に減少させる。従って、端子７でのＶ　Ｉ　Ｎが端子１１でのＶＩＥＦＩ（＝対して上向することによって、Ｃ３を通じる伝導はターンオフされ、００何なるＩ　Ｃ２エミッタ電流の要求もＣ３によって相線５７（＝提供されない。

従って、負−スイング検出器１２は出力電流Ｉ。諌生成し、この電流はＶ　１ｘｂ）ＶＩＥＦＩに対して下向するときにＶ、Ｎ、！：線形的に増加する。その出力電流Ｉ。ＮはＶＩＮか増加してＶ、Ｅ、、に対して上向するとき、０と同しことか分かった。

正−スイング検出器１４の動作を図５を参照して説明するが、スイッチＳ１及びＳ’２１は状態（２）にセットされる。すなわち、スイッチＳｌは■□、を端子７に供給し、スイ・ソチＳ２はＶｌ）＋を反転ノート１３に供給して検出器回路１４の動作を実現する。

Ｖｌ、が上向し、スイッチＳｌ及びＳ２１が状態（２）にセ・ソトされるとき、すなわちノード１３での電位か端子７での電位より正であるとき、Ｃ２のベース端子はＱｌのベース端子に対して上向してＱｌをターンオフする傾向がある。Ｑｌの減少したコレクタ電流はＣ４及びＣ５を経てミラーされ、ノードＯＡに供給されたＩ　ｃｓの減少を起こす。Ｃ２のベース端子上ての電圧が増加するに従って、そのコレクタ電流１ｃｓは増加する。Ｃ５はターンオフされる傾向力１あるので、増加した電流はＣ３のベース端子に流れる傾向があって、ノート１１へのＣ３のコレクタ電流■。、及び相線５７へ流れるＣ３のエミッタ電流１．の増加を起こす。ノード１１への増加した電流はＱｌのベース端子での電圧をノード１３での電圧Ｖ　ＩＮの値とほぼ同し値に上昇させる。ノード１１はＶ、、１．！：同じであり、入力端子７はＶ　ＲＥＦＩにあるので、Ｒ１を通して流ねる電流１１は（Ｖ、□−■、。

、）／Ｒ，と同しである。Ｒ１を通しる電流はＣ３のコレクタから流れて必然的に同一のエミッタ電流１　Ｃ２を随伴する。

■、が下向し、スイッチＳ１及びＳ２が状態（２）にセットされているとき、すなわちノード１３での電位が端子７での電位より負であるとき、Ｑ２のベース端子はＱｌのベース端子に対して上向する。Ｑｌを通じる伝導か増加するので、Ｑ４及びＱ５を通じる電流も増加する。従って、Ｉ・ランジスタＱ２がＱ３のコレクターエミッタ間の通路を通じる伝導を遮断するより小さい電流を伝導することによ−〕て、Ｑ５がノード５１に電流を更に供給する傾向がある。これはＱ５を通じる飽和伝導を招来して、そのコレクタをそのエミッタに供給された動作電圧にクランプさせ、またＱ３のベース−エミッタ電位を減少させ、Ｑ３のコレクターエミッタ間の通路を通じる伝導を遮断する。

そこで、図５の回路にＱ３か十分な電流を供給してノード１１での電圧をノード１３ての電圧と等しくなるように維持させることを示す。入力端子７が負になり、ノード１１がＶ□、に維持された状態で、Ｒ１及びＱ３を通じる電流は（Ｖ、ｌ！□−ＶＩＮ）／Ｒ１と同一である。同様に、入力端かＶｌ、１に維持され、ノード１１での電位かｖ１□と共に上昇するとき、電流はＲ１及びＱ３を介して同じ方向に流れ、（ＶｌＮ　Ｖ＊ＥＦ＋）／Ｒ１と同一である。従って、図１の正−スイング検出器１４は■１Ｎかｖ＊ｚｒに対して上向するとき、ｖＩＮと線形的に増加する出力電流Ｉ。、を生成するのが示された。正−スイング検出器１４はｙ　＋ｓかＶ＊ＥＦ＋に対して下向するとき、０である出力電流Ｉ。、を生成するのも示された。検出器１２及び１４が非常に小さい信号差動に応答できることも明らかである。図１において、加算出力線５７上で負−スイング検出器１２によって生成された半波整流電流■いはアナログ論理和あるいは“ワイヤド論理和”演算で負−スイング検出器１４によって生成された半波整流電流Ｉ。Ｐと加えられる。和出力線５７上での結果する全波電流要求は電流電圧変換器１６の入力から供給される。

図４は図５より一般的な方式でスイング検出器１２及び１４のうちの一つを示す。図４の回路は整流器よりは更に一般的にクリッパとして示され得る。図５の回路のトランジスタＱｌ、　Ｑ２．　Ｑ４゜Ｑ５．　Ｑ６．及びＱｌ８は（ターンオンされたとき）、−緒に図４のクリッパやスイング検出器として示されたような演算増幅器４０１のように行動する。Ｑｌのベース端子は演算増幅器４０１の非反転（＋）入力に該当し、Ｑ２のベース端子は演算増幅器４０１の反転（−）入力に該当し、Ｑ２及びＱ５のコレクタ間のノード５１は演算増幅器４０１の出力ＯＡに該当する。演算増幅器４０１は図５におけるクリッパやスイング検出器の実施例においては演算相互コンダクタンス増幅器（Ｏｐｅｒａｔｉｏｎａｌ　Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ　Ａｍｐｌｉｆｉｅｒ；０ＴＡ）である。“ 】ビで表わすノード又は端子は演算増幅器４０１の非反転ノード又は端子（＋）を定義する。’１３”で表示されたノード又は端子は演算増幅器４０１の反転（ −）ノード（あるいは端子）を定義し、これは図４のクリッパやスイング検出器の二つの入力端子のうちの−っである。

全体的に考慮された図４のクリッパやスイング検出器において、“ｌじで表示されたノードあるいは端子は二つの入力端子のうちの−っである。ノード１１は実質的な接地として機能する内部ノートである。抵抗Ｒ１はノード１１及び“７” で表わす端子間に接続され、この端子は図４のクリッパ又はスイング検出器の残りの入力端子である。

演算増幅器４０１には演算増幅器４０１の出力ＯＡからの入力接続と負荷としての抵抗Ｒ１と共にノード１１への非反転出力接続を有する帰還増幅器により、その出力ＯＡからその非反転（−）入力１１への縮退帰還か提供される。前記帰還増幅器は非反転出力接続１０として図４に示しているクリッパやスイング検出器の出力端子への又他の出力接続を有する。帰還増幅器はエミッタ負荷として抵抗Ｒ１を存し、Ｑ３のエミッタから図４のクリッパ又はスイング検出器の非反転出力接続ＮＯへの接続を存するＱ３の共通エミッタ増幅器接続として図４に示す。

エミッタ負荷としての抵抗Ｒ１と共に、共通エミッタ増幅器として接続されたバイポーラトランジスタＱ３によって提供された帰還増幅器はトランス抵抗増幅器として示されることができ、Ｑ３は電流電圧変換素子として抵抗Ｒ１を駆動するための電流増幅装置として機能する。しかし、共通トレイン増幅器あるいはソース−フォロワ接続での低閾値電圧電界効果トランジスタはバイポーラトランジスタＱ３を代置てきる。Ｑ２及びＱ５のコレクタ電流差はノードＯＡて漂遊キヤパシタンスに充填させ、電界効果トランジスタか相互導ｔ（ｔｒａｎｓｃｏｎｄｕｃｔ　１ｖｅ）増幅装置として応答する電圧を提供する。演算増幅器４０１が相互コンダクタンス増幅器というより電圧増幅器とあれば、バイポーラトランジスタＱ３や低しきい値電圧電界効果トランジスタのうちいずれか一つか帰還増幅器として電圧増幅器を形成するために、負荷としての抵抗Ｒ１と協力する相互導電増幅装置として機能する。

図１の全波整流器及び検出器回路はＶＨＳ形のビデオカートリッジレコーダ（ＶＣＲ）の再生電子装置に含まれるものであるか、このような再生電子装置を説明する前に、ＶＨ３録画に関する幾つの背景情報か提供される。ＶＨ３録画においては、複合映像信号に含まれている輝度及び色情報か相互に分離される。録画のために供給された色情報は、抑圧された６　２９　ｋＨｚ力ラーうンダ搬送波の直角振幅変調（ＱＡＭ）側波帯を含むカラーアンダ信号を発生するダウン変換で、４．２１ＭＨｚ搬送波の４相のうちいずれか一つと混合される。−１，２１ＭＨ２搬送波の位相整合は複合映像信号のライン及びフィールドによって決定されるに従って一ラインずつに基づいて選択され、選択信号は複合映像信号から分離された水平及び垂直同期パルスのカウントをデコーディングすることによって発生される。

輝度情報はより高い周波数の輝度搬送波を周波数変調するために使用される。結果するＦＭ信号では同期チップ（ｔｉｐ）が約３．４ＭＨｚ、黒レベルが約３．７ＭＨｚ、白レベルが約４．４ＭＨｚにある。

このＦＭ信号はバイアス周波数としてカラーアンダ側波帯に加えられ、結果する和信号はプリエンファシスされ、ＶＣＲ形の輸送器により垂直走査されるビデオテープを録画するために使用される。

図３には、図１の余波整流器及び検出回路が含まれるように設計されたＶ　ＨＳ形のビデオカートリッジレコーダ（ＶＣＲ）のための再生電子装置を示す。ビデオテープが再生される時、カラーアンダ側波帯及びＦＭ信号か相互に分離される。低域通過フィルタ３０９はカラーアンダ側波帯を復し、これは可変利得制御増幅器３０１に供給される。高域通過フィルタ３１１はＦＭ信号を復し、この信号を水平及び垂直同期パルスと共に輝度信号を再生するため、パルス計数形のＦＭ検出器３１３か復調する。

発振器３１５は４．２１ＭＨｚの搬送波を供給し、その位相整合は再生する間の複合映像信号のライン及びフィールドの計数により一ラインずつに基づいて選択されるか、或いは再発生された輝度信号から分離された水平及び垂直同期パルスを計数することで得られる。

特に、水平同期分離器３１７はＦＭ検出器３１３の出力信号から水平同期パルスを分離してモジューロ４の走査線計数器３１９により計数され、垂直同期分離器３２１はＦＭ検出器３１３の出力信号から垂直同期パルスを分離してモジューロ２のフィールド計数器３２３によって計数される。

アップコンバータ３２５は発振器３１５からの４相のうちいずれか一つの４．２１ＭＨｚ搬送波で可変利得制御増幅器３０１からのカラーアンダ側波帯をヘテロダインして、３．５８ＭＨｚ副搬送波を有する色側波帯を再発生する。３．５８ＭＨｚの中心周波数を有する帯域通過フィルタ３５１はアップコンバータ３２５の出力信号に応答し、映像側波帯からの再発生された３、　５８Ｍ　Ｈｚの色側波帯を分離する。

組合せ回路３２７はフィルタ３５１からの前記再発生された３、　５８ＭＨｚの色画波帯をＦＭ検出器３１３からの再発生された輝度信号と結合させ、ＶＣＲ再生電子装置に位置した低レベルテレビジョン信号送信機での映像搬送波を変調する映像変調器３２９に供給される複合映像信号を再発生する。

カラーアンダ側波帯のピーク振幅は、アップコンバータ３２５での４．２１ＭＨ２との混合前に可変利得制御増幅器３０１を使用して規制する。これはアップコンバータ３２５で混合器を過負荷させるのを防止し、一方、同時に混合器の全ダイナミック領域を使用する。

Ｊａｃｋ　Ｃｒａｆｔにより１９９２年７月ｌＯ日付けで特許許可サレタ米国特許番号！’Ｅｏ　７．　８９６．　４４２号“Ｃ０ＮＴＲ０ＬＬＥＤ　ＧＡＩＮ　ＡＭＰＬＩＦＩＥＲＷＩＴＨＯＵＴ　ＤＣ３ＨＴＦＴ　ＯＲ５ＩＧＮＡＬ　ＰＨＡＳＥ　ＲＥＶＥＲＳＡＬ　ＩＮ　ＬＯＡＤ　ＣＵＲＲＥＮＴ”に前記可変利得制御増幅器３０１の向上したタイプか開示されている。可変利得制御増幅器３０１はへＣＣループによりその利得が制御され、このＡＣＣループは可変利得制御増幅器３０１に加え、増幅器３０１からのカラーアンダ信号に応答して基準電圧Ｖ□、１として言及されたこの信号を供給する増幅器３０３と、参照としだカラーアンダ信号のバースト領域のための検出器１２及び１４を含む全波整流器と、検出器１２及び１４により、それらから引き出された全波整流されたカラーアンダ信号のカラー同期化バースト信号に応答してペデスタル電圧Ｖ−２，に加えられる全波整流バース＋−１圧を供給する電流電圧変換器１６と、電流電圧変換器１６から供給された全波整流バーストに応答してカラーアンダ信号の振幅を測定する信号を発生するピーク検出器１８及びカラーアンダ信号の振幅を測定する信号が基準電圧Ｖ＊！、２を超過するような傾向のある量に依存して、可変利得制御増幅器３０１のための利得制御信号を発生する比較器２２とを含む。

上記ＡＧＣは元にキードされたもので、検出器１２及び１４はカラーバーストの発生時にパーストゲート信号Ｖ。ＡＴＥか供給されたときにのみイネーブルされる。パーストゲート信号は水平同期分離器３１７からの水平同期パルスを受信してテレビジョン映像を示し、カラーバースト情報を含む走査線の間に各水平同期パルス後に所定の時間の間に（これら同期パルスに応答して）パーストゲート信号ＶＧＡＴｔを発生するパーストゲート発生器３３１によって発生される。

パーストゲート発生器３３１はライン計数器３１９からの走査線計数や垂直同期分離器３２１からの分離された垂直同期パルスを、バーストゲーティングパルスか垂直消去区間の間に不連続するときを決定するために使用される情報として受信可能である。このような接続の両方は、やっとそれらのうちいずれか一つのみ通常の実行で使用され、°これを図３に示す。

図３のキードＡＧＣは、カラーバーストがアップ変換（ｕｐ−ｃｏｎｖｅｒｓｉｏｎ）後に３．５８ＭＨｚで検出されるよりはアップ変換前にカラーアンダ信号から６２９ＫＨｚで検出されるという点において、従来のＶＣＲの再生電子装置で直面している点と異なる。

Ｃ，Ｈ，５ｔｒｏｌｌｅ等により１９９２年３月１２日付けで特許許可された米国特許番号第５，１１３．２６２号”ＶＩＤＥＯ５ＩＧＮＡＬ　ＲＥＣＯＲＤＩＮＧ　ＳＹＳＴＥＭ　ＥＮＡＢＬＩＮＧ　ＬＩＭＩＴＥＤ　ＢＡＮＤＷＩＤＴＨＲＥＣＯＲＤＩＮＧＡＮＤ　ＰＬＡＹＢＡＣＫ”に一般的に開示されているタイプのうちいずれか一つのような一層新たなタイプのＶＣＲでは、周波数変調されたルーフ（Ｉｕｍａ）搬送波から復調された輝度信号及びカラーアンダ信号のための時間軸補正器を使用するのが望ましい。米国特許番号第５，１１３，２６２号にはクロマ側波帯を分離する時間軸補正されたカラーアンダ信号と、これら側波帯とインタリーブされた動信号のディジタルフィルタリングか開示されている。時間軸補正器はテープの再生中に復讐される信号から得られた時間軸により書き込まれ、隣接走査線にかかる横断線ディジタルフィルタリングを容易にするより安定した時間軸により読み出されるディジタルメモリを使用する。輝度信号及びカラーアンダ信号はそれらがディジタルメモリに書き込みされる前にディジタル化されなければならず、効果的なコストのアナログ−ディジタル変換器で制限されたビット数の解像度（例えば、８）を一層効果的に使用するため、そのディジタル化に先立ってカラーアンダ信号を利得制置するのが実質に必要である。可変遅延時間軸補正及びアナログ−ディジタル変換器と複合映像信号のための通常の色帯域へのアップ変換間の多い処理段階は、アップ変換後にバースト振幅を検出する自動利得制１ａｌｌ（ＡＧＣ）ループてのトラッキング問題を引き起こし易く、このループは自動電制１１１（ＡＣＣ）ループとして更に特徴付けることかできる。

カラーアンダ信号からの８２９ＫＨｚでのカラーバーストの検出は３．５８１〜４Ｈｚでのカラーバーストの通常の検出より成就し難いが、パーストゲート区間で検出に利用できるサイクルの数が減少するので、単にカラーバーストの１．５サイクルが各走査線のノく一ストゲート区間の間に６２９ＫＨｚで発生する。キード同期検出を使用して雑音−免疫を成就するのはそれ以上便利ではない。これらをより少ないサイクルの６２９ＫＨｚカラーバーストピーク検出及びこれら間欠的に検出された６２９ＫＨｚカラーバーストを可変利得制御増幅器３０１への供給のための連続する直接制ｉｌｌ電位に拡大するためのフィルタリングは、３．５８Ｍ　ＨＺでのカラーバーストの通常の検出よｌ〕も多くの問題へかある。

本発明を実現する全波整流器回路はこれら問題点を克服するために開発された。

図３のクロマバースト検出器システムの部分として半波整流器１２及び１４と電流電圧変換器１６の動作を、図２の波形図を参照してより容易に説明する。図２の波形Ａは図１の端子１９及び２１の間に供給されるＡＣ入力信信号　ＤＩである。図３に示す増幅器３０３の出力で生成されたＶＲＥＦＩとして参照されるカラーアンダ信号を示す波形Ａは時間ｔ、及びｔ７間に発生する“バースト振幅及び時間ｔ、及びｔ４間に発生するライン情報信号を含む。ライン情報信号は二つの色差信号をエンコーディングするＱＡＭ側波帯を含む。

６２９ＫＨｚの周波数で発生する“バースト”信号は基準信号であり、増幅器３０１の利得を制御するために適切に検出するのが重要である。

”バースト”と確認される波形Ａの部分を参照すると“バースト”信号はＶ□、１に対して上向及び下向し、数ｍＶからＩＶ以上に至ることかできる振幅を有するＡＣ信号である。波形Ｂは時間ｔ、からｔ２まて論理“ハイ”であるゲート信号Ｖ。ＡＴＥである。波形Ｂは図３のパーストゲート発生器３３１から供給され、図１でこの波形はソース２０５によって発生されて端子２０７に供給される。

先に説明されたようにＶＧＡ４１か“ハイ′のときには半波整流器１２及び１４はイネーブルされ、Ｖい７．が“ロウ“のときには半波整流器１２及び１４はディスエーブルされる。結果的に、ＶＯＡＴＩが“ノ１イ”のときにのみ、上記言及されたように図２の波形Ｃに示すようにＶ、Ｅ、２に重畳された全波検出信号を生成するために検出された“バースト”信号の正及び負の波形がある。

■□□に重畳された全波整流信号Ｖｐ、は波形Ａに示されたタイプの“バースト ”信号に応答して、図１の回路のノード１６４で発生される信号である。ノード１６４での信号ＶＦＮはピーク検出器のトランジスタＱ１４“のベース端子に供給され、エミッターフ矛ロワ作用によりキャパシタＣ１をノード１６４での（Ｖ □降下より小さい）信号値に充填させる。

ピーク検出器１８の出力１８２での電圧Ｖ□は図２の波形りに示されたようにＶ　Ｇ　Ａオか“ハイ”のときはゲーティング周期の間に増加する。ゲーティング周期についで充電キャパシタＣ１は、波形りに示すようにＲ４及び比較器２２の入力コンダクタンスを通して徐々に放電される。Ｃ１及びＲ４及び比較器２２の入力コンダクタンスの値をＣ１か非常に徐々に放電されるようにする。

上記説明されたように、ゲーティング周期ｔ１からｔ、までの間にＱ２０を通じる伝導及びＱ２１を通じる伝導はターンオフされる。

ゲーティング周期が従ってから（ゲート信号が“ロウ″）、Ｑ２１を介する伝導はターンオンされてノード１６４及びＱ１０のベース端子を接地電位又はほぼ接地である電位にクランプする。これはある信号か電流電圧変換器１６からピーク検出器へ、それからキャパシタＣＩへ入力するのを防止する。

ピーク検出器の出力ＶＰＫはＱ１５及びＱ１６で構成された差動増幅器の一人力を限定するＱ１０のベース端子に供給される。基準電圧Ｖ、、３はＱ１７のベース端子に供給され、そのエミッタ電圧（ＶＲｔＦＩ　Ｖ□）はＱ１５とエミッタ接続構造を有する差動増幅器のＱ１０のベース端子に供給される。従って、ノード１８２での電圧ＶＩかＱ１６のベース端子での電圧より大きいときに０１５は伝導され、そのコレクタでの電圧■。２及びＶｏ、は、図３に示すような増幅器３０１の利得を制御し、他の制御機能を遂行するために使用され得る。

図１の振幅ピーク検出器は、３．５８ＭＨｚカラーバーストが検出されるＡＣＣループでカラーバーストのピーク振幅を検出するため選択的に使用され得る。キード同期検出器とは異なり、図１の振幅ピーク検出器は雑音−免疫ではない。しかし、雑音状態にある色差信号の振幅を減少するのは時々ＶＣＲやＴＶ上セツト設計者により意図的に追及される。図１の振幅ピーク検出器は所望のところでキード同期検出を提供するために簡単に変更される。これはノード２０＋から離れている抵抗Ｒ５の一端を連続動作電位Ｖｅｃではなく、３．５８ＭＨｚ比率て０に変換された動作；位ＶＣＣに接続されることでなされる。選択的に、３．５８ＭＨｚの矩形波（ｓｑｕａｒ　ｗａｒｅ）電流源かノード２０１に供給され得る。

図４及び図５に示された配置は当該分野に熟練されており、上記の説明を理解する者により、特に信号クリッピング又はキーイング能力（又は、テレビジョン受信器のためのキード同期信号分離器のように、両方の場合）を有する増幅器を望むとき、増幅器としてのより一般的な存用性を有する。例として、全波整流を遂行するための図１に示す検出器１２及び１４の接続は、絶対値回路か次ぐ信号コーラ（ｃｏｒｅｒ）としての使用のために変更されることができる。これは映像信号のための動き検出器で使用される機能で、例えばこの機能は映像信号でのフレーム対フレーム差を決定した後にフレーム対フレームランダム雑音に対する免疫を示す動き表示を発生するために使用される。こうした変更において、検出器１２の入力端子１１Ｎは下向する雑音の“ロウ”レベルに対する０３Ｎのコレクタ電流応答を抑圧するため、その入力端子７ＮでのＶ□□から電位において負にオフセットされる。そして、検出器１４の入力端子７Ｐは上向する雑音の“ロウ ”レベルに対するＱ３Ｐのコレクタ電流応答を抑圧するため、その入力端子１１ＰでのＶａｔ□電位から電位において正にオフセットされる。

後述する特許請求の範囲において、当該分野で熟練者は上述の技術か分かることによって可能となり、特別に説明され請求された望ましい実施例において多くの変形が設計可能になる。こうした変形は次の請求範囲においての更に広範囲内に含まれつる。

ｔ１ｔ２ｔ３　色信号　ｔ４

Claims

【特許請求の範囲】

１．入力端及び出力端と、非反転入力ノード、反転入力ノード及び出力ノードを有する差動入力増幅器と、前記出力ノードに入力接続を有し、縮退帰還ループの達成及び前記反転ノードの電位と同一に前記非反転ノードでの電位を維持するような前記反転入力ノードに電流を供給するために前記非反転入力ノードに第１出力接続を有し、前記出力端に第２出力接続を有する帰還増幅器と、前記非反転入力ノードと入力端との間にオーム値を有する抵抗素子と、基準電圧を前記反転入力ノードと前記入力端のうちの一方に供給し、前記基準電圧に対して変わる交流信号を前記反転入力ノード及び入力端のうちの他方に供給する手段とを含んでなることを特徴とする装置。
２．前記帰還増幅器は、主伝導路の両端を定義する第１及び第２電極、及び制御電極を有し、前記第１電極は前記出力端に接続され、前記第２電極は前記非反転ノードに接続され、前記制御電圧は前記出力ノードに接続されるトランジスタを含むことを特徴とする請求項１記載の装置。
３．前記差動入力増幅器は相互にエミッタ接続された差動増幅接続で第１伝導形の第１及び第２トランジスタを含むことと、前記帰還増幅器は前記第１伝導形に相補的な第２伝導形の第３トランジスタを含むことと、各トランジスタは伝導路の両端を定義する第１及び第２電極、及び制御電極を有することと、前記第１及び第２トランジスタの前記第１電極は共通接続され、電流源を通じて動作電位の第１点に接続されることと、前記第１トランジスタの制御電極及び前記第３トランジスタの第２電極は前記非反転入力ノードに接続されることと、前記第２トランジスタの制御電極は前記反転入力ノードに接続されることと、前記第２トランジスタの前記第２電極及び前記第３トランジスタの制御電極が前記出力ノードに接続されることを特徴とする請求項１記載の装置。
４．前記差動入力増幅器は、それぞれ伝導路の両端を定義する第１及び第２電極を有し、制御電極を有する前記第２伝導形の第４及び第５トランジスタと、第１トランジスタの第２電極及び動作電位の第２点間に第４トランジスタの伝導路を接続させ、第２トランジスタの第２電極及び動作電位の前記第２点間に第５トランジスタの伝導路を接続させる手段と、前記第４及び第５トランジスタの制御電極を前記第１トランジスタの第２電極に接続させる手段とを含んでいる電源ミラー増幅器を更に含むことを特徴とする請求項３記載の装置。
５．前記トランジスタがバイポーラトランジスタであることを特徴とする請求項４記載の装置。
６．前記第１，第２，及び第３トランジスタはバイポーラトランジスタであることと、各トランジスタで前記第１電極はエミッタで、前記第２電極はコレクタで、前記制御電極はベースであることを特徴とする請求項３記載の装置。
７．前記電流源がベース、エミッタ、及びコレクタを有する前記第１伝導形の第４トランジスタを含むことと、前記第４トランジスタの前記コレクタが前記第１及び第２トランジスタのエミッタに接続されることと、前記第４トランジスタの前記エミッタは動作電位の前記第１点に接続されることと、固定されたバイアス電位は選択された時間周期で前記第４トランジスタのベースに選択的に供給され、前記周期の間に増幅器をイネーブルさせることを特徴とする請求項６記載の装置。
８．前記増幅器は前記第１トランジスタの第２電極からの入力接続を有し、前記第２トランジスタの第２電極への出力接続を有する電流ミラー増幅器を更に含むことを特徴とする請求項３記載の装置。
９．前記電流ミラー増幅器は、それらを通じるそれぞれの主要伝導路の両端を限定する第１及び第２電極をそれぞれ有し、それぞれの制御電極をそれぞれ有する第４及び第５トランジスタと、動作電位の第２点と前記電流ミラー増幅器の入力接続との間に前記第４トランジスタの主要伝導路を接続させる手段と、動作電位の第２点と前記電流ミラー増幅器の出力接続との間に前記第５トランジスタの主要伝導路を接続させる手段と、前記第４トランジスタの制御電極での電位を調節して前記第１トランジスタの第２電極を通じる電流流れにより、前記第４トランジスタの主要伝導路を通じる電流流れを調節するための前記電流ミラー増幅器の入力接続から前記第４トランジスタの制御電極への帰還接続と、前記第５トランジスタの制御電極での電位を調節して、前記第４トランジスタの制御電極での電位と事実上同一にする手段とを含むことを特徴とする請求項８記載の装置。
１０．時々特別な極性にある、相互間に変わる入力信号電圧を受信する第１及び第２信号入力端と、相互間に動作電位差を有する第１及び第２電源端と、各トランジスタがベース、エミッタ及びコレクタを有する第１伝導形の第１，第２，第３，及び第４バイポーラトランジスタと、前記第２トランジスタのベースを前記第１信号入力端に接続させる手段と、前記第３トランジスタのベースを前記第２トランジスタのコレクタに接続させる手段と、前記第３トランジスタのコレクタ及び前記第１トランジスタのベースを第１ノードに接続させる手段と、前記第１ノードと前記第２信号の入力端との間に抵抗を提供する抵抗手段と、前記第２電源端及び前記第１及び第２トランジスタのコレクタ間に接続される電流供給手段と、第１及び第２トランジスタのエミッタを第２ノードに共通接続させる手段と、前記第２ノード及び前記第１電源端間に前記第４トランジスタのコレクターエミッタ間の通路を接続させる手段と、前記特別な極性である前記入力信号電圧に応答してのみコレクタ電流を伝導するように前記第３トランジスタが調節され、あるいは非伝導性である伝導に応答して、順方向バイアスを前記第４トランジスタのベース電極に選択的に供給して他の場合であれば、伝導のための非伝導性のコレクターエミッタ間の通路を調節する手段と、前記特別な極性の前記入力信号電圧の部分に応答して流れる前記第３トランジスタのエミッタ電流を出力信号として使用する手段とを含むことを特徴とする装置。
１１．前記第１及び第２信号入力端間に信号を供給する前記手段は、第１基準電圧を前記第１及び第２信号入力端のうちの一つに供給する手段と、前記第１基準電圧に対して変わる交流電流信号を各サイクルの１／２の間に前記第３トランジスタ及び前記抵抗手段を通じて電流を生成する前記第１及び第２信号入力端のうち残りの一つに供給し、電流は前記１／２サイクルの間に前記交流信号の振幅が増加するに従って増加する手段とを含むことを特徴とする請求項１０記載の装置。
１２．前記第１及び第２信号入力端間に信号を供給する手段は、第１基準電圧を前記第１信号入力端に供給する手段と、前記第１基準電圧に対して変化する交流電流信号を前記第３トランジスタ及び前記抵抗手段を通じて電流を生成する前記第２信号入力端に供給し、電流は前記交流信号の振幅が前記第１基準値より下向するに従って増加し、前記第１交流信号の振幅が前記第１基準値に対して正であるときにほぼ０と同じ手段とを含むことを特徴とする請求項１０記載の装置。
１３．前記第１及び第２信号入力端間に信号を供給する前記手段は、第１基準電圧を前記第２信号入力端に供給する手段と、前記第１基準気圧に対して変化する交流信号を前記第３トランジスタ及び前記抵抗手段を介して電流を生成する前記第１信号入力端に供給し、電流は前記交流信号の振幅が前記第１基準値に対して負であるときにほぼ０と同じ手段であることを特徴とする請求項１０記載の装置。
１４．前記第２電源端及び前記第１及び第２トランジスタのコレクタ端子間に接続された前記電流供給手段は、前記第１トランジスタの第２電極からの入力接続を有し、前記第２トランジスタの第２電極からの出力接続を有し、前記第２電源端への共通接続を有する電流ミラ−増幅器を含むことを特徴とする請求項１０記載の装置。
１５．前記風流ミラー増幅器は、それら通じるそれぞれの主要伝導路の両端を限定するそれぞれの第１及び第２電極をそれぞれ有しており、それぞれの制御電極をそれぞれ有する第４及び第５トランジスタと、前記電流ミラーの共通及び入力接続の間に前記第４トランジスタの主要伝導路を接続させる手段と、前記電流ミラーの共通及び出力接続の間に前記第５トランジスタの主要伝導路を接続させる手段と、前記第４トランジスタの制御電極での電位を調節して、前記第１トランジスタの第２電極を通じる電流流れにより前記第４トランジスタの主要伝導路を通じる電流流れを制御する、前記電流ミラーの入力接続から前記第４トランジスタの制御電極への帰還接続と、前記第５トランジスタの制御電極における電位を調節して、前記第４トランジスタの制御電極での電位と実質的に同一にする手段とを含むことを特徴とする請求項１４記載の装置。
１６．第１及び第２信号入力端と、動作電位の相互間の供給のための第１及び第２電源端と、各トランジスタが伝導路の両端を限定する第１及び第２電極及び制御電極を有する、第１伝導形の第１及び第２トランジスタ及び前記第１伝導形に相補的な第２伝導形の第３トランジスタと、第１及び第２トランジスタの第１電極を第１ノードに共通接続させる手段と、イネーブルされたとき、前記第１及び第２トランジスタが差動増幅器として作用せしめる前記第１ノードと前記第２電源端との間に選択的にイネーブルされる電流源を接続させる手段と、前記第３トランジスタの制御電極を前記第２トランジスタの第２電極に接続させる手段と、前記第２トランジスタの制御電極を前記第１信号入力端に接続させる手段と、前記第３トランジスタの第２電極及び前記第１トランジスタの制御電極を第２ノードに接続させる手段と、前記第２ノード及び前記第２信号入力端間の電流のための抵抗路を提供し、前記抵抗路は前記第２ノード及び前記第２信号の入力端間の抵抗値Ｒを示す手段と、前記第２電源端及び前記第１及び第２トランジスタの第２電極の間に接続された電流供給手段と、前記第１及び第２信号入力端の間に交流信号を提供し、それに応答してその振幅がＲで割られた交流信号振幅の関数である前記第３トランジスタの伝導路を経由して一方向出力電流を発化する手段とを含むことを特徴とする装置。
１７．入力信号の供給のためのもので、領域がゲーティング区間の間の絶対値に基づいて検出される入力信号端と、前記入力信号端からそれぞれの入力信号を受信するために接続され、第１クリッピング手段は第１基準電位より負である前記入力信号の領域に線形的に応答してそれぞれの出力信号を供給する出力端を有し、第２クリッピング手段は第２基準電位より正である前記入力信号の傾城に線形的に応答して、それぞれの出力信号を供給する出力端を有する第１及び第２の選択的にイネーブルされるクリッピング手段と、結合された出力信号を発生する前記第１及び第２クリッピング手段の出力信号は第２基準電位から遠くなる方向に第１基準電位を経てスイングするとか、前記第１基準電位から遠くなる方向に前記第２基準電位を経てスイングする領域を前記入力信号の絶対値に基づいて検出する信号和手段とを含む装置において、前記第１クリッピング手段が、ａ）前記入力信号端に接続される第１端を有し、第２端を有し、その第１端及び第２端の間で第１オーム値を示す第１抵抗素子と、ｂ）前記第１基準電位が供給される反転入力ノードを有し、前記第１抵抗素子の第２端に接続される非反転入力ノードを有し、出力ノードを有する第１差動入力増幅器と、ｃ）前記第１差動入力増幅器の出力からの入力接続を有し、前記第１クリッピング手段の出力端への共通接続を有し、前記第１差動入力増幅器の非反転入力ノードヘの出力接続を含むことを特徴とし、前記第２クリッピング手段が、ｄ）前記入力信号端に接続される第１端を有し、第２端を有し、その第１及び第２端の間で第２オーム値を示す第２抵抗素子と、ｅ）前記第２基準電位が供給される非反転入力ノードを有し、前記第２抵抗素子の第２端に接続される反転入力ノードを有し、出力ノードを有する第２差動入力増幅器と、ｆ）前記第２差動入力増幅器の出力ノードからの入力接続を有し、前記第２クリッピング手段の出力端への共通接続を有し、前記第２差動入力増幅器の非反転入力ノードヘの出力接続を有する第２電流帰還増幅手段とを含むことを特徴とする装置。
１８．前記第１及び第２基準電位が相互に同一であり、前記第１及び第２の選択的にイネーブルされるクリッピング手段はそれぞれ第１及び第２の選択的にイネーブルされる整流手段となることを特徴とする請求項１７記載の装置。
１９．前記第１及び第２の選択的にイネーブルされる整流手段が前記ゲーティング区間の間にイネーブルされることを特徴とし、前記ゲーティング区間がクロマバースト信号に該当することを特徴とする請求項１８記載の装置。
２０．前記和手段からの電流に応答して前記ゲーティング区間の間に前記交流信号の絶対値に比例する全波整流電圧を発生するために接続される電流電圧変換器を更に含むことを特徴とする請求項１９記載の装置。
２１．電流電圧変換手段からの電圧のピークを検出するために接続されるピーク検出手段と、前記ピーク検出手段による低域通過フィルタ手段を更に含むことを特徴とする請求項２０記載の装置。
２２．前記低域通過フィルタ手段に接続され、それに応答して可変利得増幅器に接続されている制御信号を発生する制御手段を更に含むことを特徴とする請求項２１記載の装置。
２３．第１及び第２入力信号端及び出力信号端と、各段が、ａ）非反転入力ノード、反転入力ノード及び出力ノードを有する増幅器と、ｂ）前記出力ノード及び前記非反転入力ノード間に接続されてそれらの間に縮退帰還を提供し、前記非反転入力ノードに電流を供給する帰還増幅器と、ｃ）オーム値を有する抵抗素子と、ｄ）前記非反転入力ノードと入力端子との間に前記抵抗素子を接続させる手段とを含み、各帰還増幅器が電流出力端子を有する第１及び第２半波整流器段と、第１半波整流器段の反転入力ノード及び第２半波整流器段の入力端を前記全波整流器のための前記第１入力信号端子に共に接続させる手段と、第１半波整流器段の入力端子及び第２半波整流器段の反転入力ノードを前記全波整流器のための前記第２入力信号端子に共に接続させる手段と、第１及び第２半波整流器段の電流出力端子を前記全波整流器のための前記出力信号端子に共に接続させる和手段とを含むことを特徴とする全波整流器。
２４．各段の反転入力ノード及び入力端子を前記第１及び第２信号入力端子に接続させる前記手段は、前記第１及び第２信号出力のうちいずれか一つには基準電圧を供給し、前記第１及び前記第２信号入力端子のうち残りの一つには前記基準電位に対して変化する交流電圧を供給する手段とを含むことを特徴とする請求項２３記載の全波整流器。
２５．領域が絶対値に基づいて検出される入力信号のそこへの供給のための入力信号端子と、第１クリッピング手段が第１基準電位より負である前記入力信号の領域に線形的に応答して各出力信号を供給する出力端子を有し、第２クリッピング手段が第２基準電位より正である前記入力信号の傾城に線形的に応答して各出力信号を供給する出力端子を有する、前記入力信号端子からの各入力信号を受信するために接続される第１及び第２クリッピング手段と、結合された出力信号を発生する前記第１及び第２クリッピング手段の出力信号が、第２基準電位から遠くなる方向に第１基準電位を経てスイングする前記入力信号、及び前記第１基準電位から遠くなる方向への前記第２基準電位を経てスイングする領域を絶対値に基づいて検出する信号和手段とを含む装置において、前記第１クリッピング手段が、ａ）前記入力信号端子に接続される第１端を有し、第２端を有し、その第１及び第２端の間で第１オーム値を示す第１抵抗素子と、ｂ）第１基準電位が供給される反転入力ノードを有し、前記第１抵抗素子の第２端に接続される非反転入力ノードを有し、出力ノードを有する第１差動入力増幅器と、ｃ）前記第１差動入力増幅器の出力ノードからの入力接続を有し、前記第１クリッピング手段の出力端子への共通接続を有し、前記第１差動入力増幅器の非反転入力ノードヘの出力接続を有する第１電流増幅器とを含むことを特徴とし、前記第２クリッピング手段が、ｄ）前記入力信号端子に接続される第１端を有し、第２端を有し、その第１及び第２端の間で第２オーム値を示す第２抵抗素子と、ｅ）前記第２基準電位が供給される非反転入力ノードを有し、前記第２抵抗素子の第２端に接続される反転入力ノードを有し、出力ノードを有する第２差動入力増幅器と、ｆ）前記第２差動入力増幅器の出力ノードからの入力接続を有し、前記第２クリッピング手段の出力端子への共通接続を有し、前記第２差動入力増幅器の非反転入力ノードヘの出力接続を有する第２電流帰還増幅器とを含むことを特徴とする装置。
２６．前記第１及び第２基準電位が相互に同一であり、前記第１及び第２の選択的にイネーブルされるクリッピング手段によりそれぞれ第１及び第２の選択的にイネーブルされる整流手段となることを特徴とする請求項２５記載の装置。