JPH07336015A - マルチチップモジュール用配線回路基板の製造方法 - Google Patents
マルチチップモジュール用配線回路基板の製造方法Info
- Publication number
- JPH07336015A JPH07336015A JP14530594A JP14530594A JPH07336015A JP H07336015 A JPH07336015 A JP H07336015A JP 14530594 A JP14530594 A JP 14530594A JP 14530594 A JP14530594 A JP 14530594A JP H07336015 A JPH07336015 A JP H07336015A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- silanol
- metal wiring
- circuit board
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 マルチチップモジュールの配線回路基板の層
間絶縁膜に、良好な平坦性とステップカバレージ性とを
付与し、しかも低コスト且つ良好な作業性で成膜できる
ようにする。 【構成】 耐熱絶縁性基板１、下層金属配線パターン
２、層間絶縁膜３及び上層金属配線パターン４が順次積
層されてなるマルチチップモジュール用配線回路基板の
当該層間絶縁膜３として、下層金属配線パターン２上に
シラノール含有液状組成物を塗布し、乾燥した後に焼成
して得られるＳｉＯ２膜を使用する。
間絶縁膜に、良好な平坦性とステップカバレージ性とを
付与し、しかも低コスト且つ良好な作業性で成膜できる
ようにする。 【構成】 耐熱絶縁性基板１、下層金属配線パターン
２、層間絶縁膜３及び上層金属配線パターン４が順次積
層されてなるマルチチップモジュール用配線回路基板の
当該層間絶縁膜３として、下層金属配線パターン２上に
シラノール含有液状組成物を塗布し、乾燥した後に焼成
して得られるＳｉＯ２膜を使用する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップを
搭載するためのマルチチップモジュール基板の製造方法
に関する。
搭載するためのマルチチップモジュール基板の製造方法
に関する。
【０００２】
【従来の技術】従来より、複数の半導体チップを互いに
連関して効率よく動作させるために、複数の半導体チッ
プを一つの配線回路基板に搭載したマルチチップモジュ
ールが広く使用されるようになっている。このような配
線回路基板の基本的な構造としては、図３に示すよう
に、ガラスエポキシ基板などの絶縁基板３１の表面に銅
又はＡｌなどからなる配線パターン３２と半導体チップ
搭載部Ａとが形成された構造を有する。
連関して効率よく動作させるために、複数の半導体チッ
プを一つの配線回路基板に搭載したマルチチップモジュ
ールが広く使用されるようになっている。このような配
線回路基板の基本的な構造としては、図３に示すよう
に、ガラスエポキシ基板などの絶縁基板３１の表面に銅
又はＡｌなどからなる配線パターン３２と半導体チップ
搭載部Ａとが形成された構造を有する。
【０００３】近年、このようなマルチチップモジュール
用配線回路基板に対しては、最近の急激な半導体チップ
の高集積化に伴い、より高密度の実装を可能とし、しか
もより高い放熱効率を実現できるような構造を有するこ
とが求められている。このため、図４に示すように、Ｓ
ｉ基板やＡｌ基板などの金属基板４１、ＳｉＯ２などの
金属酸化膜や絶縁性樹脂膜などの耐熱絶縁層４２、銅又
はＡｌなどの下層配線パターン４３、層間絶縁膜４４及
び銅又はＡｌなどの上層金属配線パターン４５が順次積
層された基板をマルチチップモジュールの配線回路基板
として用いることも試みられている。
用配線回路基板に対しては、最近の急激な半導体チップ
の高集積化に伴い、より高密度の実装を可能とし、しか
もより高い放熱効率を実現できるような構造を有するこ
とが求められている。このため、図４に示すように、Ｓ
ｉ基板やＡｌ基板などの金属基板４１、ＳｉＯ２などの
金属酸化膜や絶縁性樹脂膜などの耐熱絶縁層４２、銅又
はＡｌなどの下層配線パターン４３、層間絶縁膜４４及
び銅又はＡｌなどの上層金属配線パターン４５が順次積
層された基板をマルチチップモジュールの配線回路基板
として用いることも試みられている。
【０００４】このような配線回路基板の層間絶縁膜４４
としては、ＰＶＤ法（例えば、真空蒸着法、スパッタ
法、イオンプレーティング法など）やＣＶＤ法（例え
ば、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ
法など）により成膜された金属酸化膜又半導体酸化膜な
どの無機絶縁性膜や、ポリイミドなどの樹脂をコーティ
ングすることにより得られる有機絶縁性膜が使用されて
いる。
としては、ＰＶＤ法（例えば、真空蒸着法、スパッタ
法、イオンプレーティング法など）やＣＶＤ法（例え
ば、減圧ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ
法など）により成膜された金属酸化膜又半導体酸化膜な
どの無機絶縁性膜や、ポリイミドなどの樹脂をコーティ
ングすることにより得られる有機絶縁性膜が使用されて
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、ＰＶＤ
法やＣＶＤ法により成膜された無機絶縁膜は、耐熱性や
機械的特性の点では優れているものの、平坦性やステッ
プカバレージ性が十分でないために、図５に示すよう
に、下層配線パターン４３と上層配線パターン４５との
間Ｂでショートする場合があるという問題があった。こ
のほかにも、ＰＶＤ法やＣＶＤ法による成膜の場合に
は、安定した成膜レートが得られにくく、長い成膜時間
が必要とされ、膜厚の制御も難しい等の成膜作業性の問
題や、装置的に大掛かりとなるために成膜コストが上昇
するという問題もあった。なかでもＣＶＤ法の場合に
は、有毒ガスや可燃性ガスを使用するために安全性の点
でも問題があった。
法やＣＶＤ法により成膜された無機絶縁膜は、耐熱性や
機械的特性の点では優れているものの、平坦性やステッ
プカバレージ性が十分でないために、図５に示すよう
に、下層配線パターン４３と上層配線パターン４５との
間Ｂでショートする場合があるという問題があった。こ
のほかにも、ＰＶＤ法やＣＶＤ法による成膜の場合に
は、安定した成膜レートが得られにくく、長い成膜時間
が必要とされ、膜厚の制御も難しい等の成膜作業性の問
題や、装置的に大掛かりとなるために成膜コストが上昇
するという問題もあった。なかでもＣＶＤ法の場合に
は、有毒ガスや可燃性ガスを使用するために安全性の点
でも問題があった。
【０００６】一方、コーティング法により成膜された有
機絶縁性膜の場合には、平坦性、ステップカバレージ性
あるいは成膜コストの点では満足すべき特性を示すが、
無機絶縁膜に比べ耐熱性や機械的特性の点で不十分であ
るという問題があった。
機絶縁性膜の場合には、平坦性、ステップカバレージ性
あるいは成膜コストの点では満足すべき特性を示すが、
無機絶縁膜に比べ耐熱性や機械的特性の点で不十分であ
るという問題があった。
【０００７】本発明は、以上のような従来技術の問題点
を解決しようとするものであり、マルチチップモジュー
ルの配線回路基板の層間絶縁膜に、良好な平坦性とステ
ップカバレージ性とを付与し、しかも低コスト且つ良好
な作業性で成膜できるようにすることを目的とする。
を解決しようとするものであり、マルチチップモジュー
ルの配線回路基板の層間絶縁膜に、良好な平坦性とステ
ップカバレージ性とを付与し、しかも低コスト且つ良好
な作業性で成膜できるようにすることを目的とする。
【０００８】
【課題を解決するための手段】本発明者は、シラノール
含有液状組成物を下層金属配線パターン上に塗布し、乾
燥することによりシラノール含有層を形成し、その層を
焼成することにより得られるＳｉＯ２膜を層間絶縁膜と
して利用することにより上述の目的が達成できることを
見出し、本発明を完成させるに至った。
含有液状組成物を下層金属配線パターン上に塗布し、乾
燥することによりシラノール含有層を形成し、その層を
焼成することにより得られるＳｉＯ２膜を層間絶縁膜と
して利用することにより上述の目的が達成できることを
見出し、本発明を完成させるに至った。
【０００９】即ち、本発明は、耐熱絶縁性基板、下層金
属配線パターン、層間絶縁膜及び上層金属配線パターン
が順次積層されてなるマルチチップモジュール用配線回
路基板の製造方法において、層間絶縁膜の成膜工程が、
下層金属配線パターン上にシラノール含有液状組成物を
塗布し、乾燥した後に焼成してＳｉＯ２膜を形成する工
程からなることを特徴とする製造方法を提供する。
属配線パターン、層間絶縁膜及び上層金属配線パターン
が順次積層されてなるマルチチップモジュール用配線回
路基板の製造方法において、層間絶縁膜の成膜工程が、
下層金属配線パターン上にシラノール含有液状組成物を
塗布し、乾燥した後に焼成してＳｉＯ２膜を形成する工
程からなることを特徴とする製造方法を提供する。
【００１０】以下、本発明を図１に示す製造工程図
（ｉ）〜（ｉｉｉ）に従って詳細に説明する。
（ｉ）〜（ｉｉｉ）に従って詳細に説明する。
【００１１】工程（ｉ） まず、耐熱絶縁性基板１を用意し、その片面に下層金属
配線パターン２を形成する（図１（ａ））。下層金属配
線パターン２の形成は、公知の方法により行うことがで
き、例えば、耐熱絶縁性基板１上に、Ａｌ層あるいはＣ
ｕ層を蒸着法やスパッタ法などにより成膜し、そのＡｌ
層あるいはＣｕ層をフォトリソグラフ法によりパターニ
ングすることにより形成することができる。
配線パターン２を形成する（図１（ａ））。下層金属配
線パターン２の形成は、公知の方法により行うことがで
き、例えば、耐熱絶縁性基板１上に、Ａｌ層あるいはＣ
ｕ層を蒸着法やスパッタ法などにより成膜し、そのＡｌ
層あるいはＣｕ層をフォトリソグラフ法によりパターニ
ングすることにより形成することができる。
【００１２】耐熱絶縁性基板１としては、後述する層間
絶縁膜の焼成時の加熱に耐えられるものを適宜使用する
ことができる。例えば、表面に絶縁膜が形成された金属
板や、セラミックス基板などを使用することができる。
特に、表面に酸化膜が形成されたＳｉ基板又はＡｌ基板
を使用することが、高い放熱性の点で好ましい。
絶縁膜の焼成時の加熱に耐えられるものを適宜使用する
ことができる。例えば、表面に絶縁膜が形成された金属
板や、セラミックス基板などを使用することができる。
特に、表面に酸化膜が形成されたＳｉ基板又はＡｌ基板
を使用することが、高い放熱性の点で好ましい。
【００１３】工程（ｉｉ） 次に、下層金属配線パターン２の上に、シラノール含有
液状組成物を塗布し、乾燥することによりシラノール含
有層を形成し、その層を焼成することにより絶縁性のＳ
ｉＯ２層とする。このＳｉＯ２層が層間絶縁膜３となる
（図１（ｂ））。ここで、シラノール含有液状組成物
は、式（１）
液状組成物を塗布し、乾燥することによりシラノール含
有層を形成し、その層を焼成することにより絶縁性のＳ
ｉＯ２層とする。このＳｉＯ２層が層間絶縁膜３となる
（図１（ｂ））。ここで、シラノール含有液状組成物
は、式（１）
【００１４】
【化２】ＲｎＳｉ（ＯＨ）４−ｎ （１） （式中、Ｒはメチルなどの低級アルキルであり、ｎは１
〜３の数である）で表されるシラノール化合物をアルコ
ール類に溶解したものを好ましく使用することができ
る。組成物中における、式（１）の化合物の濃度は特に
限定されていないが、塗布性や安定性の点の観点からＳ
ｉＯ２に換算した場合には１〜２０重量％とすることが
好ましい。なお、シラノール含有液状組成物に、必要に
応じて、リン、ホウ素、ヒ素、アンチモンなどのドーパ
ント化合物を添加することができる。
〜３の数である）で表されるシラノール化合物をアルコ
ール類に溶解したものを好ましく使用することができ
る。組成物中における、式（１）の化合物の濃度は特に
限定されていないが、塗布性や安定性の点の観点からＳ
ｉＯ２に換算した場合には１〜２０重量％とすることが
好ましい。なお、シラノール含有液状組成物に、必要に
応じて、リン、ホウ素、ヒ素、アンチモンなどのドーパ
ント化合物を添加することができる。
【００１５】このようなシラノール含有液状組成物の塗
布方法としては、特に限定されていないが、均一で薄く
塗布できるスピンコート法を採用することが好ましい。
布方法としては、特に限定されていないが、均一で薄く
塗布できるスピンコート法を採用することが好ましい。
【００１６】シラノール含有液状組成物を乾燥してシラ
ノール含有層を形成する方法としても特に限定されず、
公知の方法を採用することができる。
ノール含有層を形成する方法としても特に限定されず、
公知の方法を採用することができる。
【００１７】シラノール含有層の焼成は、１００〜９０
０℃の温度で好ましく行うことができるが、より好まし
くは３段階のステップアニール法により行う。即ち、ま
ず、１００℃程度の温度で第１段階ベーク（第一の仮焼
成）を行うことによりシラノール含有層から溶剤を蒸発
させ、次に２５０〜３５０℃程度の温度で第２段階ベー
ク（第２の仮焼成）を行うことによりシラノール含有層
をガラス化し、次に４５０〜９００℃の温度で第３段階
ベーク（本焼成）を行うことによりシラノール含有層を
緻密化する。これにより、シラノール含有層がＳｉＯ２
膜となる。焼成時間は、焼成温度、シラノール化合物の
種類、層厚などに応じて適宜決定することができる。
０℃の温度で好ましく行うことができるが、より好まし
くは３段階のステップアニール法により行う。即ち、ま
ず、１００℃程度の温度で第１段階ベーク（第一の仮焼
成）を行うことによりシラノール含有層から溶剤を蒸発
させ、次に２５０〜３５０℃程度の温度で第２段階ベー
ク（第２の仮焼成）を行うことによりシラノール含有層
をガラス化し、次に４５０〜９００℃の温度で第３段階
ベーク（本焼成）を行うことによりシラノール含有層を
緻密化する。これにより、シラノール含有層がＳｉＯ２
膜となる。焼成時間は、焼成温度、シラノール化合物の
種類、層厚などに応じて適宜決定することができる。
【００１８】上述したように成膜された層間絶縁膜３
は、自己平坦度（Ｄ）が０．１〜０．２と非常に良好な
数値を示す。ここで、自己平坦度（Ｄ）は、図２に示す
ように、下層金属配線パターン３のステップ部分におけ
る層間絶縁膜３の実際の最小膜厚をＤmin とし、その最
小膜厚部分が理想的にカバーレージされたときの膜厚を
Ｄ0 としたときに、下式（Ａ）
は、自己平坦度（Ｄ）が０．１〜０．２と非常に良好な
数値を示す。ここで、自己平坦度（Ｄ）は、図２に示す
ように、下層金属配線パターン３のステップ部分におけ
る層間絶縁膜３の実際の最小膜厚をＤmin とし、その最
小膜厚部分が理想的にカバーレージされたときの膜厚を
Ｄ0 としたときに、下式（Ａ）
【００１９】
【数１】Ｄ＝１−Ｄmin/Ｄ0 （Ａ） で定義される。カバーレージが良好な場合には、Ｄmin
の値がＤ0 に近付くのでＤの数値は小さくなる。
の値がＤ0 に近付くのでＤの数値は小さくなる。
【００２０】なお、層間絶縁膜３の膜厚の制御は、シラ
ノール含有液状組成物の粘度、スピンコートの塗布条件
（回転数など）を適宜調整することにより容易に制御す
ることができる。
ノール含有液状組成物の粘度、スピンコートの塗布条件
（回転数など）を適宜調整することにより容易に制御す
ることができる。
【００２１】また、スピンコート法などを利用するため
に、ＰＶＤ法やＣＶＤ法などに比べ高スループットで成
膜することができる。
に、ＰＶＤ法やＣＶＤ法などに比べ高スループットで成
膜することができる。
【００２２】工程（ｉｉｉ） 層間絶縁膜３の上に、下層金属配線パターン２を形成し
た場合と同様に上層金属配線パターン４を形成する（図
１（ｃ））。これにより、本発明のマルチチップモジュ
ール用配線回路基板を得ることができる。
た場合と同様に上層金属配線パターン４を形成する（図
１（ｃ））。これにより、本発明のマルチチップモジュ
ール用配線回路基板を得ることができる。
【００２３】
【作用】本発明のマルチチップモジュール用配線回路基
板の製造方法においては、層間絶縁膜の形成の際に、ま
ず、有機絶縁膜を形成する場合と同様の操作により、シ
ラノール含有液状組成物を下層金属配線パターン３上に
塗布する。従って、低コストで平坦性とステップカバレ
ージ性の良好なシラノール含有層を形成することが可能
となる。そして、その良好な平坦性とステップカバレー
ジ性とを維持しながらその層を焼成することによりＳｉ
Ｏ２膜を形成する。従って、耐熱性と機械的特性に優れ
た無機絶縁膜の形成が可能となる。
板の製造方法においては、層間絶縁膜の形成の際に、ま
ず、有機絶縁膜を形成する場合と同様の操作により、シ
ラノール含有液状組成物を下層金属配線パターン３上に
塗布する。従って、低コストで平坦性とステップカバレ
ージ性の良好なシラノール含有層を形成することが可能
となる。そして、その良好な平坦性とステップカバレー
ジ性とを維持しながらその層を焼成することによりＳｉ
Ｏ２膜を形成する。従って、耐熱性と機械的特性に優れ
た無機絶縁膜の形成が可能となる。
【００２４】
【実施例】以下、本発明を実施例により具体的に説明す
る。
る。
【００２５】実施例１ 厚さ０．６２５ｍｍのＳｉウエハの表面に厚さ２μｍの
絶縁性酸化膜を形成した。
絶縁性酸化膜を形成した。
【００２６】次に、フォトリソグラフ法を利用して、そ
のＳｉウエハの片面に厚さ２μｍの配線パターンを形成
した。
のＳｉウエハの片面に厚さ２μｍの配線パターンを形成
した。
【００２７】次に、配線パターン上に、シラノール含有
液状組成物［ＳｉＯ２換算濃度２０重量％（ＯＣＤ、東
京応化工業株式会社製）］をスピンコート法により１５
秒間塗布し、乾燥してパターン凹部において１．５μｍ
厚のシラノール含有層を形成した。この操作を３回繰り
返すことにより、合計４μｍ厚のシラノール含有層を形
成した。
液状組成物［ＳｉＯ２換算濃度２０重量％（ＯＣＤ、東
京応化工業株式会社製）］をスピンコート法により１５
秒間塗布し、乾燥してパターン凹部において１．５μｍ
厚のシラノール含有層を形成した。この操作を３回繰り
返すことにより、合計４μｍ厚のシラノール含有層を形
成した。
【００２８】次に、４５０℃の焼成炉に投入し、３０分
間焼成して層間絶縁膜を形成した。得られた層間絶縁膜
の自己平坦度は０．１程度であった。
間焼成して層間絶縁膜を形成した。得られた層間絶縁膜
の自己平坦度は０．１程度であった。
【００２９】この層間絶縁膜上に、フォトリソグラフ法
を利用して厚さ４μｍの上層配線パターンを形成した。
これにより、マルチチップモジュール用配線回路基板を
得た。
を利用して厚さ４μｍの上層配線パターンを形成した。
これにより、マルチチップモジュール用配線回路基板を
得た。
【００３０】
【発明の効果】本発明によれば、マルチチップモジュー
ルの配線回路基板の層間絶縁膜に、良好な平坦性とステ
ップカバレージ性とを付与できる。しかも、そのような
層間絶縁膜を低コスト且つ良好な作業性で成膜できる。
ルの配線回路基板の層間絶縁膜に、良好な平坦性とステ
ップカバレージ性とを付与できる。しかも、そのような
層間絶縁膜を低コスト且つ良好な作業性で成膜できる。
【図１】本発明のマルチチップモジュール用配線回路基
板の製造方法の工程図である。
板の製造方法の工程図である。
【図２】自己平坦度の説明図である。
【図３】従来のマルチチップモジュール用配線回路基板
の断面図である。
の断面図である。
【図４】従来のマルチチップモジュール用配線回路基板
の断面図である。
の断面図である。
【図５】従来のマルチチップモジュール用配線回路基板
の問題点の説明図である。
の問題点の説明図である。
１ 耐熱絶縁性基板 ２ 下層金属配線パターン ３ 層間絶縁膜 ４ 上層金属配線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 23/522 Ｈ０５Ｋ 3/46 Ｔ 6921−4Ｅ Ｕ 6921−4Ｅ
Claims (5)
- 【請求項１】 耐熱絶縁性基板、下層金属配線パター
ン、層間絶縁膜及び上層金属配線パターンが順次積層さ
れてなるマルチチップモジュール用配線回路基板の製造
方法において、層間絶縁膜の成膜工程が、下層金属配線
パターン上にシラノール含有液状組成物を塗布し、乾燥
した後に焼成してＳｉＯ２膜を形成する工程からなるこ
とを特徴とする製造方法。 - 【請求項２】 シラノール含有液状組成物が式（１） 【化１】ＲｎＳｉ（ＯＨ）４−ｎ （１） （式中、Ｒは低級アルキルであり、ｎは１〜３の数であ
る）で表される化合物を含有する請求項１記載の製造方
法。 - 【請求項３】 シラノール含有液状組成物をスピンコー
ト法により塗布する請求項１又は２記載の製造方法。 - 【請求項４】 １００〜９００℃で焼成する請求項１〜
３のいずれかに記載の製造方法。 - 【請求項５】 耐熱絶縁性基板が、少なくとも下層金属
配線パターン側の表面に酸化膜が形成されたＳｉ基板又
はＡｌ基板である請求項１〜４のいずれかに記載の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530594A JPH07336015A (ja) | 1994-06-03 | 1994-06-03 | マルチチップモジュール用配線回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14530594A JPH07336015A (ja) | 1994-06-03 | 1994-06-03 | マルチチップモジュール用配線回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07336015A true JPH07336015A (ja) | 1995-12-22 |
Family
ID=15382085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14530594A Pending JPH07336015A (ja) | 1994-06-03 | 1994-06-03 | マルチチップモジュール用配線回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07336015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2012169550A1 (ja) * | 2011-06-06 | 2015-02-23 | 凸版印刷株式会社 | 金属箔パターン積層体，金属箔積層体，金属箔積層基板，太陽電池モジュール，及び金属箔パターン積層体の製造方法 |
| US10651320B2 (en) | 2010-11-19 | 2020-05-12 | Dsm Ip Assets B.V. | Method of manufacturing a circuit board by punching |
-
1994
- 1994-06-03 JP JP14530594A patent/JPH07336015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10651320B2 (en) | 2010-11-19 | 2020-05-12 | Dsm Ip Assets B.V. | Method of manufacturing a circuit board by punching |
| JPWO2012169550A1 (ja) * | 2011-06-06 | 2015-02-23 | 凸版印刷株式会社 | 金属箔パターン積層体，金属箔積層体，金属箔積層基板，太陽電池モジュール，及び金属箔パターン積層体の製造方法 |
| JP2017199918A (ja) * | 2011-06-06 | 2017-11-02 | ディーエスエム アイピー アセッツ ビー．ブイ． | 金属箔パターン積層体，金属箔積層体，金属箔積層基板，太陽電池モジュール，及び金属箔パターン積層体の製造方法 |
| US10672928B2 (en) | 2011-06-06 | 2020-06-02 | Dsm Ip Assets B.V. | Metal foil pattern layered body, metal foil layered body, metal foil multi-layer substrate, solar cell module, and method of manufacturing metal foil pattern layered body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100754757B1 (ko) | 초대규모 집적 회로를 위한 다층 구리 상호접속 방법 | |
| KR100206630B1 (ko) | 반도체장치의 제조방법 | |
| JPH05226480A (ja) | 半導体装置の製造方法 | |
| JPH08148559A (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| KR100197765B1 (ko) | 반도체장치의 제조방법 | |
| JPH0722160B2 (ja) | 集積回路上の絶縁性構成体及びその製造方法 | |
| JPH0936116A (ja) | 多層配線形成法 | |
| JPH07336015A (ja) | マルチチップモジュール用配線回路基板の製造方法 | |
| JPH0936117A (ja) | 多層配線形成法 | |
| JP2006222171A (ja) | 絶縁膜の形成方法、多層構造の形成方法および半導体装置の製造方法 | |
| JP3396791B2 (ja) | 絶縁膜の形成方法 | |
| JPH08306681A (ja) | 平坦化塗布絶縁膜の形成方法 | |
| JP3158835B2 (ja) | 半導体装置とその製造方法 | |
| JPH08316311A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JPH04125929A (ja) | 半導体装置の絶縁膜形成方法および半導体装置 | |
| JPH08264523A (ja) | Ｓｏｇ材料およびこれを用いた半導体装置の製造方法 | |
| JPH04359056A (ja) | 樹脂組成物と層間絶縁膜の形成方法 | |
| JPH04326732A (ja) | 半導体装置の製造方法 | |
| JPH01140632A (ja) | 半導体装置の製造方法 | |
| JPH1022383A (ja) | 半導体集積回路装置の製造方法 | |
| JP2883333B2 (ja) | 半導体装置の製造方法 | |
| JPH025551A (ja) | 半導体装置 | |
| JPH01206631A (ja) | 半導体装置の製造方法 | |
| JPH05198689A (ja) | 半導体装置及びその製造方法 | |
| KR20010063866A (ko) | 반도체 소자의 평탄화 방법 |