JPH08316311A - 半導体集積回路装置の製造方法および製造装置 - Google Patents
半導体集積回路装置の製造方法および製造装置Info
- Publication number
- JPH08316311A JPH08316311A JP7117031A JP11703195A JPH08316311A JP H08316311 A JPH08316311 A JP H08316311A JP 7117031 A JP7117031 A JP 7117031A JP 11703195 A JP11703195 A JP 11703195A JP H08316311 A JPH08316311 A JP H08316311A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- film
- solvent
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Coating Apparatus (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 スピンオングラス膜を用いた層間絶縁膜の平
坦化プロセスにおいて、ウエハレベルでのグローバルな
平坦化を実現する。 【構成】 配線を形成した半導体基板上にスピンオング
ラス膜を回転塗布した後、前記スピンオングラス膜をベ
ークして緻密化する工程に先だち、前記スピンオングラ
ス膜中の溶媒の揮発速度を遅くすることにより、配線上
と配線間スペース領域とにおけるスピンオングラス膜表
面の高低差を低減する。
坦化プロセスにおいて、ウエハレベルでのグローバルな
平坦化を実現する。 【構成】 配線を形成した半導体基板上にスピンオング
ラス膜を回転塗布した後、前記スピンオングラス膜をベ
ークして緻密化する工程に先だち、前記スピンオングラ
ス膜中の溶媒の揮発速度を遅くすることにより、配線上
と配線間スペース領域とにおけるスピンオングラス膜表
面の高低差を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、スピンオングラス(Spin On Gla
ss: ＳＯＧ) 膜を用いた層間絶縁膜の平坦化に適用して
有効な技術に関するものである。
製造技術に関し、特に、スピンオングラス(Spin On Gla
ss: ＳＯＧ) 膜を用いた層間絶縁膜の平坦化に適用して
有効な技術に関するものである。
【０００２】
【従来の技術】ＬＳＩの高集積化、高速化、高機能化に
伴い、半導体素子上の配線段差が増大の一途を辿ってい
ることから、下層の配線と上層の配線とを絶縁する層間
絶縁膜の平坦化技術がＬＳＩの製造歩留りおよび信頼性
を確保する上で必須の技術となっている。
伴い、半導体素子上の配線段差が増大の一途を辿ってい
ることから、下層の配線と上層の配線とを絶縁する層間
絶縁膜の平坦化技術がＬＳＩの製造歩留りおよび信頼性
を確保する上で必須の技術となっている。
【０００３】層間絶縁膜を平坦化するには、通常、一層
の酸化シリコン膜のみでは困難である。そこで従来よ
り、ＣＶＤ法で堆積した酸化シリコン膜の上にスピンオ
ングラス（ＳＯＧ）膜を回転塗布し、配線間のスペース
領域に生じた酸化シリコン膜の凹部にＳＯＧ膜を埋め込
むことが行われている。
の酸化シリコン膜のみでは困難である。そこで従来よ
り、ＣＶＤ法で堆積した酸化シリコン膜の上にスピンオ
ングラス（ＳＯＧ）膜を回転塗布し、配線間のスペース
領域に生じた酸化シリコン膜の凹部にＳＯＧ膜を埋め込
むことが行われている。
【０００４】例えば特開平３−７２６９３号公報には、
プラズマＣＶＤ法で酸化シリコン膜を堆積した後、その
上にＳＯＧ膜を回転塗布し、これを熱処理（ベーク）し
て緻密化した後、エッチバックによりその表面を平坦化
し、さらにこのＳＯＧ膜の上に第２の酸化シリコン膜を
プラズマＣＶＤ法で堆積する層間絶縁膜の平坦化方法が
記載されている。
プラズマＣＶＤ法で酸化シリコン膜を堆積した後、その
上にＳＯＧ膜を回転塗布し、これを熱処理（ベーク）し
て緻密化した後、エッチバックによりその表面を平坦化
し、さらにこのＳＯＧ膜の上に第２の酸化シリコン膜を
プラズマＣＶＤ法で堆積する層間絶縁膜の平坦化方法が
記載されている。
【０００５】半導体製造工程で層間絶縁膜材料として使
用されるＳＯＧ膜には、大別して無機系のものと有機系
のものとがある。
用されるＳＯＧ膜には、大別して無機系のものと有機系
のものとがある。
【０００６】無機系のＳＯＧ膜は、シラノール（Ｓｉ
（ＯＨ)4) をベースとするもので、通常、耐クラック性
を向上させるためにリン（Ｐ）などが添加されている。
使用時には、有機溶媒に溶かした薬液を数千回転／分の
速度で半導体ウエハ上に回転塗布し、これをベークして
溶媒を揮発させ、シラノール基同士を脱水縮合させる。
（ＯＨ)4) をベースとするもので、通常、耐クラック性
を向上させるためにリン（Ｐ）などが添加されている。
使用時には、有機溶媒に溶かした薬液を数千回転／分の
速度で半導体ウエハ上に回転塗布し、これをベークして
溶媒を揮発させ、シラノール基同士を脱水縮合させる。
【０００７】一方、有機系のＳＯＧ膜は、アルキルアル
コキシシラン（Ｒn −Ｓｉ（ＯＲ)4-n, Ｒはメチル基、
エチル基など、ｎは１〜３）をベースとするもので、無
機系のＳＯＧ膜に比べて耐クラック性、耐湿性が高いと
いう特徴がある。使用時には、前述した無機系のＳＯＧ
膜と同様、有機溶媒に溶かした薬液を数千回転／分の速
度で半導体ウエハ上に回転塗布後、ベークして溶媒を揮
発させる。
コキシシラン（Ｒn −Ｓｉ（ＯＲ)4-n, Ｒはメチル基、
エチル基など、ｎは１〜３）をベースとするもので、無
機系のＳＯＧ膜に比べて耐クラック性、耐湿性が高いと
いう特徴がある。使用時には、前述した無機系のＳＯＧ
膜と同様、有機溶媒に溶かした薬液を数千回転／分の速
度で半導体ウエハ上に回転塗布後、ベークして溶媒を揮
発させる。
【０００８】ＳＯＧ膜を回転塗布するには、ＳＯＧ塗布
装置が使用される。ＳＯＧ塗布装置には、大気中に開放
した塗布カップを使用する方式と、密閉した雰囲気中で
ウエハを塗布カップごと回転する回転カップ塗布方式と
があるが、後者の回転カップ塗布方式は、前者の方式に
比べて有機溶媒の揮発速度は遅くなるが、ＳＯＧ膜表面
の平坦性に優れている。
装置が使用される。ＳＯＧ塗布装置には、大気中に開放
した塗布カップを使用する方式と、密閉した雰囲気中で
ウエハを塗布カップごと回転する回転カップ塗布方式と
があるが、後者の回転カップ塗布方式は、前者の方式に
比べて有機溶媒の揮発速度は遅くなるが、ＳＯＧ膜表面
の平坦性に優れている。
【０００９】
【発明が解決しようとする課題】近年、ＬＳＩの高集積
化に伴い、フォトマスクの焦点深度がますます小さくな
り、半導体ウエハ全体の段差を焦点深度以下に抑える平
坦化技術が必要になっていることから、ＳＯＧ膜を用い
て層間絶縁膜を平坦化する場合においても、ウエハレベ
ルでのグローバルな平坦化を実現する技術が求められて
いる。
化に伴い、フォトマスクの焦点深度がますます小さくな
り、半導体ウエハ全体の段差を焦点深度以下に抑える平
坦化技術が必要になっていることから、ＳＯＧ膜を用い
て層間絶縁膜を平坦化する場合においても、ウエハレベ
ルでのグローバルな平坦化を実現する技術が求められて
いる。
【００１０】具体的には、例えば電源配線のような幅の
広い配線が形成された配線層の上部をＳＯＧ膜を含む層
間絶縁膜で被覆する場合、幅の広い配線の上ではＳＯＧ
膜の流動性が低いために、膜の表面に配線段差に沿った
凹凸が生じ、この結果、フォトレジストをマスクにして
層間絶縁膜に接続孔を形成する際に充分なフォーカスマ
ージンが得られないという問題が生じており、その解決
が求められている。
広い配線が形成された配線層の上部をＳＯＧ膜を含む層
間絶縁膜で被覆する場合、幅の広い配線の上ではＳＯＧ
膜の流動性が低いために、膜の表面に配線段差に沿った
凹凸が生じ、この結果、フォトレジストをマスクにして
層間絶縁膜に接続孔を形成する際に充分なフォーカスマ
ージンが得られないという問題が生じており、その解決
が求められている。
【００１１】本発明の目的は、ＳＯＧ膜を用いた層間絶
縁膜の平坦化プロセスにおいて、ウエハレベルでのグロ
ーバルな平坦化を実現することのできる技術を提供する
ことにある。
縁膜の平坦化プロセスにおいて、ウエハレベルでのグロ
ーバルな平坦化を実現することのできる技術を提供する
ことにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１４】本発明の半導体集積回路装置の製造方法
は、配線を形成した半導体基板上に第１の絶縁膜を堆積
する工程と、前記第１の絶縁膜上にスピンオングラス膜
を回転塗布する工程と、前記スピンオングラス膜中の溶
媒の揮発速度を遅くするように制御する工程と、前記ス
ピンオングラス膜をベークして緻密化する工程と、前記
スピンオングラス膜をエッチバックしてその表面を平坦
化する工程と、前記スピンオングラス膜上に第２の絶縁
膜を堆積する工程とを含んでいる。
は、配線を形成した半導体基板上に第１の絶縁膜を堆積
する工程と、前記第１の絶縁膜上にスピンオングラス膜
を回転塗布する工程と、前記スピンオングラス膜中の溶
媒の揮発速度を遅くするように制御する工程と、前記ス
ピンオングラス膜をベークして緻密化する工程と、前記
スピンオングラス膜をエッチバックしてその表面を平坦
化する工程と、前記スピンオングラス膜上に第２の絶縁
膜を堆積する工程とを含んでいる。
【００１５】本発明の半導体集積回路装置の製造装置
は、密閉した雰囲気中で半導体ウエハを塗布カップごと
回転させる回転カップ部と、前記回転カップ部内で前記
半導体ウエハの表面に回転塗布されたスピンオングラス
膜中の溶媒の揮発速度を遅くするための機構とを備えて
いる。
は、密閉した雰囲気中で半導体ウエハを塗布カップごと
回転させる回転カップ部と、前記回転カップ部内で前記
半導体ウエハの表面に回転塗布されたスピンオングラス
膜中の溶媒の揮発速度を遅くするための機構とを備えて
いる。
【００１６】
【作用】上記した手段によれば、スピンオングラス膜を
回転塗布した後、前記スピンオングラス膜をベークして
緻密化する工程に先だって、前記スピンオングラス膜中
の溶媒の揮発速度を遅くすることにより、配線上と配線
間スペース領域とにおけるスピンオングラス膜表面の高
低差を低減することができる。
回転塗布した後、前記スピンオングラス膜をベークして
緻密化する工程に先だって、前記スピンオングラス膜中
の溶媒の揮発速度を遅くすることにより、配線上と配線
間スペース領域とにおけるスピンオングラス膜表面の高
低差を低減することができる。
【００１７】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００１８】まず、ＳＯＧ塗布装置を用いて厚さ１μm
の配線上にＳＯＧ膜を回転塗布、ベークした場合の膜の
塗布形状を数値計算で求めた。計算方法は、以下に示す
方法に従い、基板上に周期的な二次元段差がある場合に
おけるＳＯＧ膜の収縮乾燥過程を解析した。
の配線上にＳＯＧ膜を回転塗布、ベークした場合の膜の
塗布形状を数値計算で求めた。計算方法は、以下に示す
方法に従い、基板上に周期的な二次元段差がある場合に
おけるＳＯＧ膜の収縮乾燥過程を解析した。
【００１９】配線を形成したウエハを回転させながらそ
の上に塗布材料を滴下し、遠心力でウエハ全面に広げた
直後の膜形状を図１の一点鎖線で示す。塗布直後は膜厚
が厚いために流動が速く、その表面はほぼ完全に平坦に
なる。その後、膜中の溶媒が揮発し、膜が収縮する。こ
のときは気相中の溶媒蒸気の拡散が支配的であるため
に、膜の収縮速度はウエハ全面でほぼ一定となり、図１
の破線で示すように、膜の表面が平面のまま収縮する。
配線上の膜がほとんど固形分だけになった後は、配線間
のスペース領域の凹部のみが収縮するが、ほとんど固形
分だけになってもまだ流動性があるために、図１の実線
で示すように、表面張力によって流動しながら収縮す
る。全体が固形分だけになった後、膜はベークされ緻密
になる。
の上に塗布材料を滴下し、遠心力でウエハ全面に広げた
直後の膜形状を図１の一点鎖線で示す。塗布直後は膜厚
が厚いために流動が速く、その表面はほぼ完全に平坦に
なる。その後、膜中の溶媒が揮発し、膜が収縮する。こ
のときは気相中の溶媒蒸気の拡散が支配的であるため
に、膜の収縮速度はウエハ全面でほぼ一定となり、図１
の破線で示すように、膜の表面が平面のまま収縮する。
配線上の膜がほとんど固形分だけになった後は、配線間
のスペース領域の凹部のみが収縮するが、ほとんど固形
分だけになってもまだ流動性があるために、図１の実線
で示すように、表面張力によって流動しながら収縮す
る。全体が固形分だけになった後、膜はベークされ緻密
になる。
【００２０】計算においては、（１）粘性係数などの物
性値は、膜厚によらず一定、（２）回転による遠心力、
慣性力、重力は、表面張力や粘性力より小さいため無
視、（３）基板に沿った方向の長さに比較して膜厚方向
の長さが小さいため、基板に沿った方向の速度変化は膜
厚方向の変化に比べて小さく、省略できる（境界層近
似）ことから、膜表面のｚ座標（ｚ1)は、次の式（１）
で表される。
性値は、膜厚によらず一定、（２）回転による遠心力、
慣性力、重力は、表面張力や粘性力より小さいため無
視、（３）基板に沿った方向の長さに比較して膜厚方向
の長さが小さいため、基板に沿った方向の速度変化は膜
厚方向の変化に比べて小さく、省略できる（境界層近
似）ことから、膜表面のｚ座標（ｚ1)は、次の式（１）
で表される。
【００２１】
【数１】
【００２２】ここで、ｔ＝時間、ｚ0 ＝基板表面のｚ座
標（膜厚はｚ1 −ｚ0)、σ＝表面張力、μ＝粘性係数で
ある。境界条件は、配線上の中央（ｘ＝０）と配線間ス
ペース領域の中央（ｘ＝ｘ2)とで対称であることから、
次の式（２）および式（３）で表される。
標（膜厚はｚ1 −ｚ0)、σ＝表面張力、μ＝粘性係数で
ある。境界条件は、配線上の中央（ｘ＝０）と配線間ス
ペース領域の中央（ｘ＝ｘ2)とで対称であることから、
次の式（２）および式（３）で表される。
【００２３】
【数２】
【００２４】式（１）の数値計算は、時間項に対して陰
解法とした。ｘ方向のメッシュ分割を約２０とし、式
（１）より各メッシュ点毎の膜厚の修正量を未知数とし
た行列式を求め、次いでガウス法により修正量を求め、
各時間ステップにおいて膜厚の修正量が１nm以下になる
まで約２０回修正を反復した。その計算結果は、式
（１）をルンゲクッタ法によって数値積分した結果と一
致した。ＳＯＧ膜の表面張力は、有機系のＳＯＧ（日立
化成工業（株）製、「ＨＳＧ」）と同じ0.０２７Ｎ／
ｍ、粘性係数は0.００１７４kg／smとした。
解法とした。ｘ方向のメッシュ分割を約２０とし、式
（１）より各メッシュ点毎の膜厚の修正量を未知数とし
た行列式を求め、次いでガウス法により修正量を求め、
各時間ステップにおいて膜厚の修正量が１nm以下になる
まで約２０回修正を反復した。その計算結果は、式
（１）をルンゲクッタ法によって数値積分した結果と一
致した。ＳＯＧ膜の表面張力は、有機系のＳＯＧ（日立
化成工業（株）製、「ＨＳＧ」）と同じ0.０２７Ｎ／
ｍ、粘性係数は0.００１７４kg／smとした。
【００２５】図２は、配線間スペース領域の膜が収縮速
度0.２μm/s にて５秒間に１μm 収縮したときの形状変
化の計算解析結果を模式的に示す図である。ただし、配
線および配線間スペース領域の幅＝２００μm 、配線段
差の高さ＝１μm 、配線段差の傾斜幅＝１０μm 、配線
上の初期膜厚＝１μm とした。１μm 収縮したときの膜
の表面に0.７μm の高低差が生じている。同図の破線
は、液膜の流動がない場合の形状変化を示している。
度0.２μm/s にて５秒間に１μm 収縮したときの形状変
化の計算解析結果を模式的に示す図である。ただし、配
線および配線間スペース領域の幅＝２００μm 、配線段
差の高さ＝１μm 、配線段差の傾斜幅＝１０μm 、配線
上の初期膜厚＝１μm とした。１μm 収縮したときの膜
の表面に0.７μm の高低差が生じている。同図の破線
は、液膜の流動がない場合の形状変化を示している。
【００２６】次に、上記と同じ計算条件で［（表面張
力）×（収縮時間）／（粘性係数）］を変化させたとき
の膜表面の高低差を図３に示す。なお、配線間スペース
領域での収縮量が１μm 一定となるように、収縮速度は
収縮時間に逆比例させた。表面張力を大きくしたり、粘
性係数を小さくしたり、収縮時間を長くしたりすること
が、膜表面の高低差の低減に有効であることが判る。有
機ＳＯＧ膜の表面張力＝0.０２７Ｎ／ｍ、粘性係数＝0.
００１７４kg／smを用いて計算した場合、収縮時間つま
り乾燥時間を５秒×５＝２５秒以上にすると膜表面の高
低差は約0.３μm以下となり、一般的に十分なフォトレ
ジストのフォーカスマージンが得られることが判る。
力）×（収縮時間）／（粘性係数）］を変化させたとき
の膜表面の高低差を図３に示す。なお、配線間スペース
領域での収縮量が１μm 一定となるように、収縮速度は
収縮時間に逆比例させた。表面張力を大きくしたり、粘
性係数を小さくしたり、収縮時間を長くしたりすること
が、膜表面の高低差の低減に有効であることが判る。有
機ＳＯＧ膜の表面張力＝0.０２７Ｎ／ｍ、粘性係数＝0.
００１７４kg／smを用いて計算した場合、収縮時間つま
り乾燥時間を５秒×５＝２５秒以上にすると膜表面の高
低差は約0.３μm以下となり、一般的に十分なフォトレ
ジストのフォーカスマージンが得られることが判る。
【００２７】次に、ＳＯＧ膜中の溶媒の揮発速度を遅く
するための機構を設けた本実施例のＳＯＧ塗布装置につ
いて説明する。
するための機構を設けた本実施例のＳＯＧ塗布装置につ
いて説明する。
【００２８】図４は、このＳＯＧ塗布装置の要部を示す
断面図である。この装置は、密閉した雰囲気中でウエハ
を塗布カップごと回転させる回転カップ部１００を備え
たもので、上部回転カップ１０１ａと下部回転カップ１
０１ｂとで構成されたチャンバの中央には、半導体ウエ
ハ１０２を水平に保持する真空チャック１０３が設けら
れている。
断面図である。この装置は、密閉した雰囲気中でウエハ
を塗布カップごと回転させる回転カップ部１００を備え
たもので、上部回転カップ１０１ａと下部回転カップ１
０１ｂとで構成されたチャンバの中央には、半導体ウエ
ハ１０２を水平に保持する真空チャック１０３が設けら
れている。
【００２９】半導体ウエハ１０２の表面にＳＯＧを塗布
するには、回転カップ部１００を数千回転／分の速度で
水平方向に回転させながら、有機溶媒に溶かしたＳＯＧ
の薬液を半導体ウエハ１０２上に滴下し、遠心力で半導
体ウエハ１０２の全面に広げる。その後、回転カップ部
１００を回転させたままにすると、薬液中の溶媒が半導
体ウエハ１０２の表面からある程度揮発し、排気管１０
４を通じてチャンバの外部に排出される。このとき、チ
ャンバにはパージガス供給管１０５を通じて窒素などの
不活性ガスが供給され、内部の気圧がほぼ一定に保たれ
る。
するには、回転カップ部１００を数千回転／分の速度で
水平方向に回転させながら、有機溶媒に溶かしたＳＯＧ
の薬液を半導体ウエハ１０２上に滴下し、遠心力で半導
体ウエハ１０２の全面に広げる。その後、回転カップ部
１００を回転させたままにすると、薬液中の溶媒が半導
体ウエハ１０２の表面からある程度揮発し、排気管１０
４を通じてチャンバの外部に排出される。このとき、チ
ャンバにはパージガス供給管１０５を通じて窒素などの
不活性ガスが供給され、内部の気圧がほぼ一定に保たれ
る。
【００３０】本実施例のＳＯＧ塗布装置の特徴の一つ
は、排気管１０４の途中に溶媒の排気量を調整するため
のコントローラ１０６を設けると共に、パージガス供給
管１０５の途中にパージガスの供給量を調整するための
コントローラ１０７を設けたことにある。これにより、
溶媒の排気量とパージガスの供給量とを少なくすること
で溶媒の揮発速度を遅くすることができる。
は、排気管１０４の途中に溶媒の排気量を調整するため
のコントローラ１０６を設けると共に、パージガス供給
管１０５の途中にパージガスの供給量を調整するための
コントローラ１０７を設けたことにある。これにより、
溶媒の排気量とパージガスの供給量とを少なくすること
で溶媒の揮発速度を遅くすることができる。
【００３１】また、このＳＯＧ塗布装置は、真空チャッ
ク１０３に保持された半導体ウエハ１０２の裏面に冷却
機構１０８を備えている。これにより、半導体ウエハ１
０２の温度を室温（約２５℃）よりも低くすることがで
きるので、溶媒の揮発速度を遅くすることができる。さ
らに、このＳＯＧ塗布装置のチャンバには、溶媒供給管
１０９を通じてＳＯＧ薬液中の溶媒とほぼ同じ組成の溶
媒が供給されるようになっている。溶媒供給管１０９か
らチャンバに溶媒が供給されるとチャンバ内の溶媒の蒸
気圧が高くなるので、半導体ウエハ１０２の表面からの
溶媒の揮発速度が遅くなる。溶媒の供給量は、溶媒供給
管１０９の途中に設けたコントローラ１１０によって調
整する。
ク１０３に保持された半導体ウエハ１０２の裏面に冷却
機構１０８を備えている。これにより、半導体ウエハ１
０２の温度を室温（約２５℃）よりも低くすることがで
きるので、溶媒の揮発速度を遅くすることができる。さ
らに、このＳＯＧ塗布装置のチャンバには、溶媒供給管
１０９を通じてＳＯＧ薬液中の溶媒とほぼ同じ組成の溶
媒が供給されるようになっている。溶媒供給管１０９か
らチャンバに溶媒が供給されるとチャンバ内の溶媒の蒸
気圧が高くなるので、半導体ウエハ１０２の表面からの
溶媒の揮発速度が遅くなる。溶媒の供給量は、溶媒供給
管１０９の途中に設けたコントローラ１１０によって調
整する。
【００３２】溶媒の揮発速度を遅くするには、上記した
手段の他、例えばあらかじめ室温以下に冷却しておいた
パージガスをパージガス供給管１０５を通じてチャンバ
に供給してもよい。あるいは、ＳＯＧの薬液中の溶媒の
一部を高沸点溶剤で置き換えてもよい。
手段の他、例えばあらかじめ室温以下に冷却しておいた
パージガスをパージガス供給管１０５を通じてチャンバ
に供給してもよい。あるいは、ＳＯＧの薬液中の溶媒の
一部を高沸点溶剤で置き換えてもよい。
【００３３】図５に示すＳＯＧ塗布装置は、回転カップ
部１００とは別に乾燥室１１１を備えており、この乾燥
室１１１に溶媒の揮発速度を遅くするための前述した機
構を設けたものである。半導体ウエハ１０２は、回転カ
ップ部１００でＳＯＧの薬液が塗布された後、搬送室１
１２を通じて乾燥室１１１に運ばれ、そこで通常よりも
長時間かけて薬液中の溶媒が揮発される。その際、溶媒
の揮発速度を遅くするための前述した機構を搬送室１１
２にも設けることで、溶媒の揮発速度をより高精度に制
御することができる。
部１００とは別に乾燥室１１１を備えており、この乾燥
室１１１に溶媒の揮発速度を遅くするための前述した機
構を設けたものである。半導体ウエハ１０２は、回転カ
ップ部１００でＳＯＧの薬液が塗布された後、搬送室１
１２を通じて乾燥室１１１に運ばれ、そこで通常よりも
長時間かけて薬液中の溶媒が揮発される。その際、溶媒
の揮発速度を遅くするための前述した機構を搬送室１１
２にも設けることで、溶媒の揮発速度をより高精度に制
御することができる。
【００３４】その後、半導体ウエハ１０２は、ＳＯＧ塗
布装置の図示しないベーク室に搬送され、ここで薬液中
の溶媒が完全に揮発されることにより、緻密なＳＯＧ膜
が形成される。
布装置の図示しないベーク室に搬送され、ここで薬液中
の溶媒が完全に揮発されることにより、緻密なＳＯＧ膜
が形成される。
【００３５】次に、上記ＳＯＧ塗布装置を用いた半導体
集積回路装置の具体的な製造方法について、図６〜図１
１を用いて説明する。
集積回路装置の具体的な製造方法について、図６〜図１
１を用いて説明する。
【００３６】図６に示すように、単結晶シリコンからな
るｐ- 型の半導体基板１の主面にはｎ型ウエル５とｐ型
ウエル６とが形成されている。ｐ型ウエル６の主面には
ｎチャネル型ＭＩＳＦＥＴＱｎが、ｎ型ウエル５の主面
にはｐチャネル型ＭＩＳＦＥＴＱｐがそれぞれ形成され
ている。
るｐ- 型の半導体基板１の主面にはｎ型ウエル５とｐ型
ウエル６とが形成されている。ｐ型ウエル６の主面には
ｎチャネル型ＭＩＳＦＥＴＱｎが、ｎ型ウエル５の主面
にはｐチャネル型ＭＩＳＦＥＴＱｐがそれぞれ形成され
ている。
【００３７】ｎチャネル型ＭＩＳＦＥＴＱｎは、酸化シ
リコン膜からなるフィールド絶縁膜７およびその下部の
ｐ型チャネルストッパ領域８で周囲を囲まれた領域内の
ｐ型ウエル６の主面に形成され、主としてゲート絶縁膜
９、ゲート電極１０、ソース領域およびドレイン領域で
ある一対のｎ+ 型半導体領域１１，１１で構成されてい
る。ゲート電極１０は、例えば多結晶シリコン膜、高融
点金属膜もしくは高融点金属シリサイド膜などの単層
膜、あるいは多結晶シリコン膜上に高融点金属膜もしく
は高融点金属シリサイド膜を積層した複合膜で構成され
ている。
リコン膜からなるフィールド絶縁膜７およびその下部の
ｐ型チャネルストッパ領域８で周囲を囲まれた領域内の
ｐ型ウエル６の主面に形成され、主としてゲート絶縁膜
９、ゲート電極１０、ソース領域およびドレイン領域で
ある一対のｎ+ 型半導体領域１１，１１で構成されてい
る。ゲート電極１０は、例えば多結晶シリコン膜、高融
点金属膜もしくは高融点金属シリサイド膜などの単層
膜、あるいは多結晶シリコン膜上に高融点金属膜もしく
は高融点金属シリサイド膜を積層した複合膜で構成され
ている。
【００３８】ｐチャネル型ＭＩＳＦＥＴＱｐは、フィー
ルド絶縁膜７で周囲を囲まれた領域内のｎ型ウエル領域
５の主面に形成され、主としてゲート絶縁膜９、ゲート
電極１０、ソース領域およびドレイン領域である一対の
ｐ+ 型半導体領域１２，１２で構成されている。
ルド絶縁膜７で周囲を囲まれた領域内のｎ型ウエル領域
５の主面に形成され、主としてゲート絶縁膜９、ゲート
電極１０、ソース領域およびドレイン領域である一対の
ｐ+ 型半導体領域１２，１２で構成されている。
【００３９】ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチ
ャネル型ＭＩＳＦＥＴＱｐの上層には、第１層目の配線
１３が配置されている。この配線１３は、ＣＶＤ法で堆
積されたＷ（タングステン）膜で構成されており、酸化
シリコン膜１４に開孔された接続孔１５を通じて半導体
素子間を電気的に接続している。
ャネル型ＭＩＳＦＥＴＱｐの上層には、第１層目の配線
１３が配置されている。この配線１３は、ＣＶＤ法で堆
積されたＷ（タングステン）膜で構成されており、酸化
シリコン膜１４に開孔された接続孔１５を通じて半導体
素子間を電気的に接続している。
【００４０】次に、図７に示すように、上記配線１３の
上層にプラズマＣＶＤ法で酸化シリコン膜１６を堆積し
た後、前記図４または図５に示すＳＯＧ塗布装置を用い
て酸化シリコン膜１６の上にＳＯＧ膜１７を回転塗布
し、前述したように溶媒を通常よりも遅く揮発させた
後、ベークする。これにより、配線１３の上部における
ＳＯＧ膜１７の膜厚は、配線間スペース領域における膜
厚よりも十分に薄くなるので、半導体基板１の全面にお
いて膜表面の高低差が極めて小さいＳＯＧ膜１７が得ら
れる。
上層にプラズマＣＶＤ法で酸化シリコン膜１６を堆積し
た後、前記図４または図５に示すＳＯＧ塗布装置を用い
て酸化シリコン膜１６の上にＳＯＧ膜１７を回転塗布
し、前述したように溶媒を通常よりも遅く揮発させた
後、ベークする。これにより、配線１３の上部における
ＳＯＧ膜１７の膜厚は、配線間スペース領域における膜
厚よりも十分に薄くなるので、半導体基板１の全面にお
いて膜表面の高低差が極めて小さいＳＯＧ膜１７が得ら
れる。
【００４１】次に、ＣＦ4,ＣＨＦ3 などのフッ化炭素系
ガスとＡｒ，Ｈｅなどの不活性ガスとの混合ガスを用い
て上記ＳＯＧ膜１７をエッチバックする。このとき、配
線１３の上部におけるＳＯＧ膜１７の膜厚が配線間スペ
ース領域における膜厚よりも十分に薄いので、図８に示
すように、配線１３の上部のＳＯＧ膜１７を完全に除去
し、配線間スペース領域のみにＳＯＧ膜１７を残すこと
ができる。
ガスとＡｒ，Ｈｅなどの不活性ガスとの混合ガスを用い
て上記ＳＯＧ膜１７をエッチバックする。このとき、配
線１３の上部におけるＳＯＧ膜１７の膜厚が配線間スペ
ース領域における膜厚よりも十分に薄いので、図８に示
すように、配線１３の上部のＳＯＧ膜１７を完全に除去
し、配線間スペース領域のみにＳＯＧ膜１７を残すこと
ができる。
【００４２】次に、図９に示すように、プラズマＣＶＤ
法で酸化シリコン膜１８を堆積する。このとき、酸化シ
リコン膜１８の下地が充分に平坦化されていることによ
り、半導体基板１の全面において膜表面の高低差が極め
て小さい酸化シリコン膜１８が得られる。
法で酸化シリコン膜１８を堆積する。このとき、酸化シ
リコン膜１８の下地が充分に平坦化されていることによ
り、半導体基板１の全面において膜表面の高低差が極め
て小さい酸化シリコン膜１８が得られる。
【００４３】次に、図１０に示すように、フォトレジス
ト２１をマスクにして酸化シリコン膜１８，１６に接続
孔１９を形成する。このとき、フォトレジスト２１の下
地（酸化シリコン膜１８の表面）が充分に平坦化されて
いることにより、充分なフォーカスマージンが得られる
ので、半導体基板１の全面にわたって高い寸法精度で接
続孔１９を形成することができる。その後、フォトレジ
スト２１を除去した後、図１１に示すように、酸化シリ
コン膜１８上に堆積した導電膜をパターニングして第２
層目の配線２０を形成する。
ト２１をマスクにして酸化シリコン膜１８，１６に接続
孔１９を形成する。このとき、フォトレジスト２１の下
地（酸化シリコン膜１８の表面）が充分に平坦化されて
いることにより、充分なフォーカスマージンが得られる
ので、半導体基板１の全面にわたって高い寸法精度で接
続孔１９を形成することができる。その後、フォトレジ
スト２１を除去した後、図１１に示すように、酸化シリ
コン膜１８上に堆積した導電膜をパターニングして第２
層目の配線２０を形成する。
【００４４】このように、本実施例によれば、半導体基
板１の全面にわたって高い寸法精度で接続孔１９を形成
することができるので、下層の配線１３と上層の配線２
０との接続信頼性が向上し、半導体集積回路装置の製造
歩留まりが向上する。
板１の全面にわたって高い寸法精度で接続孔１９を形成
することができるので、下層の配線１３と上層の配線２
０との接続信頼性が向上し、半導体集積回路装置の製造
歩留まりが向上する。
【００４５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００４６】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００４７】本発明によれば、配線上と配線間スペース
領域とにおけるＳＯＧ膜表面の高低差を低減することが
できるので、下層配線の段差に依らない平坦な層間絶縁
膜をウエハレベルで実現することができる。これによ
り、フォトレジストをマスクにして層間絶縁膜に接続孔
を形成する際に充分なフォーカスマージンが得られるの
で、高い寸法精度で接続孔を形成することができ、下層
の配線と上層の配線との接続信頼性が向上する。
領域とにおけるＳＯＧ膜表面の高低差を低減することが
できるので、下層配線の段差に依らない平坦な層間絶縁
膜をウエハレベルで実現することができる。これによ
り、フォトレジストをマスクにして層間絶縁膜に接続孔
を形成する際に充分なフォーカスマージンが得られるの
で、高い寸法精度で接続孔を形成することができ、下層
の配線と上層の配線との接続信頼性が向上する。
【図１】半導体ウエハ上に回転塗布したＳＯＧ膜の膜形
状の経時変化を説明する図である。
状の経時変化を説明する図である。
【図２】配線間スペース領域の膜が収縮したときの形状
変化の計算解析結果を説明する図である。
変化の計算解析結果を説明する図である。
【図３】［（表面張力）×（収縮時間）／（粘性係
数）］を変化させたときの膜表面の高低差を説明する図
である。
数）］を変化させたときの膜表面の高低差を説明する図
である。
【図４】本発明の一実施例であるＳＯＧ塗布装置を示す
要部断面図である。
要部断面図である。
【図５】本発明の他の実施例であるＳＯＧ塗布装置を示
す要部断面図である。
す要部断面図である。
【図６】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図７】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図８】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図９】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。
製造方法を示す半導体基板の要部断面図である。
【図１０】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
【図１１】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。
の製造方法を示す半導体基板の要部断面図である。
１ 半導体基板 ５ ｎ型ウエル ６ ｐ型ウエル ７ フィールド絶縁膜 ８ ｐ型チャネルストッパ領域 ９ ゲート絶縁膜 １０ ゲート電極 １１ ｎ+ 型半導体領域（ソース領域、ドレイン領域） １２ ｐ+ 型半導体領域（ソース領域、ドレイン領域） １３ 配線 １４ 酸化シリコン膜 １５ 接続孔 １６ 酸化シリコン膜 １７ スピンオングラス（ＳＯＧ）膜 １８ 酸化シリコン膜 １９ 接続孔 ２０ 配線 ２１ フォトレジスト １００ 回転カップ部 １０１ａ 上部回転カップ １０１ｂ 下部回転カップ １０２ 半導体ウエハ １０３ 真空チャック １０４ 排気管 １０５ パージガス供給管 １０６ コントローラ １０７ コントローラ １０８ 冷却機構 １０９ 溶媒供給管 １１０ コントローラ Ｑｎ ｎチャネル型ＭＩＳＦＥＴ Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 伸郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 丸山 裕之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (9)
- 【請求項１】 配線を形成した半導体基板上に第１の絶
縁膜を堆積した後、前記第１の絶縁膜上にスピンオング
ラス膜を回転塗布し、次いで、前記スピンオングラス膜
をベークして緻密化した後、前記スピンオングラス膜を
エッチバックしてその表面を平坦化し、さらに前記スピ
ンオングラス膜上に第２の絶縁膜を堆積する工程を有す
る半導体集積回路装置の製造方法であって、前記第１の
絶縁膜上にスピンオングラス膜を回転塗布する工程と、
前記スピンオングラス膜をベークして緻密化する工程と
の間に、前記スピンオングラス膜中の溶媒の揮発速度を
遅くするように制御する工程を含むことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法であって、前記スピンオングラス膜中の溶媒を室
温で２５秒以上揮発させることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項３】 密閉した雰囲気中で半導体ウエハを塗布
カップごと回転させる回転カップ部と、前記回転カップ
部内で前記半導体ウエハの表面に回転塗布されたスピン
オングラス膜中の溶媒の揮発速度を遅くするための機構
とを備えたことを特徴とする半導体集積回路装置の製造
装置。 - 【請求項４】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構を前記回転カップ部に設け
たことを特徴とする半導体集積回路装置の製造装置。 - 【請求項５】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構を前記回転カップ部とは別
のチャンバに設けたことを特徴とする半導体集積回路装
置の製造装置。 - 【請求項６】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構は、前記溶媒を排気するた
めの排気管の一部に設けられた、前記溶媒の排気量を調
整する手段であることを特徴とする半導体集積回路装置
の製造装置。 - 【請求項７】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構は、パージガス供給管の一
部に設けられた、パージガスの供給量を調整する手段で
あることを特徴とする半導体集積回路装置の製造装置。 - 【請求項８】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構は、半導体ウエハを冷却す
るための冷却機構であることを特徴とする半導体集積回
路装置の製造装置。 - 【請求項９】 請求項３記載の半導体集積回路装置の製
造装置であって、前記スピンオングラス膜中の溶媒の揮
発速度を遅くするための機構は、前記スピンオングラス
膜中の溶媒とほぼ同じ組成の溶媒を供給する溶媒供給管
と、前記溶媒供給管の一部に設けられた、前記溶媒の供
給量を調整する手段とであることを特徴とする半導体集
積回路装置の製造装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7117031A JPH08316311A (ja) | 1995-05-16 | 1995-05-16 | 半導体集積回路装置の製造方法および製造装置 |
| KR1019960013222A KR960043129A (ko) | 1995-05-16 | 1996-04-26 | 반도체집적회로장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7117031A JPH08316311A (ja) | 1995-05-16 | 1995-05-16 | 半導体集積回路装置の製造方法および製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316311A true JPH08316311A (ja) | 1996-11-29 |
Family
ID=14701741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7117031A Pending JPH08316311A (ja) | 1995-05-16 | 1995-05-16 | 半導体集積回路装置の製造方法および製造装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08316311A (ja) |
| KR (1) | KR960043129A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234278A (ja) * | 2002-02-08 | 2003-08-22 | Toshiba Corp | 液状膜の処理方法及び液状膜の処理装置 |
| JP2004267879A (ja) * | 2003-03-06 | 2004-09-30 | Tdk Corp | 厚膜のレベリング方法、厚膜のレベリング装置および薄膜ｅｌ素子の製造方法 |
| JP2005334810A (ja) * | 2004-05-28 | 2005-12-08 | Alps Electric Co Ltd | スプレーコート装置及びスプレーコート方法 |
| US7312018B2 (en) | 2002-01-30 | 2007-12-25 | Kabushiki Kaisha Toshiba | Film forming method, film forming apparatus, pattern forming method, and manufacturing method of semiconductor apparatus |
| JP2010103119A (ja) * | 2009-12-15 | 2010-05-06 | Ifire Ip Corp | 厚膜のレベリング方法、厚膜のレベリング装置および薄膜ｅｌ素子の製造方法 |
-
1995
- 1995-05-16 JP JP7117031A patent/JPH08316311A/ja active Pending
-
1996
- 1996-04-26 KR KR1019960013222A patent/KR960043129A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312018B2 (en) | 2002-01-30 | 2007-12-25 | Kabushiki Kaisha Toshiba | Film forming method, film forming apparatus, pattern forming method, and manufacturing method of semiconductor apparatus |
| US7604832B2 (en) | 2002-01-30 | 2009-10-20 | Kabushiki Kaisha Toshiba | Film forming method, film forming apparatus, pattern forming method, and manufacturing method of semiconductor apparatus |
| US8071157B2 (en) | 2002-01-30 | 2011-12-06 | Kabushiki Kaisha Toshiba | Film forming method, film forming apparatus, pattern forming method, and manufacturing method of semiconductor apparatus |
| JP2003234278A (ja) * | 2002-02-08 | 2003-08-22 | Toshiba Corp | 液状膜の処理方法及び液状膜の処理装置 |
| JP2004267879A (ja) * | 2003-03-06 | 2004-09-30 | Tdk Corp | 厚膜のレベリング方法、厚膜のレベリング装置および薄膜ｅｌ素子の製造方法 |
| JP2005334810A (ja) * | 2004-05-28 | 2005-12-08 | Alps Electric Co Ltd | スプレーコート装置及びスプレーコート方法 |
| JP4602699B2 (ja) * | 2004-05-28 | 2010-12-22 | アルプス電気株式会社 | スプレーコート装置及びスプレーコート方法 |
| JP2010103119A (ja) * | 2009-12-15 | 2010-05-06 | Ifire Ip Corp | 厚膜のレベリング方法、厚膜のレベリング装置および薄膜ｅｌ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043129A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705431B1 (en) | Method of improving adhesion between two dielectric films | |
| US5616519A (en) | Non-etch back SOG process for hot aluminum metallizations | |
| US6582974B2 (en) | Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| EP1973623A2 (en) | Semiconductor device fabricated using sublimation | |
| JPH08316311A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| US5639692A (en) | Non-etch back SOG process using a metal via stud | |
| JP2003124309A (ja) | 銅デュアルダマシンプロセスにおけるビア及びトレンチの製造方法 | |
| US6117763A (en) | Method of manufacturing a semiconductor device with a low permittivity dielectric layer and contamination due to exposure to water | |
| US7687394B2 (en) | Method for forming inter-layer dielectric of low dielectric constant and method for forming copper wiring using the same | |
| JPH08124926A (ja) | 配線の形成方法 | |
| JP3686470B2 (ja) | 半導体集積回路装置の製造方法 | |
| TWI685040B (zh) | 半導體裝置的製造方法 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| US6960496B2 (en) | Method of damascene process flow | |
| JPH0945680A (ja) | 半導体装置の製造方法 | |
| JP2000260864A (ja) | 半導体装置及びその製造方法 | |
| KR100275940B1 (ko) | 반도체장치의층간절연층형성방법 | |
| JP2001351971A (ja) | 半導体装置及びその製造方法 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100451514B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| JPH1022383A (ja) | 半導体集積回路装置の製造方法 | |
| JP4188606B2 (ja) | Ｓｏｇ膜の形成方法 |