JPH04326732A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04326732A JPH04326732A JP9737391A JP9737391A JPH04326732A JP H04326732 A JPH04326732 A JP H04326732A JP 9737391 A JP9737391 A JP 9737391A JP 9737391 A JP9737391 A JP 9737391A JP H04326732 A JPH04326732 A JP H04326732A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- film
- interconnection layer
- wiring layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000007789 gas Substances 0.000 claims abstract description 43
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000000126 substance Substances 0.000 claims abstract description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims abstract description 4
- AJSTXXYNEIHPMD-UHFFFAOYSA-N triethyl borate Chemical compound CCOB(OCC)OCC AJSTXXYNEIHPMD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 abstract description 44
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 description 12
- 239000009719 polyimide resin Substances 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 9
- 229910052906 cristobalite Inorganic materials 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 229910052682 stishovite Inorganic materials 0.000 description 9
- 229910052905 tridymite Inorganic materials 0.000 description 9
- 229910007277 Si3 N4 Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に表面平坦化と放熱性を向上させることがで
きる層間絶縁膜を形成する工程を有する半導体装置の製
造方法に関する。
に係り、特に表面平坦化と放熱性を向上させることがで
きる層間絶縁膜を形成する工程を有する半導体装置の製
造方法に関する。
【０００２】近年、ミニコン等の高速処理を必要とする
情報機器においては、ＩＣ間の配線（プリント基盤）に
よる遅延が問題となってきており、ＩＣチップを直接配
線されたウェハー上に貼り付け、ウェハー全体をシステ
ム化することが考えられてきている。これに伴い、特に
ウェハー上に形成するＩＣチップ間の配線段差の平坦化
と、配線とＩＣチップ間の絶縁とを同時に良好に行うこ
とができ、信頼性の高い半導体装置を得ることができる
半導体装置の製造方法が要求されている。
情報機器においては、ＩＣ間の配線（プリント基盤）に
よる遅延が問題となってきており、ＩＣチップを直接配
線されたウェハー上に貼り付け、ウェハー全体をシステ
ム化することが考えられてきている。これに伴い、特に
ウェハー上に形成するＩＣチップ間の配線段差の平坦化
と、配線とＩＣチップ間の絶縁とを同時に良好に行うこ
とができ、信頼性の高い半導体装置を得ることができる
半導体装置の製造方法が要求されている。
【０００３】
【従来の技術】図３は従来の半導体装置の製造方法を説
明する図である。図３において、３１はＳｉ等からなる
基板であり、この基板３１上には絶縁膜となるＳｉＯ２
膜３２が形成されている。３３はＳｉＯ２ 膜３２上
に形成されＡｌ膜がパターニングされ形成されたＡｌか
らなる配線層であり、この配線層３３表面に段差が生じ
ている。３４は配線層３３を覆うように形成された層間
絶縁膜となるポリイミド系樹脂膜であり、このポリイミ
ド系樹脂膜３４には配線層３３が露出されたコンタクト
ホール３５が形成されている。３６はコンタクトホール
３５を介してＡｌ配線層３３とコンタクトされるＡｌか
らなる配線層であり、このＡｌ配線層３６上にはＬＳＩ
（ＩＣ）等の半導体チップ３７が取り付け配置されてい
る。
明する図である。図３において、３１はＳｉ等からなる
基板であり、この基板３１上には絶縁膜となるＳｉＯ２
膜３２が形成されている。３３はＳｉＯ２ 膜３２上
に形成されＡｌ膜がパターニングされ形成されたＡｌか
らなる配線層であり、この配線層３３表面に段差が生じ
ている。３４は配線層３３を覆うように形成された層間
絶縁膜となるポリイミド系樹脂膜であり、このポリイミ
ド系樹脂膜３４には配線層３３が露出されたコンタクト
ホール３５が形成されている。３６はコンタクトホール
３５を介してＡｌ配線層３３とコンタクトされるＡｌか
らなる配線層であり、このＡｌ配線層３６上にはＬＳＩ
（ＩＣ）等の半導体チップ３７が取り付け配置されてい
る。
【０００４】次に、その製造方法について説明する。ま
ず、Ｓｉ基板３１を熱酸化してＳｉＯ２ 膜３２を形成
し、スパッタ法等によりＳｉＯ２ 膜３２上にＡｌを堆
積してＡｌ膜を形成した後、ＲＩＥ等によりＡｌ膜をパ
ターニングしてＡｌ配線層３３を形成する。この時、Ａ
ｌ配線層３３表面に段差が生じる次に、Ａｌ配線層３３
を覆うようにポリイミド系樹脂を塗布し、 ４５０〜
５００℃程度でキュアして層間絶縁膜となるポリイミド
系樹脂膜３４を形成し、ＲＩＥ等によりポリイミド系樹
脂膜３４をパターニングしてＡｌ配線層３３が露出され
たコンタクトホール３５を形成する。
ず、Ｓｉ基板３１を熱酸化してＳｉＯ２ 膜３２を形成
し、スパッタ法等によりＳｉＯ２ 膜３２上にＡｌを堆
積してＡｌ膜を形成した後、ＲＩＥ等によりＡｌ膜をパ
ターニングしてＡｌ配線層３３を形成する。この時、Ａ
ｌ配線層３３表面に段差が生じる次に、Ａｌ配線層３３
を覆うようにポリイミド系樹脂を塗布し、 ４５０〜
５００℃程度でキュアして層間絶縁膜となるポリイミド
系樹脂膜３４を形成し、ＲＩＥ等によりポリイミド系樹
脂膜３４をパターニングしてＡｌ配線層３３が露出され
たコンタクトホール３５を形成する。
【０００５】そして、コンタクトホール３５内のＡｌ配
線層３３とコンタクトを取るようにＡｌ配線層３６を形
成し、Ａｌ配線層３６上にＬＳＩ半導体チップ３７を取
り付け配置することにより、図３に示すような半導体装
置を得ることができる。
線層３３とコンタクトを取るようにＡｌ配線層３６を形
成し、Ａｌ配線層３６上にＬＳＩ半導体チップ３７を取
り付け配置することにより、図３に示すような半導体装
置を得ることができる。
【０００６】
【発明が解決しようとする課題】上記した従来の半導体
装置の製造方法では、配線層３３表面に生じた段差の平
坦化と各配線層３３，３６間の絶縁とを層間絶縁膜とな
るポリイミド系樹脂膜３４によって行っていたが、近時
の厳しい素子微細化の要求に伴い、このポリイミド系樹
脂膜３４では膜厚分布が大きく表面平坦化が不十分であ
るという問題があった。また、このポリイミド系樹脂膜
３４では熱伝導率が低く、半導体チップ３７からの熱を
放熱する放熱性が悪いという問題があった。
装置の製造方法では、配線層３３表面に生じた段差の平
坦化と各配線層３３，３６間の絶縁とを層間絶縁膜とな
るポリイミド系樹脂膜３４によって行っていたが、近時
の厳しい素子微細化の要求に伴い、このポリイミド系樹
脂膜３４では膜厚分布が大きく表面平坦化が不十分であ
るという問題があった。また、このポリイミド系樹脂膜
３４では熱伝導率が低く、半導体チップ３７からの熱を
放熱する放熱性が悪いという問題があった。
【０００７】そこで本発明は、配線層表面に生じた段差
の平坦化を層間絶縁膜によって十分行うことができ、し
かも層間絶縁膜の熱伝導率を良くすることができ、半導
体チップからの熱の放射性を向上させることができ、信
頼性の高い安定した半導体装置を得ることができる半導
体装置の製造方法を提供することを目的としている。
の平坦化を層間絶縁膜によって十分行うことができ、し
かも層間絶縁膜の熱伝導率を良くすることができ、半導
体チップからの熱の放射性を向上させることができ、信
頼性の高い安定した半導体装置を得ることができる半導
体装置の製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、テトラエトキシシラ
ンガス（ＴＥＯＳガス）及びトリエチルボレイトガス（
ＴＥＢガス）の混合ガスと、ホスフィンガス（ＰＨ３
ガス）及び酸素ガス（Ｏ２ ガス）の混合ガスとを交互
に導入し、減圧下で化学気相成長反応を行うことにより
下地の膜上にボロンリン含有シリカガラス膜（ＢＰＳＧ
膜）を形成する工程を含むものである。
の製造方法は上記目的達成のため、テトラエトキシシラ
ンガス（ＴＥＯＳガス）及びトリエチルボレイトガス（
ＴＥＢガス）の混合ガスと、ホスフィンガス（ＰＨ３
ガス）及び酸素ガス（Ｏ２ ガス）の混合ガスとを交互
に導入し、減圧下で化学気相成長反応を行うことにより
下地の膜上にボロンリン含有シリカガラス膜（ＢＰＳＧ
膜）を形成する工程を含むものである。
【０００９】本発明に係る下地の膜には、Ｓｉ等の半導
体膜、ＳｉＯ２ 、Ｓｉ３ Ｎ４ 等の絶縁膜、Ｃｕ等
の導電性膜が挙げられる。本発明においては、成長温度
を７５０ ℃以上９００ ℃以下にするのが好ましく、
７５０ ℃より低温にすると成長レートが著しく低下し
好ましくないからであり、また９００℃より高温にする
とＢＰＳＧ膜の膜質が著しく悪くなり好ましくないから
である。
体膜、ＳｉＯ２ 、Ｓｉ３ Ｎ４ 等の絶縁膜、Ｃｕ等
の導電性膜が挙げられる。本発明においては、成長温度
を７５０ ℃以上９００ ℃以下にするのが好ましく、
７５０ ℃より低温にすると成長レートが著しく低下し
好ましくないからであり、また９００℃より高温にする
とＢＰＳＧ膜の膜質が著しく悪くなり好ましくないから
である。
【００１０】
【作用】本発明では、後述する図１，２に示すように、
Ｃｕ配線層３を構成するＣｕの融点以下でリフローしな
がらＢＰＳＧ膜５を形成するようにしたため、従来のポ
リイミド系樹脂膜の場合よりも膜質の均一性の良いＢＰ
ＳＧ膜５を形成することができ、Ｃｕ配線層３表面に生
じた段差の平坦化を十分行うことができる。しかも、従
来のポリイミド系樹脂膜の場合よりも熱伝導率に優れた
ＢＰＳＧ膜５を形成しているため、半導体チップ８から
の熱の放熱性を向上させることができる。
Ｃｕ配線層３を構成するＣｕの融点以下でリフローしな
がらＢＰＳＧ膜５を形成するようにしたため、従来のポ
リイミド系樹脂膜の場合よりも膜質の均一性の良いＢＰ
ＳＧ膜５を形成することができ、Ｃｕ配線層３表面に生
じた段差の平坦化を十分行うことができる。しかも、従
来のポリイミド系樹脂膜の場合よりも熱伝導率に優れた
ＢＰＳＧ膜５を形成しているため、半導体チップ８から
の熱の放熱性を向上させることができる。
【００１１】
【実施例】以下、本発明を図面に基づいて説明する。図
１，２は本発明に係る半導体装置の製造方法の一実施例
を説明する図であり、図１は本発明の一実施例に則した
半導体装置の製造方法を説明する図、図２は本発明の一
実施例に則したチャンバーを示す概略図である。図１，
２において、１はＳｉ等からなる基板であり、この基板
１上には絶縁膜となるＳｉＯ２ 膜２が形成されている
。 ３はＳｉＯ２ 膜２上に形成されたＣｕ膜がパターニン
グされ形成されたＣｕからなる配線層であり、このＣｕ
配線層３上にはＣｕ配線層３酸化防止のためのＳｉ３
Ｎ４ 膜４が形成されている。５はＳｉ３ Ｎ４ 膜４
上に形成されたＢＰＳＧ膜であり、このＢＰＳＧ膜５及
びＳｉ３ Ｎ４ 膜４にはＣｕ配線層３が露出されたコ
ンタクトホール６が形成されている。７はこのコンタク
トホール６を介してＣｕ配線層３とコンタクトするよう
に形成されたＡｌ等からなる配線層であり、Ａｌ配線層
７上にはＬＳＩ（ＩＣ）等の半導体チップ８が取り付け
配置されている。９はチャンバーである。
１，２は本発明に係る半導体装置の製造方法の一実施例
を説明する図であり、図１は本発明の一実施例に則した
半導体装置の製造方法を説明する図、図２は本発明の一
実施例に則したチャンバーを示す概略図である。図１，
２において、１はＳｉ等からなる基板であり、この基板
１上には絶縁膜となるＳｉＯ２ 膜２が形成されている
。 ３はＳｉＯ２ 膜２上に形成されたＣｕ膜がパターニン
グされ形成されたＣｕからなる配線層であり、このＣｕ
配線層３上にはＣｕ配線層３酸化防止のためのＳｉ３
Ｎ４ 膜４が形成されている。５はＳｉ３ Ｎ４ 膜４
上に形成されたＢＰＳＧ膜であり、このＢＰＳＧ膜５及
びＳｉ３ Ｎ４ 膜４にはＣｕ配線層３が露出されたコ
ンタクトホール６が形成されている。７はこのコンタク
トホール６を介してＣｕ配線層３とコンタクトするよう
に形成されたＡｌ等からなる配線層であり、Ａｌ配線層
７上にはＬＳＩ（ＩＣ）等の半導体チップ８が取り付け
配置されている。９はチャンバーである。
【００１２】次に、その製造方法について説明する。ま
ず、図１（ａ）に示すように、Ｓｉ基板１を熱酸化して
膜厚３０００Å程度のＳｉＯ２ 膜２を形成し、スパッ
タ法等によりＳｉＯ２ 膜２上にＣｕを堆積して膜厚２
〜３μｍ程度Ｃｕ膜を形成した後、ＲＩＥ等によりＣｕ
膜をパターニングしてＣｕ配線層３を形成する。この時
、Ｃｕ配線層３表面に段差が生じる。
ず、図１（ａ）に示すように、Ｓｉ基板１を熱酸化して
膜厚３０００Å程度のＳｉＯ２ 膜２を形成し、スパッ
タ法等によりＳｉＯ２ 膜２上にＣｕを堆積して膜厚２
〜３μｍ程度Ｃｕ膜を形成した後、ＲＩＥ等によりＣｕ
膜をパターニングしてＣｕ配線層３を形成する。この時
、Ｃｕ配線層３表面に段差が生じる。
【００１３】次に、図１（ｂ）に示すように、ＳｉＨ４
ガス及びＮＨ３ ガスを導入し、成長温度を ３５０
℃〜 ４００℃程度とし１Ｔｏｒｒ下でプラズマ化学気
相成長反応（ＣＶＤ）を行うことによりＣｕ配線層３を
覆うようにＣｕ配線層３酸化防止のために膜厚３０００
〜５０００Å程度のＳｉ３ Ｎ４ 膜４を形成する。こ
の時、Ｓｉ３ Ｎ４ 膜４表面にもＣｕ配線層３表面の
段差の影響を受け段差が生じる。
ガス及びＮＨ３ ガスを導入し、成長温度を ３５０
℃〜 ４００℃程度とし１Ｔｏｒｒ下でプラズマ化学気
相成長反応（ＣＶＤ）を行うことによりＣｕ配線層３を
覆うようにＣｕ配線層３酸化防止のために膜厚３０００
〜５０００Å程度のＳｉ３ Ｎ４ 膜４を形成する。こ
の時、Ｓｉ３ Ｎ４ 膜４表面にもＣｕ配線層３表面の
段差の影響を受け段差が生じる。
【００１４】次に、図１（ｃ）に示すように、ＴＥＯＳ
ガス及びＴＥＢガスの混合ガスとＰＨ３ ガス及びＯ２
ガスの混合ガスとを交互に導入し、成長温度を ８０
０℃とし、１Ｔｏｒｒの減圧下で化学気相成長反応を行
うことによりＳｉ３ Ｎ４ 膜４上に膜厚１０μｍ程度
の表面が平坦なＢＰＳＧ膜５を形成する。ここでは図２
に示すように、試料が円筒状のチャンバー内で配置され
ており、上記混合ガスの導入は円筒の中心の回りを回転
している際行われる。
ガス及びＴＥＢガスの混合ガスとＰＨ３ ガス及びＯ２
ガスの混合ガスとを交互に導入し、成長温度を ８０
０℃とし、１Ｔｏｒｒの減圧下で化学気相成長反応を行
うことによりＳｉ３ Ｎ４ 膜４上に膜厚１０μｍ程度
の表面が平坦なＢＰＳＧ膜５を形成する。ここでは図２
に示すように、試料が円筒状のチャンバー内で配置され
ており、上記混合ガスの導入は円筒の中心の回りを回転
している際行われる。
【００１５】そして、ＢＰＳＧ膜５及びＳｉ３ Ｎ４
膜４にＣｕ配線層３が露出されたコンタクトホール６を
形成し、このコンタクトホール６を介してＣｕ配線層３
とコンタクトを取るようにＡｌ配線層７を形成した後、
Ａｌ配線層７上にＬＳＩ半導体チップ８を取り付け配置
することにより、図１（ｄ）に示すような半導体装置を
得ることができる。
膜４にＣｕ配線層３が露出されたコンタクトホール６を
形成し、このコンタクトホール６を介してＣｕ配線層３
とコンタクトを取るようにＡｌ配線層７を形成した後、
Ａｌ配線層７上にＬＳＩ半導体チップ８を取り付け配置
することにより、図１（ｄ）に示すような半導体装置を
得ることができる。
【００１６】すなわち、本実施例では、ＴＥＯＳガス及
びＴＥＢガスの混合ガスと、ＰＨ３ガス及びＯ２ ガス
の混合ガスとを交互に導入し、成長温度を ８００℃と
し、１Ｔｏｒｒという減圧下で化学気相成長反応を行う
ことによりＳｉ３ Ｎ４ 膜４上にＢＰＳＧ膜５を形成
するようにしている。このように、Ｃｕ配線層３を構成
するＣｕの融点以下でリフローしながらＢＰＳＧ膜５を
形成するようにしたため、従来のポリイミド樹脂膜の場
合よりも膜質の均一性の良いＢＰＳＧ膜５を形成するこ
とができ、Ｃｕ配線層３表面に生じた段差の平坦化を十
分行うことができる。しかも、従来のポリイミド系樹脂
膜の場合よりも熱伝導率に優れたＢＰＳＧ膜５を形成し
ているため、半導体チップ８からの熱の放熱性を向上さ
せることができる。従って、信頼性の高い安定した半導
体装置を得ることができる。
びＴＥＢガスの混合ガスと、ＰＨ３ガス及びＯ２ ガス
の混合ガスとを交互に導入し、成長温度を ８００℃と
し、１Ｔｏｒｒという減圧下で化学気相成長反応を行う
ことによりＳｉ３ Ｎ４ 膜４上にＢＰＳＧ膜５を形成
するようにしている。このように、Ｃｕ配線層３を構成
するＣｕの融点以下でリフローしながらＢＰＳＧ膜５を
形成するようにしたため、従来のポリイミド樹脂膜の場
合よりも膜質の均一性の良いＢＰＳＧ膜５を形成するこ
とができ、Ｃｕ配線層３表面に生じた段差の平坦化を十
分行うことができる。しかも、従来のポリイミド系樹脂
膜の場合よりも熱伝導率に優れたＢＰＳＧ膜５を形成し
ているため、半導体チップ８からの熱の放熱性を向上さ
せることができる。従って、信頼性の高い安定した半導
体装置を得ることができる。
【００１７】なお、上記実施例では、Ｃｕ配線層３にＣ
ｕを用いる耐熱性、導電性等の点で好ましい態様の場合
について説明したが、本発明はこれに限定されるもので
はなく、Ａｌよりも耐熱性の点で優れたＷ、Ｍｏ等の高
融点金属を用いる場合であってもよい。
ｕを用いる耐熱性、導電性等の点で好ましい態様の場合
について説明したが、本発明はこれに限定されるもので
はなく、Ａｌよりも耐熱性の点で優れたＷ、Ｍｏ等の高
融点金属を用いる場合であってもよい。
【００１８】
【発明の効果】本発明によれば、配線層表面に生じた段
差の平坦化を層間絶縁膜によって十分行うことができ、
しかも層間絶縁膜の熱伝導率を良くすることができ、半
導体チップからの熱の放射性を向上させることができ、
信頼性の高い安定した半導体装置を得ることができると
いう効果がある。
差の平坦化を層間絶縁膜によって十分行うことができ、
しかも層間絶縁膜の熱伝導率を良くすることができ、半
導体チップからの熱の放射性を向上させることができ、
信頼性の高い安定した半導体装置を得ることができると
いう効果がある。
【図１】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】本発明の一実施例に則したチャンバーを示す概
略図である。
略図である。
【図３】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
５ ＢＰＳＧ膜
Claims (2)
- 【請求項１】 テトラエトキシシランガス（ＴＥＯＳ
ガス）及びトリエチルボレイトガス（ＴＥＢガス）の混
合ガスと、ホスフィンガス（ＰＨ３ ガス）及び酸素ガ
ス（Ｏ２ ガス）の混合ガスとを交互に導入し、減圧下
で化学気相成長反応を行うことにより下地の膜（４）上
にボロンリン含有シリカガラス膜（ＢＰＳＧ膜）を形成
する工程を含むことを特徴とする半導体装置の製造方法
。 - 【請求項２】 前記ボロンリン含有シリカガラス膜（
ＢＰＳＧ膜）が層間絶縁膜であることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737391A JPH04326732A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9737391A JPH04326732A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326732A true JPH04326732A (ja) | 1992-11-16 |
Family
ID=14190709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9737391A Withdrawn JPH04326732A (ja) | 1991-04-26 | 1991-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US7067442B1 (en) | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
-
1991
- 1991-04-26 JP JP9737391A patent/JPH04326732A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6462394B1 (en) | 1995-12-26 | 2002-10-08 | Micron Technology, Inc. | Device configured to avoid threshold voltage shift in a dielectric film |
| US7067442B1 (en) | 1995-12-26 | 2006-06-27 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
| US8202806B2 (en) | 1995-12-26 | 2012-06-19 | Micron Technology, Inc. | Method to avoid threshold voltage shift in thicker dielectric films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5567661A (en) | Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound | |
| JPH06177120A (ja) | 層間絶縁膜の形成方法 | |
| JP2005527098A (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JPH10340899A (ja) | シリカ絶縁膜及び半導体装置とその製造方法 | |
| US20050087873A1 (en) | Method and structure for selective surface passivation | |
| JPH1012732A (ja) | 半導体装置の製造方法 | |
| JPH04326732A (ja) | 半導体装置の製造方法 | |
| JP3396791B2 (ja) | 絶縁膜の形成方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| US20240339401A1 (en) | Semiconductor device with filling layer and method for fabricating the same | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| TWI242895B (en) | Package substrate of light-emitting diode | |
| KR100447232B1 (ko) | 듀얼 다머신 구조의 금속 배선 형성 방법 | |
| JPH11260916A (ja) | 半導体装置及びその製造方法 | |
| JPS62254447A (ja) | 多層構造の形成方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| JPH098033A (ja) | 絶縁膜形成方法 | |
| TW308730B (en) | Manufacturing method of porous dielectric in integrated circuit and integrated circuit thereof | |
| JPS59217341A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0714917A (ja) | 半導体装置の製造方法 | |
| TW533542B (en) | Manufacturing method of damascene copper wire | |
| JPH11274106A (ja) | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |