JPH07219845A - キャッシュメモリ制御方式 - Google Patents

キャッシュメモリ制御方式

Info

Publication number
JPH07219845A
JPH07219845A JP6008064A JP806494A JPH07219845A JP H07219845 A JPH07219845 A JP H07219845A JP 6008064 A JP6008064 A JP 6008064A JP 806494 A JP806494 A JP 806494A JP H07219845 A JPH07219845 A JP H07219845A
Authority
JP
Japan
Prior art keywords
data
cache
address
store
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6008064A
Other languages
English (en)
Inventor
Toshiie Saegusa
敏家 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP6008064A priority Critical patent/JPH07219845A/ja
Publication of JPH07219845A publication Critical patent/JPH07219845A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】ストア先行リード後行またはデータロード中の
キャッシュアクセス時に異なるデータアレイへの同時動
作を実現する。 【構成】ストアヒットレベルレジスタ12は、ストア時
においてヒットしたデータアレイ1または2を保持す
る。競合検出回路13は、ヒット検出回路11とストア
ヒットレベルレジスタ12の内容により、異なるデータ
アレイに対するストア動作とキャッシュアクセスの有無
を検出する。制御回路15は、ヒット検出回路11、ス
トアヒットレベルレジスタ12、競合検出回路13およ
び動作レジスタ14の内容に基づいて、異なるデータア
レイに対するストア先行リード後行の場合には、各デー
タアレイに同時にストア動作とリード動作を指示する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はキャッシュメモリ制御方
式に関する。
【0002】
【従来の技術】従来複数レベルを有するのキャッシュの
制御では、キャッシュへのストア動作とリード動作が同
時に発生すると、2つの動作を同時に処理できないた
め、キャッシュのリード動作を待たせ、ストア動作を先
に完了させてから、次にリード動作を行っている。
【0003】また、自キャッシュ内に必要なデータが無
いために、他のキャッシュや主記憶装置から必要なデー
タを得ることがあるが、自キャッシュへ必要なデータの
登録動作をしている時に、キャッシュへのストア動作、
またはリード動作が発生すると、キャシュへの必要なデ
ータ登録動作と、キャッシュへのストア動作、またはリ
ード動作という2つの動作を同時に処理できないため、
ストア動作、またはリード動作を待たせ、キャッシュへ
の必要なデータ登録動作を先に完了させてから、次にキ
ャッシュへのストア動作、またはリード動作を行ってい
る。
【0004】
【発明が解決しようとする課題】上述した従来のキャッ
シュメモリ制御方式で、キャッシュへのストア動作とリ
ード動作が同時に発生すると、キャッシュのリード動作
を待たせるため、どのような場合でもリード動作が遅く
なってしまう。
【0005】また自キャッシュ内に必要なデータが無い
ために、他のキャッシュや主記憶装置から必要なデータ
を得て、自キャッシュへ必要なデータ登録動作をしてい
る時に、キャッシュへのストア動作、またはリード動作
が発生すると、キャッシュへのストア動作、またはリー
ド動作を待たせるため、どのような場合でもキャッシュ
へのストア動作、またはリード動作が遅くなってしまう
という欠点がある。
【0006】
【課題を解決するための手段】本発明の第1のキャッシ
ュメモリ制御方式は、主記憶データのコピーを保持する
複数のレベルからなるデータアレイと、前記複数のレベ
ルのデータアレイの中のおのおののデータの主記憶アド
レスを保持する前記データアレイ対応のアドレスアレイ
と、キャシュのアクセス時には、前記アドレスアレイを
すべて索引し、入力される比較アドレスと比較して、必
要なデータがどのデータアレイにあるか、またはどのデ
ータアレイにもないことを検出するヒット検出回路と、
キャッシュへのストア処理時に、前記ヒット検出回路の
出力を保持するストアヒットレベルレジスタと、前記ヒ
ット検出回路の出力と、前記ストアヒットレベルレジス
タの出力で論理をとって、キャッシュへのストア処理
と、リード処理が同一レベルのデータアレイに行われる
か否かを検出する競合検出回路と、キャッシュへストア
する処理かキャッシュをリードする処理かを示す動作レ
ジスタと、前記動作レジスタと、前記ヒット検出回路
と、前記ストアヒットレベルレジスタと、前記競合検出
回路の出力により、異なるデータアレイへのストア先行
リード後行の場合には各データアレイへの同時動作を指
示する制御回路とを有する。
【0007】本発明の第2のキャッシュメモリ制御方式
は、主記憶データのコピーを保持する複数のレベルから
なるデータアレイと、前記複数のレベルのデータアレイ
の中のおのおののデータの主記憶アドレスを保持する前
記データアレイ対応のアドレスアレイと、キャッシュの
アクセス時には、前記アドレスアレイをすべて索引し、
入力される比較アドレスと比較して、必要なデータがど
のデータアレイにあるか、またはどのデータアレイにも
ないことを検出するヒット検出回路と、自キャッシュ内
に必要なデータが無いために、他のキャッシュや主記憶
装置から必要なデータを得て、自キャッシュへ必要なデ
ータ登録動作をしている時に、データアレイのどのレベ
ルにデータを登録しているかを表すレベル登録レジスタ
と、キャッシュへのストア処理時、またはキャッシュの
リード処理時に、前記ヒット検出回路の出力と、前記レ
ベル登録レジスタの出力で論理をとって、自キャッシュ
へ必要なデータ登録動作と、キャッシュへのストア処
理、またはリード処理が同一レベルのデータアレイにお
こなわれるか否かを検出する競合検出回路と、キャッシ
ュストアする処理かキャッシュをリードする処理を示す
動作レジスタと、前記動作レジスタと、前記ヒット検出
回路と、前記レベル登録レジスタと、前記競合検出回路
の出力により、異なるデータアレイへの前記データ登録
動作と自キャッシュへのアクセスが発生した場合には各
データアレイへの同時動作を指示する制御回路とを有す
る。
【0008】
【実施例】本発明の第1の実施例を示す図1を参照する
と、本実施例は、主記憶データのコピーを保持する2つ
のデータアレイ1,2と、データアレイ1のアドレスを
指定するデータアレイアドレスレジスタ3と、データア
レイ2のアドレスを指定するデータアレイアドレスレジ
スタ4と、データアレイアドレスレジスタ3への入力を
選択するセレクタ5と、データアレイアドレスレジスタ
4への入力を選択するセレクタ6と、データアレイ1の
中の各々データの主記憶アドレスを保持するアドレスア
レイ7と、データアレイ2の中の各々データの主記憶ア
ドレスを保持するアドレスアレイ8と、アドレスアレイ
7、アドレスアレイ8のアドレスを指定するアドレスア
レイアドレスレジスタ9と、ヒット検出回数11と、ス
トアヒットレベルレジスタ12と、競合検出回路13
と、処理がストア動作がリード動作かを示す動作レジス
タ14と、制御回路15とから構成される。
【0009】次に本実施例の動作について説明する。
【0010】まず、動作レジスタ14に外部からキャッ
シュへのストア動作を指示する動作信号120がセット
される場合について述べる。この動作信号120がセッ
トされると同時にアドレスアレイアドレスレジスタ9
に、主記憶のコピーとしてデータを書き込みたいリクエ
ストアドレス100がセットされる。そして、アドレス
アレイアドレスレジスタ9から出力されるアドレス10
1によってアドレスアレイ7とアドレスアレイ8が索引
され、それぞれ読みだしアドレス102と103が出力
される。
【0011】読み出しアドレス102、103はヒット
検出回路11に入力され、比較アドレス104と比較さ
れる。読みだしアドレス102と比較アドレス104が
等しく、読みだしアドレス103と比較アドレス104
が等しくない時は、ストアするアドレスに対するエリア
がデータアレイ1にあることを表すヒット信号105が
出力され、また読みだしアドレス103と比較アドレス
104が等しく、読みだしアドレス102と比較アドレ
ス104が等しくない時は、ストアするアドレスに対す
るエリアがデータアレイ2にあることを表すヒット信号
105が出力される。いずれも場合も、ヒット信号10
5は動作レジスタ14からのストア動作を表す動作信号
121によりストアヒットレベルレジスタ12に保持さ
れる。
【0012】動作信号121と、ヒット信号105は、
また制御回路15に入力される。そして、例えばデータ
アレイ1へのストア時であればセレクタ5にはストアア
ドレスとして、アドレス101が選択されるように選択
信号122が制御回路15から入力され、また、セレク
タ6にはリクエストアドレス100が選択されるように
選択信号123が制御回路15から出力される。
【0013】次に、動作レジスタ14には外部からキャ
ッシュのリード動作を指示する動作信号120がセット
される場合について述べる。この動作信号120がセッ
トされると同時にアドレスアレイアドレスレジスタ9
に、主記憶のコピーとしてデータを読みだしたいリクエ
ストアドレス100がセットされる。そして、アドレス
101によってアドレスアレイ7とアドレスアレイ8が
索引され、それぞれ読みだしアドレス102と103が
出力される。
【0014】読みだしアドレス102、103はヒット
検出回路11に入力され、比較アドレス104と比較さ
れる。この場合のヒット信号105も前述のストア動作
時におけるのと同様にして生成される。
【0015】さて、競合検出回路13はリード動作時の
ヒット信号105と、ストアヒットレベルレジスタ12
に保持されているレベル信号106により、ストア処理
するデータアレイとリード処理するデータアレイの異同
を調べ、両データアレイが異なる場合には競合がないこ
とになるので、同時動作可能信号107を出力する。い
ま、データアレイ1にストア、データアレイ2にリード
が指示されていて、それぞれヒットしたものとして以下
の説明を行う。この場合、データアレイアドレスレジス
タ3にはセレクタ5により選択されたアドレス111が
セットされ、データアレイアドレスレジスタ4にはセレ
クタ6により選択されたアドレス112がセットされる
ことになる。
【0016】制御回路15は動作信号121、ヒット信
号105、レベル信号106、同時動作可能信号107
を入力して、データアレイ1にはデータアレイアドレス
レジスタ3のアドレス113でストアするように指示す
る制御信号124を出力する。また、データアレイ2に
はデータアレイアドレスレジスタ4のアドレス114で
リードするように指示する制御信号125を出力する。
【0017】なお、競合検出回路13において、競合が
検出された場合には、ストア動作を優先して実行させ、
リード動作は1サイクル待たされることになるのは従来
どおりである。また、競合はストア動作がストアデータ
の入力の都合上遅れることからリード動作との間で発生
することがあるのであるからリード同士、ストア同士お
よびリード先行ストア後行の場合には問題とならないの
は明らかである。
【0018】図2は本発明の第2の実施例のブロック図
である。本実施例は、第1の実施例におけるストアヒッ
トレベルレジスタ12の代りにレベル登録レジスタ20
を設けている点が異なる。このレベル登録レジスタに
は、キャッシュミスヒット時に、主記憶からキャッシュ
メモリへデータ転送中のアドレスがデータアレイ1と2
のうちのいずれに属するものであるのかをCPUが登録
する。
【0019】いま、レベル登録レジスタ20に、データ
アレイに必要なデータ登録動作をしているという信号が
セットされ、レベル信号106として制御回路15に入
力されているものとして説明を進める。このときは、セ
レクタ5にはアドレス110が選択されるように選択信
号122が出力され、セレクタ6にはリクエストアドレ
ス100が選択されるように選択信号123が出力され
る。
【0020】この状態において、動作レジスタ14には
外部からキャッシュのリード動作を指示する動作信号1
20がセットされ、同時にアドレスアレイアドレスレジ
スタ9に、主記憶コピーとしてデータを読みだしたいリ
クエストアドレス100がセットされたとする。アドレ
スアレイアドレスレジスタ9から出力されるアドレス1
01によってアドレスアレイ7とアドレスアレイ8が索
引され、読みだしアドレス103が出力される。
【0021】読みだしアドレス102、103はヒット
検出回路11に入力され、比較アドレス104と比較さ
れる。そして、例えば読みだしアドレス102と比較ア
ドレス104が等しくなく、読みだしアドレス103と
比較アドレス104が等しいときは、リードデータがデ
ータアレイ2にあることを表すヒット信号105が出力
されるのは第1の実施例におけるのと同様である。
【0022】競合検出回路13は、ヒット信号105と
レベル信号106により、必要なデータ登録動作をする
データアレイとリード処理するデータアレイの異同を調
べ、両データアレイが異なる場合には、競合がないこと
になるので、同時動作可能信号107を出力する。い
ま、データアレイ2に対するリードが指示されていれ
ば、データアレイアドレスレジスタ3にはセレクタ5に
より選択されたアドレス111(登録アドレス110)
がセットされ、データアレイアドレスレジスタ4にはセ
レクタ6により選択されたアドレス112が(リクエス
トアドレス100)がセットされることになる。
【0023】制御回路15は動作レジスタ14から出力
される動作信号121、ヒット信号105、レベル信号
106、同時動作可能信号107を入力して、上述の例
の場合には、データアレイ1にアドレス113で必要な
データを登録するように指示する制御信号124を出力
する。また、データアレイ2にはアドレス114でリー
ドするように指示する制御信号125を出力する。
【0024】以上は、動作レジスタ14にキャッシュリ
ード動作を指示する動作信号120がセットされた場合
について述べたが、ストア動作を指示する動作信号12
0がセットされた場合にも同様な動作が行われる。
【0025】
【発明の効果】以上説明したように第1の本発明には、
キャッシュへのストア動作とリード動作が同時に発生し
ても、該動作の対象となるキャッシュレベルが違う場合
には、キャッシュのリード動作を待たせずに、同時に処
理できるという効果がある。
【0026】また、第2の本発明には、自キャッシュ内
に必要なデータが無いために、他のキャッシュや主記憶
装置から必要なデータを得て、自キャッシュへの必要な
データ登録動作をしている時に、自キャッシュに対する
ストア動作、またはリード動作が発生しても、該動作の
対象となるキャッシュレベルが違う場合には、自キャッ
シュへのストア動作、またはリード動作を待たせずに、
同時に処理できるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図である。
【図2】本発明の第2の実施例のブロック図である。
【符号の説明】
1,2 データアレイ 3,4 データアレイアドレスレジスタ 5,6 セレクタ 7,8 アドレスアレイ 9 アドレスアレイアドレスレジスタ 11 ヒット検出回路 12 ストアヒットレベルレジスタ 13 競合検出回路 14 動作レジスタ 15 制御回路 20 レベル登録レジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 主記憶データのコピーを保持する複数の
    レベルからなるデータアレイと、 前記複数のレベルのデータアレイの中のおのおののデー
    タの主記憶アドレスを保持する前記データアレイ対応の
    アドレスアレイと、 キャシュのアクセス時には、前記アドレスアレイをすべ
    て索引し、入力される比較アドレスと比較して、必要な
    データがどのデータアレイにあるか、またはどのデータ
    アレイにもないことを検出するヒット検出回路と、 キャッシュへのストア処理時に、前記ヒット検出回路の
    出力を保持するストアヒットレベルレジスタと、 前記ヒット検出回路の出力と、前記ストアヒットレベル
    レジスタの出力で論理をとって、キャッシュへのストア
    処理と、リード処理が同一レベルのデータアレイに行わ
    れるか否かを検出する競合検出回路と、 キャッシュへストアする処理かキャッシュをリードする
    処理かを示す動作レジスタと、 前記動作レジスタと、前記ヒット検出回路と、前記スト
    アヒットレベルレジスタと、前記競合検出回路の出力に
    より、異なるデータアレイへのストア先行リード後行の
    場合には各データアレイへの同時動作を指示する制御回
    路とを有することを特徴とするキャッシュメモリ制御方
    式。
  2. 【請求項2】 主記憶データのコピーを保持する複数の
    レベルからなるデータアレイと、 前記複数のレベルのデータアレイの中のおのおののデー
    タの主記憶アドレスを保持する前記データアレイ対応の
    アドレスアレイと、 キャッシュのアクセス時には、前記アドレスアレイをす
    べて索引し、入力される比較アドレスと比較して、必要
    なデータがどのデータアレイにあるか、またはどのデー
    タアレイにもないことを検出するヒット検出回路と、 自キャッシュ内に必要なデータが無いために、他のキャ
    ッシュや主記憶装置から必要なデータを得て、自キャッ
    シュへ必要なデータ登録動作をしている時に、データア
    レイのどのレベルにデータを登録しているかを表すレベ
    ル登録レジスタと、 キャッシュへのストア処理時、またはキャッシュのリー
    ド処理時に、 前記ヒット検出回路の出力と、前記レベル登録レジスタ
    の出力で論理をとって、自キャッシュへ必要なデータ登
    録動作と、キャッシュへのストア処理、またはリード処
    理が同一レベルのデータアレイにおこなわれるか否かを
    検出する競合検出回路と、 キャッシュストアする処理かキャッシュをリードする処
    理を示す動作レジスタと、 前記動作レジスタと、前記ヒット検出回路と、前記レベ
    ル登録レジスタと、前記競合検出回路の出力により、異
    なるデータアレイへの前記データ登録動作と自キャッシ
    ュへのアクセスが発生した場合には各データアレイへの
    同時動作を指示する制御回路とを有すること特徴とする
    キャッシュメモリ制御方式。
JP6008064A 1994-01-28 1994-01-28 キャッシュメモリ制御方式 Pending JPH07219845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6008064A JPH07219845A (ja) 1994-01-28 1994-01-28 キャッシュメモリ制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6008064A JPH07219845A (ja) 1994-01-28 1994-01-28 キャッシュメモリ制御方式

Publications (1)

Publication Number Publication Date
JPH07219845A true JPH07219845A (ja) 1995-08-18

Family

ID=11682923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6008064A Pending JPH07219845A (ja) 1994-01-28 1994-01-28 キャッシュメモリ制御方式

Country Status (1)

Country Link
JP (1) JPH07219845A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647463B2 (en) 2000-09-08 2003-11-11 Nec Corporation Cache update method and cache update control system employing non-blocking type cache
US8495303B2 (en) 2008-03-06 2013-07-23 Samsung Electronics Co., Ltd. Processor and computer system with buffer memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647463B2 (en) 2000-09-08 2003-11-11 Nec Corporation Cache update method and cache update control system employing non-blocking type cache
US8495303B2 (en) 2008-03-06 2013-07-23 Samsung Electronics Co., Ltd. Processor and computer system with buffer memory

Similar Documents

Publication Publication Date Title
US5097414A (en) Buffer-storage control system for simultaneously accessible partitions of tag and data blocks of buffer storage
JPS6118226B2 (ja)
JPH087718B2 (ja) コンピュータメモリシステム
US4618926A (en) Buffer storage control system
JPH07219845A (ja) キャッシュメモリ制御方式
US6279082B1 (en) System and method for efficient use of cache to improve access to memory of page type
JPH06161900A (ja) キャッシュメモリ装置
JP2591928B2 (ja) キャッシュ記憶回路
JP2636485B2 (ja) キャッシュ記憶装置
JP2500485B2 (ja) 情報処理装置
JPH0520192A (ja) キヤツシユメモリのストア方式
JP3063501B2 (ja) メモリアクセス制御方式
JP2506975B2 (ja) 情報処理装置のバッファ無効化処理方式
JPH0752410B2 (ja) キャッシュメモリ制御方式
JPH04293136A (ja) キャッシュ制御方式
JPS63318653A (ja) 中間バッファにおけるム−ブイン制御方式
JPH052608A (ja) データ検索装置
JPH0321933B2 (ja)
JPH0719225B2 (ja) 情報処理装置
JPH01307849A (ja) データアクセス装置
JPS61148543A (ja) メモリアクセスリクエスト処理方式
JPH04355847A (ja) ストアバッファ制御装置
JPH02189657A (ja) 演算処理装置
JPH05282204A (ja) 第1および第2キャッシュ・タグ・メモリ・アレイの動作方法
JPH07141326A (ja) リストベクトル処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980825