JPH04355847A - ストアバッファ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ストアバッファ制御装
置に関し、特に演算処理装置から主記憶に書き込まれる
データと該データのアドレスを各々対応させて記憶する
ストアバッファを制御するストアバッファ制御装置に関
する。

【０００２】

【従来の技術】従来、この種のストアバッファ制御装置
では、仮想アドレスから実アドレスへの変換を伴なうリ
ードリクエストであった場合に、アドレス変換ステージ
を過ぎなければ実アドレスが求まらないためアドレス変
換ステージではリードリクエストのページ内アドレスと
ストアバッファのアドレス部の各ページ内アドレスのみ
の一致を個別に比較し、一致が検出された場合に、アド
レス変換ステージで求めた実アドレスとストアバッファ
のアドレス部に格納されている各アドレスの一致を個別
に比較し、アドレス変換ステージにて、アドレス変換バ
ッファＴＬＢに求めようとする実アドレスが登録されて
いなかった場合には、ページング機構により求めた実ア
ドレスとアドレスアレイによりリクエストされたデータ
がキャッシュメモリ上に存在するか否かを調べる際に、
ページ内アドレスのみの一致を比較し、一致が検出され
たならば、シャッシュアクセスステージで実アドレス全
体が一致するかを比較していた。そして、ページ内アド
レスの比較と実アドレス全体での比較による一致検出に
より、キャッシュメモリにまだストアされていないスト
アリクエストをキャッシュメモリから読み出そうとする
リードリクエストを検出すると、ストアバッファ内のス
トアリクエストをキャッシュメモリに掃き出し、一致検
出の要因となったストアリクエストがキャッシュメモリ
に掃き出された後、データ要求部へデータを返していた
。

【０００３】

【発明が解決しようとする課題】上述した従来のストア
バッファ制御装置は、リードリクエストが仮想アドレス
から実アドレスへの変換を伴なわない場合や、アドレス
変換バッファＴＬＢに求めようとする実アドレスが登録
されていなく、ページング機構により実アドレスを求め
、求めた実アドレスとアドレスアレイによりリクエスト
されたデータがキャッシュメモリ上に存在するか否か調
べる場合のように、実アドレスがわかっている場合であ
っても、先にページ内アドレスの一致検出を行ない、一
致が検出されてから実アドレス全体での一致を比較する
ようになっていたため、ページ内アドレスは一致するが
、実アドレス全体では、一致しないような場合、データ
要求部へのデータ送出が遅れ、性能が低下するという欠
点があった。

【０００４】

【課題を解決するための手段】本発明のストアバッファ
制御装置は、データ要求部からのリクエストアドレスを
仮想アドレスから実アドレスに変換するアドレス変換部
と、アドレス変換部により変換された実アドレスにより
、リクエストされたデータがキャッシュメモリ上に存在
するか否かを調べるアドレスアレイを有し、アドレス変
換ステージで、アドレス変換部とアドレスアレイにより
、データ要求部からリードリクエストされたデータがキ
ャッシュメモリ上に存在するか否か調べ、存在するなら
ば次のキャッシュアクセスステージでキャッシュメモリ
からのデータリードを行なうパイプライン計算機におい
て、演算実行部での演算結果と、アドレス変換部にて実
アドレスに変換された演算結果の主記憶上への格納アド
レスを各々対応させて記憶するストアバッファを制御す
るストアバッファ制御装置であって、データ要求部から
のリードリクエストのページ内アドレスとストアバッフ
ァのアドレス部の各ページ内アドレスをアドレス変換ス
テージで個別に比較する第１の比較手段と、データ要求
部からのリードリクエストが仮想アドレスから実アドレ
スへの変換を伴なう場合には、第１の比較手段によりペ
ージ内アドレスの一致が検出された時に、リードリクエ
ストの実アドレセとストアバッファのアドレス部に格納
されている各アドレスが一致するかをキャッシュアクセ
スステージで個別に比較し、リードリクエストが仮想ア
ドレスから実アドレスへの変換を伴なわない場合には、
アドレス変換ステージでリードリクエストの実アドレス
と、ストアバッファのアドレス部に格納されている各ア
ドレスが一致するこを個別に比較する第２の比較手段と
、第１の比較手段と第２の比較手段からの一致報告によ
り、ストアバッファ内のストアリクエストがキャッシュ
メモリに掃き出される前に、キャッシュメモリから読み
出そうとするリードリクエストがないかを検出するスト
アチェック手段とを有している。

【０００５】本発明の他のストアバッファ制御装置は、
請求項１記載の第１の比較手段及びストアチェック手段
と、データ要求部からリードリクエストされたデータの
仮想アドレスをアドレス変換部にて実アドレスに変換し
ようとした結果、アドレス変換バッファＴＬＢに求める
実アドレスが登録されておらず、ページング機構により
実アドレスを求めた場合には、求めた実アドレスとアド
レスアレイにより、リクエストされたデータがキャッシ
ュメモリ上に存在するか否か調べる際に、リードリクエ
ストの実アドレスとストアバッファのアドレス部に格納
されているアドレスが一致するか個別に比較し、アドレ
ス変換バッファＴＬＢに登録されている場合には、第１
の比較手段によりページ内アドレスの一致が検出された
時に、リードリクエストの実アドレスとストアバッファ
のアドレス部に格納されているアドレスが一致するかを
キャッシュアクセスステージで個別に比較する第３の比
較手段とを有している。

【０００６】

【実施例】次に本発明について図面を参照して説明する
。

【０００７】図１は、本発明の一実施例を示すブロック
図である。図１において、本実施例のストアバッファ制
御装置は、ページ内アドレス比較部１０１、実アドレス
比較部１０２、ストアチェック部１０３からなる、スト
アデータレジスタＡ１０４、ストアデータレジスタＢ１
０５は、演算実行部から主記憶へのストアデータ１０６
を格納するためのレジスタであり、データライトポイン
タ１０７の示すストアデータレジスタにストアデータ１
０６が書き込まれ、データリードポインタ１０８と、セ
レクタＡ１０９により選択されたストアデータレジスタ
の内容がキャッシュメモリと主記憶に書き込まれる。同
様に、ストアアドレスレジスタＡ１１０、ストアアドレ
スレジスタＢ１１１は、ストアデータ１０６に対応する
実アドレス１１２を格納するためのレジスタであり、ア
ドレスライトポインタ１１３の示すストアアドレスレジ
スタに、実アドレス１１２が書き込まれ、アドレスリー
ドポインタ１１４とセレクタＢ１１５により選択された
レジスタの内容が主記憶に送られる。仮想アドレスレジ
スタ１１６は、アドレス送出部から送られてくる仮想ア
ドレス（アドレス変換を必要としない場合は実アドレス
）を格納するレジスタであり、アドレス変換を必要とし
ない場合は、そのまま実アドレスレジスタＡ１２１に格
納される。アドレス変換が必要な場合には、仮想ページ
番号１１７がＴＬＢ１１８で実ページ番号１１９に変換
された後に実アドレスレジスタＡ１２１に格納される。 なお、ページ内アドレス１２０は、そのまま格納される
。ここでもし、ＴＬＢ１１８に仮想ページ番号１１７に
対応する実ページ番号が登録されていなかった場合（い
わゆるＴＬＢミスの場合）は、ページング機構により実
ページ番号が求められ、ページ内アドレスと共に実アド
レスレジスタＢ１２２に格納される。そして、実アドレ
スレジスタＡ１２１に格納される。この際求めた実アド
レスのデータがキャッシュメモリに存在するかどうかが
図示せぬアドレスアレイにより調べられる。

【０００８】ページ内アドレス比較部１０１では、仮想
アドレスレジスタ１１６に格納されたアドレスのページ
内アドレス１２０と、ストアアドレスレジスタＡ１２１
、ストアアドレスレジスタＢ１２２に格納されているア
ドレスのページ内アドレスの一致を比較し、リプライ制
御部１０３に通知する。実アドレス比較部１０２では、
制御部から送られてくるアドレス識別子１２４が１であ
るとき、つまり、仮想アドレスレジスタ１１６に格納さ
れているアドレスがアドレス変換を必要としない場合に
は、仮想アドレスレジスタ１１６に格納されている実ア
ドレスと、ストアデータレジスタＡ１１０、ストアアド
レスレジスタＢ１１１に格納されている実アドレスの一
致を比較し、アドレス識別子１２４が０、すなわち仮想
アドレスレジスタ１１６に格納されているアドレスがア
ドレス変換を必要とする場合には、実アドレスレジスタ
Ａ１１０の格納されている実アドレスと、ストアアドレ
スレジスタＢ１１１に格納されている実アドレスの一致
を比較し、ストアチェック部１０３に通知する。ストア
チェック部１０３ではアドレス識別子が１すなわちアド
レス変換を行なわない場合は、実アドレス比較部１０２
からの一致報告により、又、アドレス識別子１２４が０
、すなわちアドレス変換を行なう場合は、ページ内アド
レス比較部１０１あるいは、実アドレス比較部１０２か
らの一致報告により、リードリクエストのストアリクエ
スト追越しを検出すると、つまりストアアドレスレジス
タＡ１１０、ストアアドレスレジスタＢ１１１に格納さ
れるアドレスに対応するストアデータがキャッシュメモ
リに書き込まれる前に、データ要求部がそのデータをキ
ャッュメモリからリードしようとしたのを検出すると、
データ要求部へのリプライ信号１２３を抑止し、ストア
バッファ内のストアリクエストをキャッシュメモリに掃
き出し、アドレス一致検出の要因となったストアリクエ
ストがキャッシュメモリに掃き出された後、リプライ信
号１２３と共にデータ要求部へデータを返す。

【０００９】図２は本発明の他の実施例を示すブロック
図である。図２において、本発明の他の実施例のストア
バッファ制御装置は、ページ内アドレス比較部２０１、
実アドレス比較部２０２、ストアチェック部２０３から
なる。２０１、２０４〜２２３は、図１中の１０１、１
０４〜１２３に対応しており、本発明の一実施例の説明
をそのまま読みかえたものである。実アドレス比較部２
０２では、制御部から送られてくる、ページング完了信
号２２４が１の時、すなわち、ページング機構により求
められた実アドレスが実アドレスレジスタ２２２に格納
されると、その格納された実アドレスとストアアドレス
レジスタ２１０、ストアアドレスレジスタＢ２１１に格
納されている実アドレスとの一致を比較し、ストアチェ
ック部２０３へ通知し、ＴＬＢ２１８に仮想ページ番号
２１７に対応する実ページ番号が登録されているか、あ
るいは、仮想アドレスレジスタ２１６に格納されたアド
レスがアドレス変換を必要としない場合には、実アドレ
スレジスタＡ２２１に格納されている実アドレスと、ス
トアアドレスレジスタＡ２１０、ストアアドレスレジス
タＢ２１１に格納されている実アドレスとの一致を比較
し、ストアチェック部２０３へ通知する。

【００１０】ストアチェック部２０３では、ページング
完了信号２２４が１すなわちページング機構により求め
られた実アドレスが実アドレスレジスタＢ２２２に格納
された場合には、実アドレス比較部２０２からの一致報
告により、ページング完了信号２２４が０のときはペー
ジ内アドレス比較部２０１あるいは実アドレス比較部２
０２からの一致報告により、リードリクエストのストア
リクエスト追越しを検出すると、データ要求部へのリプ
ライ信号２２３を抑止し、ストアバッファ内のストアリ
クエストをキャッシュメモリに掃き出し、アドレス一致
の要因となったストアリクエストがキャッシュメモリに
掃き出された後、リプライ信号２２３と共に、データ要
求部へデータを返す。

【００１１】

【発明の効果】以上説明したように本発明は、リードリ
クエストが仮想アドレスから実アドレスへの変換を必要
としない場合、あるいは、ＴＬＢミスをして、ページン
グ機構により実アドレスを求めた場合、従来ではページ
内アドレスを最初に比較し、一致が検出されたならば実
アドレスの比較をするようになっていたのを、最初から
実アドレス全体の比較を行なうことにより、ページ内ア
ドレスで一致し、かつ、実アドレス全体では一致しない
場合のデータ要求部へのデータの送信を早め、性能を上
げる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】本発明の他の実施例を示す構成図である。

【符号の説明】

１０１、２０１　　　　ページ内アドレス比較部１０２
、２０２　　　　実アドレス比較部１０３、２０３　　
　　ストアチェック部１０４、２０４　　　　ストアデ
ータレジスタＡ１０５、２０５　　　　ストアデータレ
ジスタＢ１０６、２０６　　　　ストアデータ １０７、２０７　　　　データライトポインタ１０８、
２０８　　　　データリードポインタ１０９、２０９　
　　　セレクタＡ １１０、２１０　　　　ストアアドレスレジスタＡ１１
１、２１１　　　　ストアアドレスレジスタＢ１１２、
２１２　　　　実アドレス １１３、２１３　　　　アドレスライトポインタ１１４
、２１４　　　　アドレスリードポインタ１１５、２１
５　　　　セレクタＢ １１６、２１６　　　　仮想アドレスレジスタ１１７、
２１７　　　　仮想ページ番号１１８、２１８　　　　
アドレス変換バッファ（ＴＬＢ）１１９、２１９　　　
　実ページ番号 １２０、２２０　　　　ページ内アドレス１２１、２２
１　　　　実アドレスレジスタＡ１２２、２２２　　　
　実アドレスレジスタＢ１２３、２２３　　　　リプラ
イ信号 １２４　　　　アドレス識別子 ２２４　　　　ページング完了信号

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　データ要求部からのリクエストアドレ
   スを仮想アドレスから実アドレスに変換するアドレス変
   換部と、該アドレス変換部により変換された実アドレス
   により、リクエストされたデータがキャッシュメモリ上
   に存在するか否かを調べるアドレスアレイと、演算実行
   部での演算結果及び該アドレス変換部にて実アドレスに
   変換された該演算結果の主記憶上への格納アドレスの対
   を複数組保持するストアバッファを備え、アドレス変換
   ステージで、該アドレス変換部と該アドレスアレイによ
   り、該データ要求部からリードリクエストされたデータ
   がキャシュメモリ状に存在するか否か調べ、存在するな
   らば次のキャッシュアクセスステージでキャッシュメモ
   リからのデータリードを行なうパイプライン計算機にお
   いて、該データ要求部からのリードリクエストのページ
   内アドレスと、該ストアバッファのアドレス部の各ペー
   ジ内アドレスをアドレス変換ステージで個別に比較する
   第１の比較手段と、該データ要求部からのリードリクエ
   ストが仮想アドレスから実アドレスへの変換を伴なう場
   合には、該第１の比較手段によりページ内アドレスの一
   致が検出された時に、該リードリクエストの実アドレス
   と、該ストアバッファのアドレス部に格納されている各
   アドレスが一致するかをキャッシュアクセスステージで
   個別に比較し、該リードリクエストが仮想アドレスから
   実アドレスへの変換を伴なわない場合には、アドレス変
   換ステージで、該リードリクエストの実アドレスと、該
   ストアバッファのアドレス部に格納されている各アドレ
   スが一致するかを個別に比較する第２の比較手段と、該
   第１の比較手段と該第２の比較手段からの一致報告によ
   り、該ストアバッファ内のストアリクエストがキャッシ
   ュメモリに掃き出される前に、該ストアリクエストをキ
   ャッシュメモリから読み出そうとするリードリクエスト
   がないかを検出するストアチェック手段とを有すること
   を特徴とするストアバッファ制御装置。
2. 【請求項２】　　請求項１記載のストアバッファ制御装
   置において、該データ要求部からリードリクエストされ
   たデータの仮想アドレスを該アドレス変換部にて実アド
   レスに変換しようとした結果、アドレス変換バッファＴ
   ＬＢに求める実アドレスが登録されておらずページング
   機構により実アドレスを求めた場合には、求めた実アド
   レスと該アドレスアレイにより、リクエストされたデー
   タがキャッシュメモリ上に存在するか否か調べる際に、
   該リードリクエストの実アドレスと該ストアバッファの
   アドレス部に格納されているアドレスが一致するか個別
   に比較し、アドレス変換バッファＴＬＢに登録されてい
   る場合には、該第１の比較手段によりページ内アドレス
   の一致が検出された時に、該リードリクエストの実アド
   レスと該ストアバッファのアドレス部に格納されている
   アドレスが一致するかをキャシュアクセスステージで個
   別に比較する第３の比較手段に該第２比較手段を置き換
   えたことを特徴とするストアバッファ制御装置。