JPH07191089A - 電極集合体 - Google Patents

電極集合体

Info

Publication number
JPH07191089A
JPH07191089A JP6285861A JP28586194A JPH07191089A JP H07191089 A JPH07191089 A JP H07191089A JP 6285861 A JP6285861 A JP 6285861A JP 28586194 A JP28586194 A JP 28586194A JP H07191089 A JPH07191089 A JP H07191089A
Authority
JP
Japan
Prior art keywords
wedge
pins
wedges
pin
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6285861A
Other languages
English (en)
Inventor
Durwood Airhart
ダーウッド・エアハート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH07191089A publication Critical patent/JPH07191089A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425Test clips, e.g. for IC's
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00Electrical connectors
    • Y10S439/912Electrical connectors with testing means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】間隔の狭いICのピンに確実に端子を接続する
ことのできるプローブに使用することのできる電極集合
体を提供する。 【構成】ピンとピンの間に楔状の電極8を押し込むこと
によってその側面とピントの間で電気接触を形成する。
この楔8の内部は接着剤層19、21と充填材層20を
交互に重ねることによって形成する。楔8の両側面には
ピンと接触するための導電性被覆としてここではベリリ
ウム銅片22を使用する。なお、接着剤層・導電体層1
9〜21の少なくとも1枚は絶縁体とし、両ベリリウム
銅片間を絶縁する。また、内部の層の中の一部、ここで
は充填材層20、を短くして億ことにより、楔8にテー
パ状の形状を与える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野、従来技術及びその問題点】集積回
路(IC)パッケージのリードあるいはピン上の電気信
号の測定、あるいはICの脚への外部からの電気的な刺
激の印加は、ピンのサイズとその間のスペースが小さく
なり、またパッケージ上のピンの数が増すにつれて大き
な問題になりつつある。そもそも電圧計やオシロスコー
プ等の試験装置に用いるものである回路プロービング
は、リードピッチが0.5mm以下のサーフィスマウント部
品には適用できない。ロジックアナライザ、タイミング
アナライザ、エミュレータ及び自動基板テスタ等をサー
フィスマウント集積回路へ接続する作業は機械的に困難
になり、信頼性が低下し、コストが上昇してきてきる。
【0002】ピンのサイズとその間の間隔が小さくなる
につれて、多くの問題が生じて来る。ピンのサイズが小
さくなるので、接触面が少なくなり、その接触面も残留
した半田レジストあるいはフラックスで覆われることが
ある。ピンの外面への接触による接触技術には、プロー
ブ中の対応する接点による拭き取り動作の不良によっ
て、あるいは接触圧が不充分であることによって、接触
不良が発生する恐れがある。プローブの接点が隣接する
ピンと短絡する恐れがあるため、位置合わせが非常に重
要になってきている。プローブが不意に外れないように
するために、ICプローブにICパッケージの角に係合
するグリッパを設けるメーカーもある。このようなグリ
ッパは壊れやすいため交換可能でなければならない。
【0003】従来のプローブには別の問題がある。従来
のプローブはそれがプロービングするICより占有面積
が大きく、ICが小型化していっても、この占有面積は
ICの小型化に追い付かない。従って、回路基板の密度
が高くなるにつれて、IC用のプローブとそのICに隣
接する部品との間の干渉の問題が大きくなる。
【0004】
【発明の概要】そこで、ICのリードへの接続を行なう
ための全く新しい方法が必要とされている。ICの隣接
するピンの間に導電性材料を楔のように押込む場合を考
える。この導電材料の一方を絶縁体で裏当てしている場
合、隣接するピンは短絡しない。この楔を可撓性として
1つのピンから他のピンに向かって移動し、それによ
り、この楔がピンのサイズあるいは位置のわずかな変動
に対応できるようにする。これによって、楔がピンの間
にそのICの載った基板の面に対して直角な方向で押込
まれるとき、ピンの間のギャップに“追従する”ことが
できる。基板に直角な方向に楔を押込むことによって、
隣接するすべてのピンが同時に楔を受けることができ
る。楔の先端はICの隣接するピンの間隔よりかなり細
くすることができる。これによって、まず楔群をICの
ピンと迅速に係合させ、後で実際の押込み動作が発生す
るときピンに対して横方向の圧力を加え始めることがで
きる。押込み動作にはピンの間での楔の動きと圧縮が伴
なう。これによって、接点が擦れ合うことによる清掃動
作が良好に行なわれ、電気的接続が向上する。
【0005】好適な実施例においては、このような楔は
ピンがICのパッケージから出ている場所に近接してI
Cのピンに係合する。この位置では、これらのピンは基
本的にはそのICを受け入れる基板の表面に対して平行
でそれから少し離れた平面内にある共面の(coplanar)平
坦なストリップである。これは良好な位置である。と言
うのは、ピンを保持するための良好な支持が提供され、
またこの位置ではピンの間隔はICの製造中にすでに精
密に制御されているからである。この間隔の均一性は、
ICパッケージの射出成型時にピンを当初結合している
“ダムバー(dambar)”を除去するのに用いられる型を製
作するための高精度なステップアンドリピート動作によ
って得られるものである。(ダムバーはチップへのワイ
ヤボンディング等の製造工程中にピンを連結し、位置合
わせして、それらを処理しやすい1つのユニットにする
ものである。また、パッケージの射出成型中にプラステ
ィックがピンの間から突出することを防止する機能も持
っている。しかし、ダムバーはすべてのピンを互いに短
絡させているので、パッケージの成型が完了すると取り
除かなければならない。)
【0006】楔がピンの間に入るときにICのパッケー
ジに最も近くなる楔の内側のエッジは楔のテーパを付け
た端部で逃がすことができる。これは言わば楔の下側の
内側の角である。この逃げは半径あるいは角度の小さい
三角形とすることができる。この逃げの目的は、プロー
ブが始動されるとき、IC上に少し緩めにはまるように
することである。これは、対向する楔(すなわち対向す
る側にあるが、その間に介在する側面からは等距離にあ
る楔)の間の距離が、その先端部で、実際に押込み動作
が発生する先端部より上の位置での距離より少し大きい
からである。
【0007】楔は、必要であれば、ピンがパッケージか
ら出て来る位置とピンが回路基板に半田付けされる位置
の間の高さの差の遷移が起きる部分と係合するように配
設することもできる。すなわち、ピンに与えられた対向
するS字状湾曲部の間にある(直線状であるかもしれな
い)部分である。
【0008】更に、楔を押込むことの考え方について
は、それを高密度サーフィスマウントICに適用するも
のと限定する必要はない。古い形式のICパッケージに
適した楔も充分に可能である。また、ICは回路基板に
半田付けされる必要もない。楔の形状は、プロービング
の対象のICがプリント回路基板上に取り付けられたソ
ケットに設置されているとき機能するように選択するこ
ともできる。
【0009】擦り合わせ動作と接触圧の発生に基づくこ
の係合によれば、隣り合うICのピンの間に短絡が発生
しない。これは楔の導電性の面の長さと幅が、それぞれ
ICのピンが順に並んでいる方向に対して直角になって
いるからである。この係合はまた、恐らくはICパッケ
ージの角と係合するガイドとともに用いることによっ
て、プローブをICに対して自動的に自己整列させるの
を支援する。
【0010】原則的に、楔は(ピンを含む)IC自体の
外形線(投影面積)より大きいかあるいはその外側に位
置するいかなる構造あるいは支持体にも取り付ける必要
がない。すなわち、楔を含むプローブの最大の広がり
(プローブの最大の投影面積)はICの投影面積より小
さくするかその範囲内に完全に入るようにすることがで
きる。楔自体はこの投影面積の内部に余裕を持って収ま
るプローブ内の支持構造に取り付けることができる。こ
れはプローブとICに近接する部品の間の干渉を避ける
ことができることを意味する。
【0011】外周部にリードを有するICは一般に2列
あるいは4列のピンを有する。すなわち、最大でパッケ
ージのそれぞれの辺に1列のピンを有する。1列がn本
のピンを有するものとすると、一方の面だけが導電性で
あるn本の楔を設ければよい。n本の楔を設ける場合、
列の一端の楔は他の楔とは異なる状況にある。なぜな
ら、この楔は2本の隣り合うピンの間に押込まれてはい
ないからである。この楔が対応するピンに対する充分な
接触圧を生成するには、そのかわりにそれ自体の剛性に
よらなければならない。
【0012】楔の(介在する絶縁体によって離間されて
いる)2つの面で導電性を持たせ、また楔をn+1本に
増してその間にあるn箇所のスペースがn本のピンと整
列するようにすることによって、別の利点を得ることが
できる。隣り合う楔は互いに対向する導電部分を有し、
これらの部分は電気的に接続されている。まず、これに
よってそれぞれのピンにおける電気的接触の量が倍にな
る。第2に、それぞれのピンの列に加わる力が対称にな
る。これは、列の両端のそれぞれのピンには、それぞれ
の最も外側の楔の最も内側の部分が接触するからであ
る。
【0013】個々の楔自体は金メッキされた銅箔を1枚
あるいはもっと多くの適当な薄いプラスティックと接着
剤の層とともに積層することによって製作することがで
きる。両側が導電性でなければならない楔は両側に銅箔
を有する。楔の先端のテーパの付いた部分は薄いプラス
ティックと接着剤の内層を別の長さにすることによって
形成することができる。あるいはまた、両面楔の先端部
をエッチングして、2つの外側の導電性の箔を分離する
材料を多少除去してもよい。複数の楔を接着剤及びプラ
スティックのスペーサと積層してICのピンと係合する
楔の列を形成することができる。このような楔の列はキ
ャリアあるいはヘッダにボンディングされ、銅箔と接続
ワイヤあるいはケーブルの間の電気的接続が行なわれ
る。このような接続ワイヤあるいはケーブルは他端でこ
のプローブを用いる任意の測定装置あるいは試験装置に
取り付けられる。その結果、対象とするICに容易に押
しつけることができ、周囲の部品に干渉せず、良好な電
気的接触を提供し、取り外すまで単純な摩擦力によって
ICに確実に取り付けておくことのできる比較的安価な
プローブが得られる。
【0014】
【実施例】図1には、集積回路(IC)4のピン3と係
合し、その間に押し込まれる導電性の楔2を有するプロ
ーブ1の斜視図を示す。図1に示すIC4は各辺に8
本、合計で32本のピン3(この数は一例に過ぎない)
を有する。プローブ1は各辺に9本、合計で36本の楔
2を有することに注意しなければならない。従って、プ
ローブ1のそれぞれの辺には、その辺の9本の楔2の間
に8箇所の内側スペースがある。プローブ1がIC4の
上に降ろされ、位置合わせされると、楔2の各辺の8つ
のスペースはIC4の対応する辺のピン3の真上に来
る。すなわち、各辺の左端と右端のピンを含めてそれぞ
れのピンは、その左右に配置された楔を持つ。
【0015】従って、プローブ1をIC4に更に近付け
ると、それぞれのピン3はその左側面側ではその左側に
ある楔2の右側面と、その右側面側ではその右側にある
楔2の左側面と機械的に接触するように楔2と係合す
る。楔2には、それらがIC4のピン3と最初に接触す
る末端にテーパが付けられている。これは位置合わせを
容易にするためである。この末端部のテーパ上で、楔2
の両外側面は徐々に平行遷移していき、これによってプ
ローブ1がIC4に近付けられたとき楔の押込みが徐々
に行なわれる。この押込みは、それぞれの楔2に、その
楔2が入っていくところの隣り合うピン3の間のスペー
スより幅が広い点があるために起こる。
【0016】当然ながら、プローブ1がIC4と接触す
るときすべての楔2とピン3が完全に均一に係合すると
考えることは非現実的である。これらの要素には、ピン
3と楔2のサイズ、形状及び間隔における理想的な均一
性の欠如を許容するためのある程度のコンプライアンス
がなければならない。このコンプライアンスの源泉は、
楔2自体の弾性、楔2が多少屈曲して隣接するピン3の
間の位置ずれしたスペースに進んで行く運動のコースを
変える楔2の可撓性、更に、度合は低いが、ピン3の可
撓性と弾性等によってもたらされる。
【0017】それぞれの楔2は左右の別々の導電面を有
し、これらの面はニッケルと金でメッキされたベリリウ
ム銅箔とすることができる。これらの導電面は内側で絶
縁材料と接着剤によって分離されている。プローブ1内
において、隣接する楔2の対向する導電面は電気的に接
続されている(その方法については後述する)。すなわ
ち、左端の楔の左側面と右端の楔の右側面を除くそれぞ
れの側面において、左側の楔の右側面とその右隣の楔の
左側面が電気的に接続されている。従って、楔の押込み
動作によって生成される機械的接触はまた、IC4の各
辺のピン3の列の端部のピンを含むそれぞれのピン3に
2つの電気接触位置を提供する。それぞれのピンのこれ
ら2つの位置はピンの左右の側面にある。
【0018】それぞれのピンに2つの接触位置があるこ
とは有用な利点である。これによってピンに対する電気
接触抵抗が低減されるだけではなく、楔の直列インダク
タンスが多少低減される。更に、2ヵ所で接触するた
め、なんらかの理由(機械的な位置ずれあるいは表面の
汚れ等)によって隣接する一対の楔の一方がこれらの間
にあるピンに接触しない場合に、他の楔が接触する可能
性が充分にある。
【0019】図2はIC7に取り付けられたプローブ6
の側面図である。ここに図示するものは図1のものと同
様であるが、IC7は2つの対向する辺のそれぞれに8
本のピンを有し、これらの2つの片の間にある残りの2
つの辺にはピンを有しない点が異なっている。プローブ
6はこの構成に適合している。この構成は説明をわかり
やすくするために選択されたものである。このような構
成を有するICが実際に存在するかどうかは重要ではな
い。存在するとすれば、特殊な理由で、対応するプロー
ブ6あるいは図1に示す4つの辺を有する1辺あたり8
本のピン付きのプローブ1のいずれかをIC7にプロー
ビングするのに用いることができることは明らかであ
る。
【0020】図2において、図示されている楔8は、図
の面に垂直な2本の平行な軸に沿ったいくつかの図示さ
れていない楔8の中で最も手前にあるものであるという
ことが判るだろう。同様に、図示されているピンは同じ
軸に沿ったいくつかの図示しないピンの中で最も手前に
あるものである。図示されているピン9は図示する楔8
より手前にある。楔8はそれぞれ関連するピン9と図の
面に垂直な軸に沿ってその内側にある次のピン(図示せ
ず)の間に押込まれる。また、楔8は、楔8を支持しそ
れらを他の楔に対して固定された位置に係止する機能を
有する(プローブ6の)キャリアあるいはシャーシ部1
2に隣接して示されている。このような支持及び係止に
ついては後に詳述する。
【0021】図2は、楔8は使用中には一般にIC7の
本体に近いことを示し、また楔の幅によってプローブ6
の幅がどの程度大きくなるかを示す。同図からわかるよ
うに、この(1辺あたりの)追加される幅はピン9とそ
れらがIC7から出て来る点から回路基板5に接触し始
める位置に移る“s字曲線”が使用する距離にほぼ等し
い。また、同図には、その斜辺が11に示す位置にある
角度の小さい三角形部分を取り除くことによって楔8を
逃がす態様が図示されている。
【0022】図3には、図2の端面図の右側縁の拡大側
面図を示す。この図において、楔8は9本の隣り合う楔
8として示されている。これら9本の楔の間には8箇所
のスペース13がある。それぞれのスペース13はIC
7の8本のピン9のうちの1つに対応する。係合はピン
が対応するスペースに入ることによって起こる。スペー
ス13は楔と交互になったスペーサ14の存在によって
作成される。それぞれの楔には電気絶縁センターコア1
7に接着されそれによって離間された左右の導電面1
5、16が設けられている。
【0023】図3について注意すべき点は、ピン9と楔
8が機械的・電気的に接触する場所、すなわち、ピン上
の押込み動作がどこで発生するかである。図2及び図3
からわかるように、このような接触はピン9がIC7の
ケースあるいは本体から出て来る場所に近接する位置1
8で起こる。ピンはその点で最も幅が広く(あるいは少
なくとも他の部分より狭くはない)、また位置18はピ
ンの“最も高い”位置であるため、楔8はこの位置にお
いてピン9に最も深く係合する。(従って、楔は楔の先
端部の近くに比べて幅が広くなっている。)
【0024】図4A及び図4Bは、図2及び図3に示す
部材の部分拡大図である。図4Aは楔8を単独で示す拡
大側面図である。図4Bはピン9に押し込まれ係合させ
られた楔8の拡大図である。押込まれている間の楔8と
ピン9の間の機械的・電気的接触の位置18が詳細に示
されている。更に、これらの図には部品のサイズを示す
ために寸法が付されている。寸法はインチ表示であり、
ICピンの中心間距離は0.0197インチとする。
【0025】以上の説明から、ICの隣り合うピンに係
合し、その間に押し込まれる接点を有するIC等に用い
るプローブの基本的概念を理解することは容易であろ
う。次に、その製造方法について説明する。
【0026】図5に示す楔8の分解直立図について考察
する。楔8の外側の導電面には厚さ0.002インチのベリ
リウム銅片22が形成されている。これらのベリリウム
銅片22は前以って20-30マイクロインチのニッケルが
めっきされ、次に30-50マイクロインチの金によってめ
っきされている。原理的には、めっきする必要があるの
は楔の外面となる面だけであるが、実際にはベリリウム
銅片22の両側をめっきするのが最も簡単である。2枚
の外側導電面片の間には、接着剤21と充填材20の層
(21、19及び21)が交互に置かれている。接着剤
層21は好適には熱硬化性接着剤である。“熱硬化性接
着剤”という用語は、充分熱せられたとき粘着性・可塑
性になり、冷却されると強固になり、可塑性の状態のと
きそれと接触するように置かれていた面に接着される材
料を意味する。この接着剤の厚みは所望の厚みの楔を得
られるように変えることができる。リードの中心間距離
が0.0197インチ、リード間隔0.11インチのIC用の実施
例において、2枚ある層21はそれぞれ厚みが0.001イ
ンチであり、層19の厚みは0.003インチである。この
接着剤はDuPontの販売するWAアクリル接着剤とすること
ができる。充填材はかさと剛性を付与するものであり、
厚みはやはりこれらの特性を部分的に決めるために選択
することができる。充填材はたとえばKaptonとすること
ができ、これもDuPontの登録商標であり、いわゆるフレ
キシブルプリント回路基板の製造によく用いられる可撓
性プラスティック材料である。つまり、層19ないし2
2が位置あわせされ、次に熱と圧力を加えることによっ
て接着される。
【0027】楔8にはこれらの層のうちの1つあるいは
もっと多くのものの長さを変えることによって、テーパ
の付いた端部を設けることができる。たとえば、図5に
おいて、層20は他の層より短く示されている。その結
果、楔8の先端部の厚みは層19、21及び22の厚み
を累積した厚みとなり、楔の更に上部では層20の厚み
が加わることによって楔は更に厚くなる。必要であれ
ば、層19も楔8の先端部にテーパを付けるために短く
することができる。
【0028】図4A及び図4B中の典型的な寸法からわ
かるように、サーフィスマウント部品用の楔は比較的小
さいものであり、そのサイズは大きな黒蟻程度である。
理論的にはこのような個々の楔を一度に1つずつ組み立
て、その後それらを間隔をおいた配列に組み立てること
も可能ではあるが、このような方法は実用的なものとは
いえない。
【0029】楔を製作し、それらを間隔をおいて配置す
る好適な方法を図6から図8を用いて説明する。図6の
7つの材料のストリップ23〜29を見ると、これらの
ストリップは実際より大きく図示されており、それぞれ
楔8の一部をなす異なる材料層を表わす。それぞれのス
トリップはヘッダあるいはキャリアストリップ31に取
り付けられた、あるいはそれからぶら下がった31本の
脚部32/33を有する。ストリップ23及び29は金
とニッケルをめっきしたベリリウム銅(BeCu)であり、楔
群の外側の導電面を形成する。ストリップ24及び28
は接着剤層であり、ストリップ25及び27はKaptonの
層である。ストリップ25及び27の脚部33は他のス
トリップの脚部32より短い。これによって、前述した
ように、楔の先端部にテーパが付けられる。最後に、ス
トリップ26は楔8の中心コアを形成する接着剤層であ
る。これらのストリップ23〜29のそれぞれは前述し
たように適当な厚みとすることができる。
【0030】図6において、層23〜29は、実際その
様にすることもできるのだが、検査のために紙の上に実
際に置かれているかのように示されている。しかし、こ
れらの層を組み立てるためには、層24を層23の上に
正確に位置合わせして置く。次に、層25をその上に置
き、更にその上に層26を置き、最上部層29を置くま
でこれを繰り返す。治具(図示せず)を用いるとこの作
業はかなり楽になる。この治具は平坦な台を有し、この
台からストリップ23〜29のそれぞれに設けた5つの
位置合わせ穴30に正確に一致するサイズと間隔を有す
る5つの位置合わせピンが立ち上がっている。ストリッ
プ23〜29を積み上げるには、単にそれらをこの治具
の位置合わせピンの上に、ピンが穴30を通るように順
に置く。それに続いて、これらの層を治具の上に載った
状態で加熱し、特定の所望の厚みまで圧縮する。その結
果、積層された共面の楔の集合が得られる。これを楔の
“スティック”と呼ぶ。
【0031】スティック中の個々の楔は記号“S”によ
って示す適宜の距離をおいて配置される。距離“S”
は、この距離が少なくともある最小量以上であれば、適
宜選択することができる。後に明らかになるが、楔の間
の鋸の切り溝のために充分なスペースをとらなければな
らない。
【0032】楔のスティックは単体ではあまり有用では
ないが、図7に示すように(図6の場合に行なったよう
に)スティックの層(34、36、38)と接着剤層
(35、37)を交互に積層すれば、その結果スティッ
クの集積体が得られる。集積体はプローブ1の1つの辺
に必要な楔の本数分のスティック(34、36、38)
を有する。接着剤層(35、37)の数はスティックの
数より1つ少ない。層35及び37中の接着剤スペーサ
40の長さはスティック34、36及び38の楔39の
長さより短いことに注意しなければならない。この長さ
の差は、プローブが設置されたときのICのピンとの干
渉を防止するのに必要である。楔のスティックの作成に
用いられたものと同一あるいは同様の治具をこの集積体
作成処理に用いることができるが、この場合一度に1つ
のスティックしか作成できないという問題がある。楔の
スティックを作成し、続いてそれらを積層して集積体を
形成する、より効率的な好適な方法を次に説明する。
【0033】楔のスティックは上述したように一度に1
つずつ製作する必要はない。図6にはめっきしたBeCuの
ストリップ23及び29が個別の品目として示されてい
る。たとえば10あるいは20といった多数のこのよう
なストリップがすべて同じ平面上に置かれ、この平面内
に列をなして配列されているものと考える(図6には7
枚のストリップ23〜29を示す)。これらのストリッ
プをすべて同じBeCuのシートから作成し、それらをこの
シートのうちの残りの外側の矩形の縁の部分につながっ
たままにしておく。この縁の部分には、たとえばそのそ
れぞれの角やその他の部分に別の位置合わせ穴を有す
る。ストリップからなる脚部のパターンは原理的には金
型を用いた打ち抜きによって得ることができるが、より
実用的な方法はエッチングによってこのパターンを作成
することである。ニッケル/金めっきはエッチングの後
に付けることができる。
【0034】後続のストリップ層24〜28(図6参
照)は適宜全体をシート状にしても個別のストリップに
してもよい。いずれの場合にも、下キャップ片に多数の
合わせ棒位置合わせピンを、また上キャップ片にそれら
のピンに対応し密接に係合する穴を設けた2つの平行な
キャップ片を有する位置合わせ押圧治具を考える。この
アイデアは、2つのキャップ片の間のこの治具の内部に
さまざまなストリップを入れて、合わせ棒を用いて加熱
及び圧縮サイクル中のそれらのストリップを位置合わせ
された状態に保とうというものである。
【0035】それぞれのキャップ片の内面には、解放手
段、及び圧力がかかっているとき圧縮力を分配しまたス
トリップの移動を抑制する多少柔軟な面としてはたらく
テフロンブランケットが設けられる。この治具への装填
を行なうには、まずシムストリップのシートを下キャッ
プ片のテフロンブラケットの上に置く。シムストリップ
は単に、エッチングされた楔部品のシートと同じパター
ンの周辺位置合わせ穴を有する外側フレームの間を走る
厚さが0.002インチのステンレス鋼シートの長いストリ
ップである。このステンレス鋼の長いストリップは楔の
先端部の占める領域にわたっており、楔のテーパの付い
ていない部分には重ならない。このストリップのシート
中のそれぞれのストリップ23について1つのシムスト
リップがある。シムストリップが位置合わせされた後、
ストリップ23のシートがその上に位置合わせされ、ス
トリップ24〜28を含む各材料が順に位置合わせされ
る。次に、ストリップ23の別のシートが位置合わせさ
れ、次にすでに使用されたものと同じシムストリップの
別のセットが位置合わせされる。最後に、テフロンブラ
ケット付きの上キャップ片が位置合わせされる。
【0036】シムストリップの目的は、前述したよう
に、楔内部に用いられている長さの異なる材料との組み
合わせによって楔にテーパの付いた先端部を提供するこ
とである。シムは、位置合わせ治具の内部クリアランス
を楔の先端部に隣接する領域において小さくすることに
よってこれを助ける。
【0037】この位置合わせ治具にいくつかのストッパ
あるいはその他の機械的な干渉機構を設けて、圧力が加
わったときにキャップ片の内面が互いに接近できる度合
を制限することが望ましい場合がある。これは、楔のス
ティックの完成時の厚みを制御するのに有効である。
【0038】加工制御の一助として、いずれかのキャッ
プ片あるいは両方のキャップ片に1つあるいはそれ以上
の温度センサーを設けることができる。
【0039】ここに説明する材料及び位置合わせ治具を
用いる場合、スティック群は圧力250PSI、温度華
氏385゜で1時間で積層される。次に、これを圧力を
かけながら20分間あるいは表示温度が華氏100゜よ
り低くなるまで冷却する。部品が冷却された後、スティ
ックのシート全体が治具から取り出される。スティック
がフレームから切り離され、次の処理を受けることので
きる状態になる。
【0040】1辺に25本のピンを有するIC上に用い
る実際のプローブに対しては、接着剤とスペーサの25
枚の介在層を有する26枚のスティックの集積体が、位
置合わせピンとこの集積体の完成後の高さを制御するた
めのストッパを有する治具の中で積層される。テフロン
ブラケットは用いられない。積層サイクルは次の通りで
ある。 1.予備加熱されたプレスを装填された治具上に閉じ、
625PSIの圧力を1分間かける。 2.プレスを開かずに圧力を0PSIまで下げ、治具を
華氏275゜まで加熱する。 3.1時間の間625PSIの圧力をかけ、温度を華氏
375゜に上げる。 4.治具の温度が華氏100゜より低くなるまで加圧下
で冷却する。
【0041】スティックの集積体を取り出した後、その
全体的な高さを調べる。これは特定の楔間隔を意味す
る。
【0042】図8に9本のスティック(34、36、3
8)の集積体41の一部を示す。長さの短い脚部を有す
る接着剤層(35、37)によってできる楔8の間隔を
見て欲しい。説明を分かりやすくするために、集積体4
1はスティックを9本だけ持ったものとして図示されて
いる。これは確かに可能ではあるが、殆どの高密度IC
は9本のスティックに対応する8本のピンより1辺につ
きはるかに多いピンを有することに留意しなければなら
ない。100本のピンを有するICに使用する26本も
のスティックを有する部品がすでにうまく製作されてい
る。また、図8に示す各部の比率は、わかりやすく図示
するために多少変更されている。
【0043】スティックの集積体41が得られると、楔
の個々の列(42、43、44、…)を次のようにして
生成することができる。集積体41を楔の先端を下にし
て加熱されたプレート上に載置する。このプレートには
集積体を入れる凹部を設けるか、あるいは適当な材料片
(たとえばガラスブロック)を用いて集積体の周囲にダ
ムを構成することができる。次に、この反転された集積
体41の上から熱したワックスをかけてそれを冷却し、
硬化させる。これによって集積体41がプレートに係止
される。次に、プレートをダイヤモンドホイールラッピ
ング盤(diamondwheel lapping machine)のテーブルに取
り付ける、図8に示すように、集積体41の矢印46で
示す平面の下にある部分はワックスを通して研磨によっ
て除去される(集積体が上下逆さまにテーブルの上に置
かれていることを思い出されたい)。これによってライ
ザー部47も除去される。その後、楔の個々の列(4
2、43、44、…)を、ワックスを再度溶かし、列を
集めることによって復元することができる。復元された
楔の列は、まず熱を加えながら余分なワックスを弾き飛
ばして除去し、次にペルクロルエチレン(perchlorethyl
ene)等の適当な溶剤の中で超音波洗浄することによって
洗浄される。
【0044】他の方法も実際に可能である。たとえば、
代わりに矢印45の平面で切り溝を用いてソーで切断す
ることにより、一度に1列ずつ切断することが望ましい
場合もある。これを行なう場合、得られたそれぞれの列
に対してライザー部47を処理するための第2の動作が
必要となる。更に、ソーの歯が集積体のどちらの側から
入るか(“上”楔側か“下”楔側か)、またこのソーの
歯が分離された材料中をどこまで入っていくかによっ
て、ヘッダに沿った隣接する楔の間隔が問題になること
がある。
【0045】図9においては、楔の4つの列48、4
9、50及び51がマントル部52の上に配設されたも
のとして示されている。マントル部52の上側の棚部5
3と壁55は列48〜51の下側の対応するタブ54と
係合するような大きさになっている。マントル部52は
RF4(プリント回路到の基板として用いられるガラス
エポキシ材料)、セラミック、あるいは任意の適当なプ
ラスティックとすることができる。マントル部の材料と
して必要なことは、絶縁、強度、及び楔の列に用いるの
に適した接着剤との適合性である。そこで、接着剤(た
とえばエポキシ)を用いて棚部53と壁55をコーティ
ングし、次に列48〜51を位置合わせする。接着剤が
硬化すると、アセンブリ57に図10に示す楔つまりテ
ーパの付いた指状体が得られる。あるいは、マントル部
52は棚部53をその上面とする下部と壁55をその側
面とする上部から構成することができる。この構成は列
をすべて平坦なプレートに載っている状態でこの下部に
一時的に接着したい場合に有益であろう。その後、上部
を下部とすべての列の両方に糊付けするまえに任意の必
要な調整を行なうことができる。
【0046】ここで、楔の上部当接端(テーパの付いた
先端部から最も遠い端部)を3Mのウェットあるいはド
ライペーパー(431Q)を用いて湿式研磨して面のむ
らを除去して、導電面のエッジが露出し清浄であること
を確保する。このような研磨によってベリリウム銅の端
面が延展され、その結果それぞれの楔の研磨された当接
端において銅の断面積が楔の他のどの部分よりも大きく
なる。その結果、列中の楔への電気的接続に利用可能な
面積を大きくすることができる。この最終研磨の後、楔
アセンブリ57は、外形的には集積回路に類似した電気
的試験用フィクスチャに載置される。それぞれの楔に導
通チェックが行なわれる。また、短絡のチェックも行な
うことができる。
【0047】図10はIC(図示せず)等を試験するた
めの楔つまりテーパの付いた指状体の構造つまりアセン
ブリ57を示す。楔構造57はICの上に載置され、次
に楔(テーパの付いた指状体)がICの隣接するピンの
間で押圧される(そこへ押し込まれる)ときの楔の作用
によって、この構造はICに取り付けられ、続いてそこ
に保持される。それぞれの楔の外面は導電性であるた
め、またピンより楔の数が1つ多いため、ICのそれぞ
れのピンは一対の隣り合う楔に挟まれる。従って、それ
ぞれのピンは、一対の楔の外面に対して、それに対応す
る2つの位置において電気的に接触する。ここで、楔の
外面を測定あるいは刺激装置(試験装置)に電気的に接
続することが必要である。
【0048】図11は楔構造57中の楔の列48〜51
の導電面を電気的に接続する好適な方法を示す。ピンブ
ロック60は複数のピン61を受ける。IC(図示せ
ず)上のそれぞれのピン(脚)について少なくとも1本
のピン61があり、それぞれのピン61についてピンブ
ロック60を貫通する1つの穴が設けられている。Kapt
onとベリリウム銅のリードフレーム59(“フレキシブ
ルプリント回路基板”を考えられたい)がピンブロック
60の下に配置される。ピンブロック60の下面はリー
ドフレーム59の上部に当接し、ピン61の下端はピン
ブロック60中の対応する穴を通ってそれぞれリードフ
レーム59の対応する内部パッドに設けられた穴を貫通
する。次に、ピン61がリードフレーム59の内部パッ
ドに半田付けされる。
【0049】リードフレーム59はその外周部材に外側
ランドパターンを有する。これらの外側ランドの位置と
幅は、リードフレーム59がアセンブリ57上に位置合
わせされるとき、(角にあるものを除く)それぞれのラ
ンドが、列中のそれに対応する2つの連続する楔の形成
された対向する導電面の対の真上にくるような位置及び
幅である。内部パッドのこの構成はトレースパターンに
よって外側ランドに接続されている。それぞれの内部パ
ッドは、ピンブロック60がその下にある部品(59、
57)に位置合わせされるとき、ピン61の1つの真下
になる。このようにして、リードフレーム59はICの
ピンとピン61を対応させる。
【0050】リードフレーム59の外側ランドはアセン
ブリ57の楔の露出した当接端に半田付けされる。楔ア
センブリ57とリードフレーム59の間の接着剤層58
は、ピンブロック60の下側と楔アセンブリ57の上面
の間の接合部のまわりに与えられたエポキシのビード
(図示せず)同様に、プローブ全体を一つにするのに役
立つ。
【0051】図11は完成されたプローブアセンブリが
何であるかを一般的に知らせるのに有効である。楔アセ
ンブリ57のピンブロック60への実際の組み付けに用
いられるステップに関するこれ以上の詳細についての以
下の議論の間は図12を参照されたい。図12は図11
のリードフレーム59に対応する使用されていないリー
ドフレーム62の平面図である。図12のリードフレー
ム62は小さなフレキシブルプリント回路である。すな
わち、Kaptonのシート64の上に設けられたエッチング
されたBeCuのパターン63を有する。内部パッド65は
それぞれピン61を受けるための穴66を有することに
注意を要する。トレース63のパターンが内部パッド6
5から外側ランドであるトレース部67に進む様子に注
意されたい。4つの矩形の領域68は、外側ランド67
を取り囲むKaptonがすべて除去された領域と、そこ(外
側ランド67)にある半田付けのために洗浄されたBeCu
トレースを表わす。
【0052】まず、リードフレーム62がピンブロック
60のピン61に位置合わせされ、リードフレーム62
がピンブロック60の下面と均一に密着するまでピン6
1が穴66に圧入される。次に、ピン61が内部パッド
65に半田付けされる。次に、この半田接合を240グ
リットのサンドペーパーで平坦にすることができる。こ
のとき、リードフレーム62のBeCuからそれぞれのピン
61への導通チェックを行なうこともできる。
【0053】領域68の外側のリードフレーム62の外
周部分は必要であればトリミングすることができる。少
量の高速硬化性エポキシが楔アセンブリ57の上部の中
央部に塗布される(これは図11の接着剤58であ
る)。外側ランド67を有する領域67が位置合わせ治
具と10倍の顕微鏡を用いて楔の当接端に位置合わせさ
れる。次に、ピンブロック60と楔アセンブリ57が、
このエポキシが硬化するまで押圧され保持される。ここ
で、外側ランド67が楔の当接端に熱気によって半田付
けされ、外側ランド67の余分な長さが楔アセンブリ5
7の側面とそろうようにトリミングされる。
【0054】この時点で、このアセンブリ全体につい
て、厳密な最終電気試験が行なわれ、その後ピンブロッ
ク60と楔アセンブリ57の間の接合部にはエポキシの
ビード69が充填される(図1〜図3参照)。これによ
って、プローブの最も脆弱な半田接合が外部環境から密
封され、機械的に保護され、プローブの全体的な機械的
完全性が高まる。エポキシを完全に硬化させるために、
プローブをオーブン中で華氏150゜で2時間にわたっ
て加熱することができる。
【0055】後は、所望の導体、ケーブル、フレキシブ
ルプリント回路基板、ソケットその他をピン61に取り
付け、プローブを試験装置に接続するだけである。これ
を行なう好適な方法は、ピン61に適合するめっきされ
たスルーホールの配列を有する小さな多層フレキシブル
プリント回路基板(図示せず)をピン61の上部に半田
付けすることである。これらの穴から出るトレースは、
たとえば3インチといった距離をほぼ平行に伸張し、試
験装置につながったケーブルに取り付けられたコネクタ
と係合する別のコネクタを受けるめっきされたスルーホ
ールの末端の配列で終止する。フレキシブル回路基板の
長さが短いため、プローブ1が(ICに設置されたと
き)試験装置につながった比較的硬いケーブルから機械
的に分離される。
【0056】使用時には、完成したプローブは止まるま
で押し込むことによってIC上に設置される。矩形のパ
ッケージの4つの辺のすべてに楔を有する図示するもの
のようなプローブの場合、設置は一般に自己整列され
る。これは、位置決めが正しく行なわれないと、楔の先
端部とICが非対称に接触し、ICの上面に対するプロ
ーブの検出可能な傾きが生じるためである。プローブが
正しく位置合わせされたときにのみ、ICとの機械的接
触に際して傾きが発生しない。
【0057】プローブ1は設置後ICのピンと楔の間の
摩擦のみによって保持される。100本のピンを有する
ICの場合、この力はかなりのものになる。プローブを
取り外すとき、その本体部分を引っ張ったり、上から揺
すったりすることは不適当である。それによって、プロ
ーブ中の機械的接続にストレスが加わり、また楔の曲が
りを生じさせる恐れもある。プローブの取り外しを助け
るために、マントル部52の下面(図9参照)には、4
つの角の対角線上を走るX字状の溝70が設けられてい
る。この溝70(図1から図3参照)は直線的にされた
ペーパークリップ(あるいは同様のワイヤあるいは器
具)の端部を受けられる大きさである。この装置はIC
からプローブ1を外すためのてこ動作を柔らかく行なう
ことができるようにする。
【0058】さまざまな代替実施例が本発明の範囲に含
まれることがわかるだろう。楔間のスペーサは接着剤に
よって隣接する楔に接着された絶縁体である必要はな
い。逆に、銅等の導電性材料とし、それに隣接する楔に
半田付けすることができる。楔はその1側面においての
み導電性とすることができる。Z−軸積層体として周知
の材料を用いてプローブ内の構成要素間で電気的接触を
行ない、機械的接着を提供することができる。
【0059】Z−軸積層体は小さな半田ボールがほぼ均
一に分布した接着性プラスティック材料の薄いシートで
ある。熱と圧力を加えると、半田ボールが溶けてZ−軸
積層体の各表面上のあるいはそれに当接する半田付け可
能な材料に接着する。いくつかの小さな隣り合う半田ボ
ールが大きなボールを形成する可能性があるが、この効
果は隣接する導体間(すなわち、リードフレーム59の
楔あるいはトレースの導電面の当接端)の短絡にはつな
がらない。多数の半田ボールは対向する半田可能な面を
直接相互接続する“ポップスルー(pop-through)”とし
てはたらく。図11に示すリードフレーム59はその下
の楔アセンブリ57及び/またはその上のピン61に介
在するZ−軸積層体のシートによって接続することがで
きる。プローブの各ストリップは圧縮及び加熱される。
楔の導電面の当接端はリードフレーム59の外側ランド
の下面に半田付けし、その後リードフレーム59の内部
パッドの上部からピン61の下面に半田付けを行なうこ
とによって電気的に接続される。
【0060】最後に、プローブアセンブリには受動回路
あるいは能動回路を含めることが可能であることが理解
されよう。このような回路は基板上、あるいはリードフ
レーム59に置き替わる、あるいは単にそれを増強する
回路基板上のハイブリッド回路としてもよい。この回路
の目的は、インピーダンスやローディングの検討のため
に測定される信号を単にバッファリングすることから実
際の信号/情報処理にまで及ぶ。
【0061】以下に、本発明の実施態様の例を示す。
【0062】[実施態様1]以下の(a)及び(b)を設けた
電極集合体 (a) 複数の指状体:前記指状体の各々は交互に配置され
また少なくとも1つは非導電体である接着剤と充填材の
層を有する中心部分と、前記中心部分の対向する両側の
側部上の導電性被覆を有し、前記指状体の各々はそこで
前記導電性被覆が互いに平行な面内に横たわっている第
1の端部と、前記導電性被覆が収束する第2の端部を有
する; (b) n−1個のスペーサ:前記スペーサの各々は、2つ
の対向する指状体の第1の端部で夫々の前記導電性被覆
の2つの対向する面に接着される。
【0063】[実施態様2]前記中心部分の前記交互に
配置された層は前記第1の端部へ一様に伸びており、前
記中心部中の少なくとも1枚の層は前記第2の端部にま
で到達しないように短く構成されている。
【0064】
【効果】以上詳細に説明したように、本発明によれば、
対象とするIC等のピンに容易にかつ確実に電気的接触
を取ることができる電極集合体が提供される。
【図面の簡単な説明】
【図1】本発明の一実施例のプローブの斜視図。
【図2】各辺に2列のピンを有し、本発明の一実施例の
プローブによって試験される集積回路パッケージの端面
図。
【図3】図2の構成の側面図。
【図4A】図2から抜粋し、単独で示した楔の拡大寸法
図。
【図4B】図3の部分拡大図。
【図5】図3のテーパを付けた楔の分解直立図。
【図6】楔からなるスティックを形成するようにまとめ
て積層した整形された構成材料からなる多数の層の平面
図。
【図7】スペーサを用いて間隔をおいたスティックの集
積体を形成すべく積層される図6の多数の棒状体の平面
図。
【図8】図7に関連する積層後のスティックの集積体の
斜視図。
【図9】楔の列を担持するマントル部から分離された楔
の列の斜視図。
【図10】図9のマントル部に担持された状態の設置後
の楔の列を示す斜視図。
【図11】図1のプローブの製作に用いられる楔アセン
ブリ、リードフレーム及びピンブロックの分解図。
【図12】図11のリードフレームの平面図。
【符号の説明】
1、6:プローブ 2、8:楔 3、9:ピン 4、7:IC 11:位置 12:キャリアあるいはシャーシ部 13:スペース 14:スペーサ 15、16:導電面 17:電気絶縁センターコア 18:位置 19:層 20:充填材 21:接着剤層 22:ベリリウム銅片 23〜29:ストリップ 31:ヘッダあるいはキャリアストリップ 32、33:脚部 34、36、38:スティックの層 35、37:接着剤層 39:楔 40:接着剤スペーサ 41:スティックの集積体 42、43、44:楔の個々の列 45、46:矢印 47:ライザー部 48、49、50、51:楔の列 52:マントル部 53:棚部 54:タブ 55:壁 57:アセンブリ 59:リードフレーム 60:ピンブロック 61:ピン 62:リードフレーム 63:BeCuのパターン 64:Kaptonのシート 65:内部パッド 66:穴 67:外側ランド 68:矩形の領域 69:エポキシのビード

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】以下の(a)及び(b)を設けた電極集合体 (a) 複数の指状体:前記指状体の各々は交互に配置され
    また少なくとも1つは非導電体である接着剤と充填材の
    層を有する中心部分と、前記中心部分の対向する両側の
    側部上の導電性被覆を有し、前記指状体の各々はそこで
    前記導電性被覆が互いに平行な面内に横たわっている第
    1の端部と、前記導電性被覆が収束する第2の端部を有
    する; (b) n−1個のスペーサ:前記スペーサの各々は、2つ
    の対向する指状体の第1の端部で夫々の前記導電性被覆
    の2つの対向する面に接着される。
JP6285861A 1993-10-26 1994-10-26 電極集合体 Pending JPH07191089A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/143,004 US5391082A (en) 1993-10-26 1993-10-26 Conductive wedges for interdigitating with adjacent legs of an IC or the like
US143,004 1993-10-26

Publications (1)

Publication Number Publication Date
JPH07191089A true JPH07191089A (ja) 1995-07-28

Family

ID=22502162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6285861A Pending JPH07191089A (ja) 1993-10-26 1994-10-26 電極集合体

Country Status (4)

Country Link
US (1) US5391082A (ja)
EP (1) EP0650062B1 (ja)
JP (1) JPH07191089A (ja)
DE (1) DE69422258T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261144A (ja) * 2005-03-15 2006-09-28 Minowa Koa Inc 抵抗器の製造法及び抵抗器の検測装置
JP2010019616A (ja) * 2008-07-09 2010-01-28 Japan Electronic Materials Corp コンタクトプローブ複合体、その製造方法及びプローブカードの製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701086A (en) * 1993-10-26 1997-12-23 Hewlett-Packard Company Connecting test equipment to adjacent legs of an IC or the like by interdigitating conductive wedges with the legs
US6773291B1 (en) * 1993-11-12 2004-08-10 Intel Corporation Compliant communications connectors
US5561653A (en) * 1994-11-10 1996-10-01 Acer Peripherals Inc. Ejector for a tray device
US5507652A (en) * 1995-02-17 1996-04-16 Hewlett-Packard Company Wedge connector for integrated circuits
AU1357797A (en) * 1996-01-11 1997-08-01 Gregory E. Ross Perimeter coating alignment
US6668242B1 (en) * 1998-09-25 2003-12-23 Infineon Technologies North America Corp. Emulator chip package that plugs directly into the target system
DE20002713U1 (de) * 2000-02-16 2001-06-28 Weidmueller Interface Teststecker für Reihenklemmen
US6518780B1 (en) * 2000-07-31 2003-02-11 Lecroy Corporation Electrical test probe wedge tip
US20050086037A1 (en) * 2003-09-29 2005-04-21 Pauley Robert S. Memory device load simulator
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
US10197599B2 (en) 2015-12-16 2019-02-05 Infineon Technologies Ag Test pin configuration for test device for testing devices under test

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2752749C3 (de) * 1977-11-25 1980-06-04 Siemens Ag, 1000 Berlin Und 8000 Muenchen Kontaktiervorrichtung
US4339651A (en) * 1980-09-08 1982-07-13 Siemens Aktiengesellschaft Method for soldering leads to electrical components
JPS6174355A (ja) * 1984-09-19 1986-04-16 Hitachi Hokkai Semiconductor Kk ハンドラ
DE3446622A1 (de) * 1984-12-20 1986-06-26 Krone Gmbh, 1000 Berlin Steckereinsatz fuer stecker mit hoher steckhaeufigkeit
JPS63149576A (ja) * 1986-12-12 1988-06-22 Mitsubishi Electric Corp 基板検査装置
DE3887599T2 (de) * 1987-08-31 1994-05-11 Everett Charles Contact Prod Prüfen von integrierten Schaltungen auf einer bestückten Leiterplatte.
US4996476A (en) * 1989-11-06 1991-02-26 Itt Corporation Test clip for surface mount device
US5015946A (en) * 1990-02-26 1991-05-14 Tektronix, Inc. High density probe
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
DE69224473T2 (de) * 1992-06-03 1998-10-08 Itt Mfg Enterprises Inc IC Testklemme mit federnden Kontakten
TW238431B (ja) * 1992-12-01 1995-01-11 Stanford W Crane Jr
JPH06174355A (ja) * 1992-12-04 1994-06-24 Sanyo Electric Co Ltd 低温庫
US5330372A (en) * 1993-05-13 1994-07-19 Minnesota Mining And Manufacturing Company High-density connector
US5345364A (en) * 1993-08-18 1994-09-06 Minnesota Mining And Manufacturing Company Edge-connecting printed circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261144A (ja) * 2005-03-15 2006-09-28 Minowa Koa Inc 抵抗器の製造法及び抵抗器の検測装置
JP2010019616A (ja) * 2008-07-09 2010-01-28 Japan Electronic Materials Corp コンタクトプローブ複合体、その製造方法及びプローブカードの製造方法

Also Published As

Publication number Publication date
EP0650062A2 (en) 1995-04-26
US5391082A (en) 1995-02-21
DE69422258D1 (de) 2000-01-27
EP0650062A3 (en) 1996-01-10
DE69422258T2 (de) 2000-05-18
EP0650062B1 (en) 1999-12-22

Similar Documents

Publication Publication Date Title
JPH07191091A (ja) 電気接続装置
KR100779329B1 (ko) 세그멘트형 접촉자
JP4920769B2 (ja) 導電性接触子用ホルダ
JP2755486B2 (ja) フォイル・アダプタを有するプリント回路基板テスト装置
JPH07191089A (ja) 電極集合体
US6652290B2 (en) Connecting devices and method for interconnecting circuit components
JPH07191090A (ja) 電気的接続方法
JPH10300814A (ja) ウェッジ・プローブ
US6281692B1 (en) Interposer for maintaining temporary contact between a substrate and a test bed
JPH08271547A (ja) プローブ装置
JP5221387B2 (ja) 取り外し可能な部品を用いた電子アセンブリ
JP2008159749A (ja) フレキシブルプリント配線板固定構造
JPH01295185A (ja) 検査装置
JPH0422315Y2 (ja)
JP3265316B2 (ja) 半導体装置およびその製造方法
JPH10239351A (ja) コンタクトプローブおよびその製造方法
JPH10300783A (ja) コンタクトプローブおよびそれを備えたプローブ装置
TWI273257B (en) Modular probe card
JPH06181084A (ja) 電気接続用コネクタ
JPH09329646A (ja) 半導体装置の試験装置
JPH08327689A (ja) コネクタおよびそれを用いる半導体検査方法ならびに装置
JPH02243974A (ja) 半導体装置の試験治具
JPS62202588A (ja) 触覚センサと基板の接続方法
JPH0131690B2 (ja)
JPH05205843A (ja) 接続用ピンの装着方法