JPH0131690B2 - - Google Patents

Info

Publication number
JPH0131690B2
JPH0131690B2 JP19592281A JP19592281A JPH0131690B2 JP H0131690 B2 JPH0131690 B2 JP H0131690B2 JP 19592281 A JP19592281 A JP 19592281A JP 19592281 A JP19592281 A JP 19592281A JP H0131690 B2 JPH0131690 B2 JP H0131690B2
Authority
JP
Japan
Prior art keywords
electrodes
semiconductor element
connection
conductive paste
external circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19592281A
Other languages
English (en)
Other versions
JPS5896742A (ja
Inventor
Ryuichi Toyoda
Takeshi Mizutani
Koichi Kawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56195922A priority Critical patent/JPS5896742A/ja
Publication of JPS5896742A publication Critical patent/JPS5896742A/ja
Publication of JPH0131690B2 publication Critical patent/JPH0131690B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】 本発明は、半導体素子の電極と外部回路電極と
の接続方法に関し、半導体素子の電極を外部回路
基板上に中間にブリツジをもたせずに確実に接続
し、信頼性の向上とコスト低減を可能とする半導
体素子の電極接続方法を提供するものである。
従来の半導体素子の電極接続方法としては、ワ
イヤー接続（第１図）、ビームリード接続（第２
図）、フイルムキヤリヤー接続（第３図）などが
行なわれている。
第１図はワイヤー接続法の説明図である。１は
半導体素子でベース６上に載置される。ベース６
には外部回路基板２が形成され、その上に複数の
外部回路電極４が設けられている。半導体素子１
には複数の半導体素子電極５が設けられ、この半
導体素子電極５と外部回路電極４間に金線等の金
属線７を渡して両端をワイヤボンデイングにより
接続する。
第２図はビームリード法の説明図で、第１図と
異なるのは、金属線７のかわりにブリツジ状のビ
ームリード７′を使用する点である。
第３図はフイルムキヤリヤー法の説明図で、こ
の場合は可撓性フイルムに形成されたフインガ
７″により半導体電極５と外部回路電極４が接続
される。
これらの各方法は周知であるので、詳しい説明
は省略するがこれらの各方法では、どれもが半導
体素子電極５と外部回路電極４との間を、金属線
又は、金属薄板からなるブリツジ状リード７，
７′，７″で接続するもので、このブリツジ状リー
ドの機械的強度不足により、第４図にみられる様
な、破断による導通不良や、第５図の様な曲りに
よる短絡等が生じ、接続後の信頼性に欠け、取扱
いに非常に注意がはらわれている。またコスト的
にはフイルムキヤリヤー、ビームリード等、部品
コストが高く、さらに、これら従来接続方法は、
接続時に熱圧着するため局部的ではあるが半導体
素子が200℃以上の高温になり熱に敏感な素子で
は特性に影響を及ぼす事がある。さらに、熱圧着
する治具及びリード線幅のために、多数個（100
〜1000個）の半導体素子の高密度（６〜20本／
mm）な電極接続を行なう事は困難である。
本発明は、半導体素子の接続において、半導体
素子の電極を半導体素子端面まで形成し、それに
接続する外部回路電極も外部回路基板端面まで形
成し、両者を密着させ、導電性ペーストを塗布、
硬化後、隣接する電極間にある導電性ペーストを
砥石、レーザー等の機械的手段を用いて除去する
ことにより中間のブリツジ状リードを廃して信頼
性のある半導体素子の接続が容易に得られるよう
にしたものである。
以下、本発明をLEDアレイ素子の接続に使用
した実施例について図面を参照しながら説明す
る。第６図において、中央部に発光部９を持つ
LED素子１０とプリント回路基板２の接続例を
示す。LED素子１０とプリント回路基板２を
各々の対応する複数個の電極５，４の位置合せを
行ない、ベース６に接着剤８により固定する。そ
の状態の拡大図を第７図に示す。次に第８図の様
に、接続電極部４，５に導電性ペースト３を塗布
する。塗布幅は、１mm程度で十分であり、厚みも
10μｍ以上あれば良好である。次に、導電性ペー
スト硬化後第９図に示す様に、砥石により隣接す
る電極間にある導電性ペーストを除去する。
第１０図は外部回路基板内２に、半導体素子１
を入れる溝をつけ、そこに半導体素子として接着
剤８により固定し、本発明の方法を実施したもの
である。各部の符号は第１図乃至第３図あるいは
第６図のそれと同一である。
第１１図は、素子１の端面と外部回路基板２の
素子１と密着する端面の厚みをそれぞれ中央部よ
りも高くし、高さをそろえたものであり、この様
にすれば導電性ペースト３の接着後砥石によるト
ラバースカツトにより、導電性ペーストの除去が
容易に出来る。
尚、導電性ペーストの除去には、いずれの実施
例においてもすべて砥石のかわりにレーザー等を
用いる事も出来る。
上記した様に、本発明は半導体素子の接続にお
いて、素子の電極と外部回路電極を導電性ペース
トで接続し、砥石又はレーザー等の機械的手段を
用いて分離するようにし中間のブリツジ状リード
を廃した事を特徴とした接続方法であり、従来の
接続方法でみられた、ブリツジ状リードの機械的
強度不足から生ずる破断や短絡などの接続不良が
なくなり信頼性の高い接続が得られる。また熱圧
着接続に比べ、熱による素子への影響が少なくな
る。さらに、フイルムキヤリヤー等の高価な接続
部品を使用しない事により、コスト低減の効果も
ある。そして、従来方法では限界とみられていた
10本／mmの微細電極接続も本発明によれば比較的
容易であり、より高密度な接続も実施する事が出
来る。
【図面の簡単な説明】
第１図は従来のワイヤー接続法を説明するため
の斜視図、第２図は従来のビームリード接続法を
説明するための斜視図、第３図は従来のフイルム
キヤリヤー接続法を説明するための斜視図、第４
図はブリツジ状リードの破断を示す断面図、第５
図はブリツジ状リードの曲りを示す斜視図、第６
図は本発明方法の一実施例を示す斜視図、第７図
〜第９図は本発明の他の実施例の工程を示す斜視
図、第１０図及び第１１図はそれぞれ本発明の他
の実施例を示す斜視図である。 １……半導体素子、２……外部回路基板、３…
…導電性ペースト、４……外部回路電極、５……
半導体素子電極、６……ベース、７，７′，７″…
…中間ブリツジ状リード部、８……接着剤、９…
…発光部、１０……LED素子。

Claims (1)

  1. 【特許請求の範囲】 １ 複数個の電極を有する半導体素子の端面と外
    部回路基板の端面を密着させ、対応する複数個の
    電極の位置を合せた後、ベースに接着、固定し、
    導電性ペーストを半導体素子の電極と外部回路基
    板の電極の相互にかぶさる様に塗布した後、硬化
    し、隣接する電極間にあるペーストを機械的手段
    により除去する事を特徴とする半導体素子の接続
    方法。 ２ 外部回路基板に半導体素子を収納する溝が形
    成されており、この溝内に半導体を収納して両者
    の端面を密着させかつ電極の位置を合せることを
    特徴とする特許請求の範囲第１項記載の半導体素
    子の接続方法。 ３ 半導体素子の両端面と、半導体素子の端面に
    密着する外部回路基板部の厚みを半導体素子の中
    央部より厚くしたことを特徴とする特許請求の範
    囲第１項記載の半導体素子の接続方法。
JP56195922A 1981-12-04 1981-12-04 半導体素子の接続方法 Granted JPS5896742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56195922A JPS5896742A (ja) 1981-12-04 1981-12-04 半導体素子の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56195922A JPS5896742A (ja) 1981-12-04 1981-12-04 半導体素子の接続方法

Publications (2)

Publication Number Publication Date
JPS5896742A JPS5896742A (ja) 1983-06-08
JPH0131690B2 true JPH0131690B2 (ja) 1989-06-27

Family

ID=16349208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56195922A Granted JPS5896742A (ja) 1981-12-04 1981-12-04 半導体素子の接続方法

Country Status (1)

Country Link
JP (1) JPS5896742A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2461658A1 (en) * 2010-12-03 2012-06-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate

Also Published As

Publication number Publication date
JPS5896742A (ja) 1983-06-08

Similar Documents

Publication Publication Date Title
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
US6211469B1 (en) Printed circuit substrate with comb-type electrodes capable of improving the reliability of the electrode connections
JPS63275127A (ja) 半導体チップの実装体
JPH0131690B2 (ja)
JPS62132331A (ja) 半導体装置の製造方法
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JPS6279638A (ja) 絶縁材料製の枠の開放部内に懸架されたｉｃを基板上に取付ける方法
JP3352471B2 (ja) フィルムキャリア
JP2879159B2 (ja) 電気的接続部材及び金属バンプの形成方法
JP3021508B2 (ja) 導電突起の形成方法
JP2523641B2 (ja) 半導体装置
JPS61231797A (ja) 小型電子部品取付方法
JP3021509B2 (ja) 導電突起の形成方法
JPS6347262B2 (ja)
JP3027851B2 (ja) 電気回路部品の接続方法
JPH021961A (ja) 半導体装置製造方法
JP2503711B2 (ja) フィルムキャリアテ―プ
JP2867547B2 (ja) 導電突起の形成方法
JPS6086853A (ja) 半導体装置の製造方法
JP2001326245A (ja) 半導体装置およびその製造方法
JP3204090B2 (ja) 半導体チップテスト用コンタクトピン
JPH01305527A (ja) 半導体装置
JPH04162734A (ja) 半導体装置及びその形成方法
JP2609709B2 (ja) 半導体チップの実装方法
JPS63117437A (ja) 半導体チツプ