JPH07120327B2 - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH07120327B2 JPH07120327B2 JP61222757A JP22275786A JPH07120327B2 JP H07120327 B2 JPH07120327 B2 JP H07120327B2 JP 61222757 A JP61222757 A JP 61222757A JP 22275786 A JP22275786 A JP 22275786A JP H07120327 B2 JPH07120327 B2 JP H07120327B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- data
- frame
- access control
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Description
【発明の詳細な説明】 〔概要〕 ダイレクトメモリアクセス制御機能を有する情報処理シ
ステムにおいて、プロセッサからダイレクトメモリアク
セス制御手段に、データ転送を一時中止する指示を伝達
し、該指示を受信したダイレクトメモリアクセス制御手
段が転送中のデータ群を転送終了した後、後続のデータ
群の連続転送を中止することにより、無効データの転送
を防止可能とする。
ステムにおいて、プロセッサからダイレクトメモリアク
セス制御手段に、データ転送を一時中止する指示を伝達
し、該指示を受信したダイレクトメモリアクセス制御手
段が転送中のデータ群を転送終了した後、後続のデータ
群の連続転送を中止することにより、無効データの転送
を防止可能とする。
本発明はダイレクトメモリアクセス制御手段を有する情
報処理システムにおけるデータ転送中止方式の改良に関
する。
報処理システムにおけるデータ転送中止方式の改良に関
する。
情報処理システムにおいて、メモリに格納されているデ
ータを、プロセッサに負荷を掛けること無く入出力装置
等に転送するダイレクトメモリアクセス制御機能が広く
採用されている。
ータを、プロセッサに負荷を掛けること無く入出力装置
等に転送するダイレクトメモリアクセス制御機能が広く
採用されている。
かかる情報処理システムにおいて、メモリに格納されて
いる複数のデータ群を連続して転送中にデータの転送を
一時中止した場合に、データ群の一部のみが転送されて
無効となることを防止する手段の提供が望まれる。
いる複数のデータ群を連続して転送中にデータの転送を
一時中止した場合に、データ群の一部のみが転送されて
無効となることを防止する手段の提供が望まれる。
第３図は、この種の情報処理システムにおける従来ある
データ転送方式の一例を示す図である。
データ転送方式の一例を示す図である。
第３図において、メモリ４内の所定記憶容量Ｂを有する
領域41乃至44に、それぞれデータ量f1乃至f3を有する三
組のデータ群（以後フレームF1乃至F3と称する）が格納
されている。
領域41乃至44に、それぞれデータ量f1乃至f3を有する三
組のデータ群（以後フレームF1乃至F3と称する）が格納
されている。
フレームF1およびF3のデータ量F1およびF3は、何れも記
憶容量Ｂ以下であるので、それぞれ単独の領域41および
44に格納されるが、フレームF2のデータ量f2は記憶容量
Ｂ以上である為、それぞれ記憶容量Ｂ以下のデータ量sf
2およびsf3を有するサブフレームSF2およびSF3に分割さ
れて、領域42および43に格納される。なおフレームF1乃
至F3は、それぞれ全データ量f1乃至f3が揃って初めて意
味を有するものとする。
憶容量Ｂ以下であるので、それぞれ単独の領域41および
44に格納されるが、フレームF2のデータ量f2は記憶容量
Ｂ以上である為、それぞれ記憶容量Ｂ以下のデータ量sf
2およびsf3を有するサブフレームSF2およびSF3に分割さ
れて、領域42および43に格納される。なおフレームF1乃
至F3は、それぞれ全データ量f1乃至f3が揃って初めて意
味を有するものとする。
かかるフレームF1乃至F3を連続して入出力装置２に転送
する場合に、プロセッサ１はメモリ４内の領域45乃至48
に、各領域41乃至44内のデータの転送動作を規定する各
種情報群（以後コマンドディスクリプタDP1乃至DP4と称
する）を設定し、またダイレクトメモリアクセス制御装
置３（以後DMA制御装置３と称する）に設けられた内部
レジスタ31に、最初に転送するフレームF1に対応するコ
マンドディスクリプタDP1の先頭アドレスa01を設定した
後、起動する。
する場合に、プロセッサ１はメモリ４内の領域45乃至48
に、各領域41乃至44内のデータの転送動作を規定する各
種情報群（以後コマンドディスクリプタDP1乃至DP4と称
する）を設定し、またダイレクトメモリアクセス制御装
置３（以後DMA制御装置３と称する）に設けられた内部
レジスタ31に、最初に転送するフレームF1に対応するコ
マンドディスクリプタDP1の先頭アドレスa01を設定した
後、起動する。
各コマンドディスクリプタDP1乃至DP4には、対応領域41
乃至44の先頭アドレスahと、領域41乃至44に格納されて
いるデータ量ｂと、対応領域内データに続いて他の領域
内データを連続して転送するか否かを示す連鎖情報CE
（連続転送の場合は論理“1"、連続不転送の場合は論理
“0"）と、対応領域内データがフレームかサブフレーム
かを示す継続情報DC（フレームの場合は論理“0"、サブ
フレームで、同一フレームを構成する後続サブフレーム
が存在する場合には論理“1"、同一フレームを構成する
後続サブフレームが存在しない場合には論理“0"）と、
連鎖情報CEが論理“1"に設定される場合、続いて転送す
るフレームに対応するコマンドディスクリプタの先頭ア
ドレス（次アドレスan）とが含まれる。
乃至44の先頭アドレスahと、領域41乃至44に格納されて
いるデータ量ｂと、対応領域内データに続いて他の領域
内データを連続して転送するか否かを示す連鎖情報CE
（連続転送の場合は論理“1"、連続不転送の場合は論理
“0"）と、対応領域内データがフレームかサブフレーム
かを示す継続情報DC（フレームの場合は論理“0"、サブ
フレームで、同一フレームを構成する後続サブフレーム
が存在する場合には論理“1"、同一フレームを構成する
後続サブフレームが存在しない場合には論理“0"）と、
連鎖情報CEが論理“1"に設定される場合、続いて転送す
るフレームに対応するコマンドディスクリプタの先頭ア
ドレス（次アドレスan）とが含まれる。
第３図においては、フレームF1乃至F3を連続して送出す
る為に、コマンドディスクリプタDP1乃至DP3の連鎖情報
CEが共に論理“1"に設定され、それぞれ次アドレスanと
してコマンドディスクリプタDP2乃至DP4の格納領域46乃
至48の先頭アドレスa02乃至a04が格納され、且つコマン
ドディスクリプタDP4の連鎖情報CEが論理“0"に設定さ
れている。
る為に、コマンドディスクリプタDP1乃至DP3の連鎖情報
CEが共に論理“1"に設定され、それぞれ次アドレスanと
してコマンドディスクリプタDP2乃至DP4の格納領域46乃
至48の先頭アドレスa02乃至a04が格納され、且つコマン
ドディスクリプタDP4の連鎖情報CEが論理“0"に設定さ
れている。
また領域41および44内のデータはそれぞれフレームF1お
よびF3である為、コマンドディスクリプタDP1およびDP4
の継続情報DCが共に論理“0"に設定され、また領域42お
よび43内のデータは同一フレームF2を構成するサブフレ
ームSF2およびSF3である為、コマンドディスクリプタDP
2およびDP3の継続情報DCがそれぞれ論理“1"および論理
“0"に設定されている。
よびF3である為、コマンドディスクリプタDP1およびDP4
の継続情報DCが共に論理“0"に設定され、また領域42お
よび43内のデータは同一フレームF2を構成するサブフレ
ームSF2およびSF3である為、コマンドディスクリプタDP
2およびDP3の継続情報DCがそれぞれ論理“1"および論理
“0"に設定されている。
プロセッサ１から起動されたDMA制御装置３は、アドレ
スa01に格納されているコマンドディスクリプタDP1から
先頭アドレスah＝a11およびデータ量ｂ＝f1を抽出して
内部レジスタ31に転送データアドレスatおよび転送デー
タ量btとして設定した後、アドレスa11からフレームF1
内のデータを順次抽出して入出力装置２に転送すると共
に、転送データアドレスatに順次「１」宛加算し、また
転送データ量btから順次「１」宛減算する。
スa01に格納されているコマンドディスクリプタDP1から
先頭アドレスah＝a11およびデータ量ｂ＝f1を抽出して
内部レジスタ31に転送データアドレスatおよび転送デー
タ量btとして設定した後、アドレスa11からフレームF1
内のデータを順次抽出して入出力装置２に転送すると共
に、転送データアドレスatに順次「１」宛加算し、また
転送データ量btから順次「１」宛減算する。
フレームF1の転送が終了し、転送データ量btが「０」と
なると、DMA制御装置３はコマンドディスクリプタDP1に
対して転送終了情報を格納した後、連鎖情報CEを参照
し、論理“1"と識別すると、コマンドディスクリプタDP
1から次アドレスan＝a02を抽出して内部レジスタ31に格
納する。
なると、DMA制御装置３はコマンドディスクリプタDP1に
対して転送終了情報を格納した後、連鎖情報CEを参照
し、論理“1"と識別すると、コマンドディスクリプタDP
1から次アドレスan＝a02を抽出して内部レジスタ31に格
納する。
以後DMA制御装置３は、アドレスa02に格納されているコ
マンドディスクリプタDP2に基づきフレームF2の転送を
開始する。
マンドディスクリプタDP2に基づきフレームF2の転送を
開始する。
以下同様にして、DMA制御装置３はフレームF1乃至F3の
転送を実行する。
転送を実行する。
かかる状態で、DMA制御装置３がフレームF1を転送中
に、プロセッサ１が例えばフレームF2とフレームF3との
転送順序の変更、或いはフレームF3の連続転送の中止等
の為に、プロセッサ１からDMA制御装置３に対してデー
タ転送を一時中止する転送中止コマンドが伝達される
と、DMA制御装置３は転送中止コマンドを受信した時点
で、フレームF1の転送を中断する。
に、プロセッサ１が例えばフレームF2とフレームF3との
転送順序の変更、或いはフレームF3の連続転送の中止等
の為に、プロセッサ１からDMA制御装置３に対してデー
タ転送を一時中止する転送中止コマンドが伝達される
と、DMA制御装置３は転送中止コマンドを受信した時点
で、フレームF1の転送を中断する。
その結果入出力装置２には、フレームF1の一部しか転送
されぬ為、転送済みデータは意味を持たぬものとなる。
されぬ為、転送済みデータは意味を持たぬものとなる。
以上の説明から明らかな如く、従来あるデータ転送方式
においては、DMA制御装置３がフレームF1乃至F3を連続
して転送中に、プロセッサ１から転送中止コマンドを受
信すると、受信時点で直ちにフレームの転送を中止して
いた。
においては、DMA制御装置３がフレームF1乃至F3を連続
して転送中に、プロセッサ１から転送中止コマンドを受
信すると、受信時点で直ちにフレームの転送を中止して
いた。
従ってフレームの一部のみが転送されることとなり、転
送されたデータも無効となる。
送されたデータも無効となる。
〔問題点を解決するための手段〕 第１図は本発明の原理を示す図である。
第１図において、１はプロセッサを、100はデータ群
を、200はダイレクトメモリアクセス制御手段を示す。
を、200はダイレクトメモリアクセス制御手段を示す。
300は、本発明によりプロセッサ（１）に設けられたデ
ータ転送中止指示手段である。
ータ転送中止指示手段である。
400は、本発明によりダイレクトメモリアクセス制御手
段200に設けられたデータ転送中止手段である。
段200に設けられたデータ転送中止手段である。
データ転送中止指示手段（300）は、ダイレクトメモリ
アクセス制御手段（200）が複数のデータ群（100）を連
続して転送中に、該データ転送を一時中止する指示をダ
イレクトメモリアクセス制御手段（200）に伝達する。
アクセス制御手段（200）が複数のデータ群（100）を連
続して転送中に、該データ転送を一時中止する指示をダ
イレクトメモリアクセス制御手段（200）に伝達する。
データ転送中止手段（400）は、複数のデータ群（100）
を連続して転送中に一時中止指示を受信した場合に、現
在転送中のデータ群（100）を継続して転送し、該転送
中のデータ群（100）の転送終了を検出した後、後続の
データ群（100）の連続転送を中止する。
を連続して転送中に一時中止指示を受信した場合に、現
在転送中のデータ群（100）を継続して転送し、該転送
中のデータ群（100）の転送終了を検出した後、後続の
データ群（100）の連続転送を中止する。
なおデータ転送中止手段（400）は、予め定められた複
数のデータ群（100）の転送を中断すると無意味となる
ことを示す継続情報を付加されているデータ群（100）
の一つを転送中に、データ転送の一時中止指示を受信し
た場合に、継続情報により指定された複数のデータ群
（100）を総て転送終了した後に、継続情報により指定
されない後続のデータ群（100）の転送を中止すること
が考慮される。
数のデータ群（100）の転送を中断すると無意味となる
ことを示す継続情報を付加されているデータ群（100）
の一つを転送中に、データ転送の一時中止指示を受信し
た場合に、継続情報により指定された複数のデータ群
（100）を総て転送終了した後に、継続情報により指定
されない後続のデータ群（100）の転送を中止すること
が考慮される。
従って、転送中止以前には完全なデータ群100のみが転
送されたこととなり、転送済みデータは総て有意味とな
り、無効データの転送が防止される。
送されたこととなり、転送済みデータは総て有意味とな
り、無効データの転送が防止される。
以下、本発明の一実施例を図面により説明する。第２図
は本発明の一実施例によるデータ転送方式を示す図であ
る。なお、全図を通じて同一符号は同一対象物を示す。
は本発明の一実施例によるデータ転送方式を示す図であ
る。なお、全図を通じて同一符号は同一対象物を示す。
第２図においては、プロセッサ１内に中止指示設定部11
がデータ転送中止指示手段300として設けられ、またDMA
制御装置３内に転送中止部32がデータ転送中止手段400
として設けられている。
がデータ転送中止指示手段300として設けられ、またDMA
制御装置３内に転送中止部32がデータ転送中止手段400
として設けられている。
第２図においても、メモリ４内の領域41乃至44には前述
と同様に、フレームF1、フレームF2を構成するサブフレ
ームSF2およびSF3、並びにフレームF3が格納され、また
領域45乃至48内には、各領域41乃至44内のデータの転送
を規定するコマンドディスクリプタDP1乃至DP4が格納さ
れており、フレームF1乃至F3を連続して送出することが
規定されている。
と同様に、フレームF1、フレームF2を構成するサブフレ
ームSF2およびSF3、並びにフレームF3が格納され、また
領域45乃至48内には、各領域41乃至44内のデータの転送
を規定するコマンドディスクリプタDP1乃至DP4が格納さ
れており、フレームF1乃至F3を連続して送出することが
規定されている。
第２図において、DMA制御装置３がフレームF1を転送中
に、プロセッサ１が例えばフレームF2とフレームF3との
転送順序の変更、或いはフレームF3の連続転送の中止等
の為に、フレームF1乃至F3の連続転送を一時中止する必
要が生ずると、プロセッサ１内の中止指示設定部11を起
動する。
に、プロセッサ１が例えばフレームF2とフレームF3との
転送順序の変更、或いはフレームF3の連続転送の中止等
の為に、フレームF1乃至F3の連続転送を一時中止する必
要が生ずると、プロセッサ１内の中止指示設定部11を起
動する。
中止指示設定部11は、DMA制御装置３に転送一時中止コ
マンドを伝達し、内部レジスタ31内に転送一時中止情報
SPを設定する。
マンドを伝達し、内部レジスタ31内に転送一時中止情報
SPを設定する。
DMA制御装置３は、内部レジスタ31内に転送一時中止情
報SPが設定されたことを識別すると、転送中止部32を起
動する。
報SPが設定されたことを識別すると、転送中止部32を起
動する。
転送中止部32は、内部レジスタ31内の設定されている転
送データ量btを参照し、転送データ量btが「０」で無け
れば引続きDMA制御装置３に内部レジスタ31に設定され
ている転送データアドレスatおよび転送データ量btに基
づきフレームF1の転送を継続させ乍ら、転送データ量bt
を監視する。
送データ量btを参照し、転送データ量btが「０」で無け
れば引続きDMA制御装置３に内部レジスタ31に設定され
ている転送データアドレスatおよび転送データ量btに基
づきフレームF1の転送を継続させ乍ら、転送データ量bt
を監視する。
転送データ量btが「０」となったことを識別すると、転
送中止部32は更に内部レジスタ31内に設定されている継
続情報DCを参照し、論理“0"に設定されていることを確
認すると、フレームF1が転送終了したと判定し、DMA制
御装置３にフレームF2以降の転送を一時中止させる。
送中止部32は更に内部レジスタ31内に設定されている継
続情報DCを参照し、論理“0"に設定されていることを確
認すると、フレームF1が転送終了したと判定し、DMA制
御装置３にフレームF2以降の転送を一時中止させる。
その結果入出力装置２には、フレームF1が完全に転送さ
れたこととなり、フレームF1は有効と判定する。
れたこととなり、フレームF1は有効と判定する。
なおDMA制御装置３がサブフレームSF2を転送中に、中止
指示設定部11が転送一時中止コマンドをDMA制御装置３
に伝達し、内部レジスタ31内に転送一時中止情報SPを設
定した場合には、起動された転送中止部32は、内部レジ
スタ31内に設定されている転送データ量btが「０」とな
った時点で、サブフレームSF2が転送終了したことを判
定した後、更にコマンドディスクリプタDP2の継続情報D
Cを参照し、論理“1"に設定されていることを確認する
と、サブフレームSF2と共にフレームF2を構成する、未
転送の後続サブフレームSF3が存在すると判定し、DAM制
御装置３に後続サブフレームSF3の継続転送を許容す
る。
指示設定部11が転送一時中止コマンドをDMA制御装置３
に伝達し、内部レジスタ31内に転送一時中止情報SPを設
定した場合には、起動された転送中止部32は、内部レジ
スタ31内に設定されている転送データ量btが「０」とな
った時点で、サブフレームSF2が転送終了したことを判
定した後、更にコマンドディスクリプタDP2の継続情報D
Cを参照し、論理“1"に設定されていることを確認する
と、サブフレームSF2と共にフレームF2を構成する、未
転送の後続サブフレームSF3が存在すると判定し、DAM制
御装置３に後続サブフレームSF3の継続転送を許容す
る。
DMA制御装置３は、前述と同様の過程により、コマンド
ディスクリプタDP2から次アドレスan＝a03を抽出して内
部レジスタ31に格納した後、コマンドディスクリプタDP
3に基づくサブフレームSF3の転送を実行する。
ディスクリプタDP2から次アドレスan＝a03を抽出して内
部レジスタ31に格納した後、コマンドディスクリプタDP
3に基づくサブフレームSF3の転送を実行する。
転送中止部32は、サブフレームSF3が転送終了した時点
で、コマンドディスクリプタDP3の継続情報DCを参照
し、論理“0"に設定されていることを確認すると、フレ
ームF2を構成する総てのサブフレームSF2およびSF3が転
送終了したと判定し、DMA制御装置３にフレームF3以降
の転送を一時中止させる。
で、コマンドディスクリプタDP3の継続情報DCを参照
し、論理“0"に設定されていることを確認すると、フレ
ームF2を構成する総てのサブフレームSF2およびSF3が転
送終了したと判定し、DMA制御装置３にフレームF3以降
の転送を一時中止させる。
以上の説明から明らかな如く、本実施例によれば、DMA
制御装置３がフレームF1乃至F3を連続して転送中に、プ
ロセッサ１が転送一時中止コマンドを伝達した場合に
も、転送中にフレームF1が総て転送完了した後に転送を
一時中止する為、入出力装置２において転送済みのフレ
ームF1を有効と判定可能とする。
制御装置３がフレームF1乃至F3を連続して転送中に、プ
ロセッサ１が転送一時中止コマンドを伝達した場合に
も、転送中にフレームF1が総て転送完了した後に転送を
一時中止する為、入出力装置２において転送済みのフレ
ームF1を有効と判定可能とする。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば連続転送されるフレーム数および各フレーム内のデー
タ量は図示されるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。またコマンドディスクリプタDP1乃至DP3
の構成は図示さるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
ば連続転送されるフレーム数および各フレーム内のデー
タ量は図示されるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。またコマンドディスクリプタDP1乃至DP3
の構成は図示さるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明の効果
は変わらない。
以上、本発明によれば、前記情報処理システムにおい
て、転送中止以前には完全なデータ群が転送されたこと
となり、転送済みデータは総て有意味となり、無効デー
タの転送が防止される。
て、転送中止以前には完全なデータ群が転送されたこと
となり、転送済みデータは総て有意味となり、無効デー
タの転送が防止される。
【図面の簡単な説明】 第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるデータ転送方式を示す図、第３図は従来ある
データ転送方式の一例を示す図である。 図において、１はプロセッサ、２は入出力装置、３はDM
A制御装置、４はメモリ、11は中止指示設定部、31は内
部レジスタ、32は転送中止部、41乃至48は領域、100は
データ群、200はダイレクトメモリアクセス制御手段、3
00はデータ転送中止指示手段、400はデータ転送中止手
段、を示す。
施例によるデータ転送方式を示す図、第３図は従来ある
データ転送方式の一例を示す図である。 図において、１はプロセッサ、２は入出力装置、３はDM
A制御装置、４はメモリ、11は中止指示設定部、31は内
部レジスタ、32は転送中止部、41乃至48は領域、100は
データ群、200はダイレクトメモリアクセス制御手段、3
00はデータ転送中止指示手段、400はデータ転送中止手
段、を示す。
フロントページの続き (72)発明者 畑野 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 川戸 豊 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 塩満 勉 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (72)発明者 柴田 恵 神奈川県横浜市港北区新横浜三丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (56)参考文献 特開 昭55−49729（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数のデータ群（100）を連続して転送す
る機能を有するダイレクトメモリアクセス制御手段（20
0）を具備する情報処理システムにおいて、 プロセッサ（１）に、前記ダイレクトメモリアクセス制
御手段（200）が予め定められた複数のデータ群（100）
の転送を中断すると無意味となることを示す継続情報を
付加されているデータ群（100）の１つを転送中に、前
記データ転送の一時中止指示を受信した場合に、前記継
続情報により指定された複数のデータ群（100）を総て
転送終了した後に、前記継続情報により指定されない後
続のデータ群（100）の転送を中止するデータ転送中止
手段（400）を設け、 前記ダイレクトメモリアクセス制御手段（200）が複数
のデータ群（100）を連続して転送中に、プロセッサ
（１）からデータ転送を一時中止する指令が伝達された
場合、該ダイレクトメモリアクセス制御手段（200）に
おいて転送中の前記継続情報によって指定されたデータ
群（100）の転送終結後に、前記継続情報により指定さ
れない後続のデータ転送を一時中止することを特徴とす
るデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222757A JPH07120327B2 (ja) | 1986-09-19 | 1986-09-19 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61222757A JPH07120327B2 (ja) | 1986-09-19 | 1986-09-19 | データ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376043A JPS6376043A (ja) | 1988-04-06 |
| JPH07120327B2 true JPH07120327B2 (ja) | 1995-12-20 |
Family
ID=16787431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61222757A Expired - Fee Related JPH07120327B2 (ja) | 1986-09-19 | 1986-09-19 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120327B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01258163A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | ダイレクトメモリアクセス制御装置 |
| JPWO2013124915A1 (ja) | 2012-02-24 | 2015-05-21 | パナソニックＩｐマネジメント株式会社 | スレーブ装置、マスタ装置、及び通信システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5549729A (en) * | 1978-10-06 | 1980-04-10 | Nec Corp | Data transfer system |
-
1986
- 1986-09-19 JP JP61222757A patent/JPH07120327B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6376043A (ja) | 1988-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| JPH0563829B2 (ja) | ||
| US6205509B1 (en) | Method for improving interrupt response time | |
| US5481681A (en) | Data transfer operations between two asynchronous buses | |
| US5923852A (en) | Method and system for fast data transmissions in a processing system utilizing interrupts | |
| JPH07120327B2 (ja) | データ転送方式 | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| JP3251147B2 (ja) | プロセッサ間データ転送方法およびその装置 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JP2599184B2 (ja) | Ｄｍａｃのリード転送制御装置 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JP2961542B2 (ja) | データ処理システム | |
| JPH04316149A (ja) | 情報処理装置 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPH06244902A (ja) | 通信制御装置 | |
| JPH06348656A (ja) | プロセッサ間データ転送方法 | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPH0114616B2 (ja) | ||
| JPS62203257A (ja) | 情報処理装置 | |
| JPH0362249A (ja) | データ処理装置 | |
| JPS6437641A (en) | Intermediate buffer control system | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPH0287248A (ja) | データ転送システム | |
| JPS58105321A (ja) | 周辺制御装置 | |
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |