JPH04316149A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＤＭＡ処理装置およびそ
れを使用した情報処理装置に関し、特に記憶装置と入出
力装置との間のデータ転送にかかるデータを一時的に保
持する一時記憶手段を有するＤＭＡ処理装置と、このＤ
ＭＡ処理装置を使用して記憶装置と入出力処理装置との
間でデータ転送を行なう情報処理装置に関する。

【０００２】

【従来の技術】情報処理装置において、ＤＭＡ処理装置
は、中央処理装置の入出力処理のオーバーヘッドを軽減
するために使用される。

【０００３】図８に一般的なＤＭＡ処理装置を使用した
情報処理装置のブロック図を示す。図８の情報処理装置
は、情報処理装置全体の制御を行なう中央処理装置８１
と、読み書き可能な記憶装置８４と、図示しない入出力
機器とのデータ転送処理を実行する入出力処理装置８３
と、記憶装置８４と入出力処理装置８３間のデータ転送
を中央処理装置８１を介さずに行なうＤＭＡ処理装置８
２と、入出力処理装置８３が中央処理装置８１の処理が
必要な場合に要求する入出力割り込み要求を調停し中央
処理装置８１に特定の割り込み処理を要求する割り込み
処理装置８５とから構成される。

【０００４】信号２０１は中央処理装置８１またはＤＭ
Ａ処理装置８２が出力し、記憶装置８４に入力される、
処理の対象となる記憶装置８４の番地を示す一連のアド
レス信号である。

【０００５】信号２０２はＤＭＡ処理装置８２が出力し
、中央処理装置８１に入力される、ＤＭＡ処理装置８２
が記憶装置８４と入出力処理装置８３との制御権を要求
するためのバスホールド要求信号である。

【０００６】信号２０３は中央処理装置８１が出力し、
ＤＭＡ処理装置８２に入力される、中央処理装置８１が
記憶装置８４と入出力処理装置８３との制御線を明け渡
したことを示すためのバスホールド許可信号である。

【０００７】信号２０４は中央処理装置８１またはＤＭ
Ａ処理装置８２が出力し、記憶装置８４に入力される信
号と、記憶装置８４が出力し、中央処理装置８１または
ＤＭＡ処理装置８２に入力される信号とから成る、処理
の対象となる記憶装置８４への読み書きを制御する一連
の記憶装置制御信号である。

【０００８】信号２０５は入出力処理装置８３が出力し
、ＤＭＡ処理装置８２に入力される、入出力処理装置８
３がＤＭＡによるデータ転送をＤＭＡ処理装置８２に要
求していることを示すＤＭＡ転送要求信号である。

【０００９】信号２０６はＤＭＡ処理装置８２が出力し
、入出力処理装置８３に入力される、入出力処理装置８
３へＤＭＡによるデータ転送をＤＭＡ処理装置８２が許
可したことを示すＤＭＡ転送許可信号である。

【００１０】信号２０７はＤＭＡ処理装置８２が出力し
、入出力処理装置８３に入力される、ＤＭＡ処理装置８
２による記憶装置８４と入出力処理装置８３間のデータ
転送が規定量に達したことを示すターミナルカウント信
号である。

【００１１】信号２０８はＤＭＡ処理装置８２が出力し
、入出力処理装置８３に入力される信号と、入出力処理
装置８３が出力し、ＤＭＡ処理装置８２に入力される信
号とから成る、処理の対象となる入出力処理装置８３へ
の読み書きを制御する一連の入出力装置制御信号である
。

【００１２】信号２１１は中央処理装置８１または入出
力処理装置８３が出力し、記憶装置８４に入力されるか
、または、記憶装置８４が出力し中央処理装置８１また
は入出力処理装置８３に入力される処理の対象となるデ
ータを示す一連のデータ信号である。

【００１３】信号２１３は割り込み処理装置８５が出力
し、中央処理装置８１に入力される、中央処理装置８１
に対する割り込み要求信号である。

【００１４】信号２１４は入出力処理装置８３が出力し
、割り込み処理装置８５に入力される、入出力処理装置
８３が中央処理装置８１の処理を要求していることを示
す割り込み要求信号である。

【００１５】図８の情報処理装置は、入出力処理装置８
３がＤＭＡデータ転送を必要となったときにＤＭＡ転送
要求信号２０５をアクティブにして、ＤＭＡ処理装置８
２に対してＤＭＡ転送を要求する。

【００１６】ＤＭＡ処理装置８２は入出力処理装置８３
からのＤＭＡ転送要求信号２０５がアクティブになると
、バスホールド要求信号２０２をアクティブにして中央
処理装置８１に対して、記憶装置８４と入出力処理装置
８３との制御権を要求する。

【００１７】中央処理装置８１は、バスホールド要求信
号２０２がアクティブになると、一連のアドレス信号２
０１と一連の記憶装置制御信号２０４と一連のデータ信
号２１１とを伝える信号線をＤＭＡ処理装置８２に明け
渡し、明け渡したことを示すバスホールド許可信号２０
３をアクティブにする。

【００１８】ＤＭＡ処理装置８２はバスホールド許可信
号２０３がアクティブになると、一連のアドレス信号２
０１と一連の記憶装置制御信号２０４と一連のデータ信
号２１１の制御を開始し、記憶装置８４に対する書き込
みの場合にはアドレス信号２０１が示す記憶装置８４の
番地にデータ信号２１１の状態を書き込むような制御を
実行し、また、記憶装置８４からの読み込みの場合には
アドレス信号２０１が示す記憶装置８４の番地に格納さ
れているデータをデータ信号２１１に出力するような制
御を実行し、それとともに、ＤＭＡ転送許可信号２０６
と一連の入出力装置制御信号２０８とをアクティブにす
る。

【００１９】入出力処理装置８３はＤＭＡ転送許可信号
２０６と一連の入出力装置制御信号２０８とに応じて、
記憶装置８４に対する書き込み、即ち、入出力処理装置
８３からの読みだしの場合には入出力処理装置８３内部
のデータをデータ信号２１１に出力する制御を実行し、
また、記憶装置８４からの読みだし、即ち入出力処理装
置８３への書き込みの場合にはデータ信号２１１の内容
を入出力処理装置８３内部に書き込むような制御を実行
する。

【００２０】この場合、ＤＭＡ処理装置８２が制御する
記憶装置制御信号２０４と入出力装置制御信号２０８と
は同期しており、記憶装置８４からの読みだし、即ち入
出力処理装置８３への書き込みの場合には、アドレス信
号２０１が示す番地の記憶装置８４のデータを記憶装置
制御信号２０４のタイミングでデータ信号２１１に出力
して入出力処理装置８３に伝搬させ、入出力装置制御信
号２０８を上述の記憶装置８４のデータが入出力処理装
置８３まで伝搬したタイミングで入出力処理装置８３内
部に取り込むように制御する。

【００２１】また、記憶装置８４への書き込み、即ち入
出力処理装置８３からの読みだしの場合には、入出力装
置制御信号２０８のタイミングで入出力処理装置８３内
部のデータをデータ信号２１１に出力して記憶装置８４
に伝搬させ、記憶装置制御信号２０４を上述の入出力処
理装置８３のデータが記憶装置８４まで伝搬したタイミ
ングでアドレス信号２０１が示す番地に取り込むように
制御する。

【００２２】入出力処理装置８３はＤＭＡ転送が必要な
くなると、ＤＭＡ転送要求信号２０５をインアクティブ
にする。

【００２３】ＤＭＡ処理装置８２はＤＭＡ転送要求信号
２０５がインアクティブになると、ＤＭＡ転送許可信号
２０６をインアクティブにしてＤＭＡ転送を終了させる
。その後、ＤＭＡ処理装置８２は一連のアドレス信号２
０１と一連の記憶装置制御信号２０４と一連のデータ信
号２１１とを伝える信号線を中央処理装置８１に明け渡
し、その後、バスホールド要求信号２０２をインアクテ
ィブにする。

【００２４】中央処理装置８１は、バスホールド要求信
号２０２がインアクティブになると、バスホールド許可
信号２０３をインアクティブにし、一連のアドレス信号
２０１と一連の記憶装置制御信号２０４と一連のデータ
信号２１１とをアクティブにして記憶装置８４の制御権
を取り戻す。

【００２５】上述のように記憶装置８４と入出力処理装
置８３とのアクセスを同じ時期に実行するＤＭＡデータ
転送はフライバイ（Ｆｌｙ−Ｂｙ）転送と呼ばれる。

【００２６】なお、ＤＭＡデータ転送中に、ＤＭＡ処理
装置８２による記憶装置８４と入出力処理装置８３間の
データ転送が規定量に達した場合には、ＤＭＡ処理装置
８２はターミナルカウント信号２０７をアクティブにし
て入出力処理装置８３に規定量のＤＭＡデータ転送が終
了したことを通知する。

【００２７】入出力処理装置８３はターミナルカウント
信号２０７がアクティブにされると、入出力機器とのデ
ータ転送を中止し、割り込み要求信号２１４をアクティ
ブにして中央処理装置８１に対しＤＭＡデータ転送完了
割り込みの処理を要求する。

【００２８】割り込み処理装置８５は割り込み要求信号
２１４がアクティブになると、その他の中央処理装置に
対する割り込み要求信号（図示せず）と上述の割り込み
要求信号２１４との優先順位を判断して最も優先度が高
い割り込み要求を割り込み要求信号２１３により中央処
理装置８１に伝える。割り込み要求信号２１４が最も優
先度が高い場合には、上述の入出力処理装置８３のＤＭ
Ａデータ転送完了割り込みの処理を中央処理装置８１が
実行する。

【００２９】なお、割り込み要求信号２１４は、ＤＭＡ
データ転送完了時のみでなく、入出力処理装置８３での
エラー発生などのように中央処理装置８１の処理が必要
になった場合にもアクティブになる場合がある。

【００３０】上述のフライバイ転送は、ＤＭＡ転送中に
中央処理装置８１が記憶装置８４を使用できなくなるた
め、システム性能が若干低下するが、回路規模が小さく
てすむため、比較的低速な情報処理装置に適する。

【００３１】しかし、中央処理装置８１や記憶装置８４
の処理が高速で入出力機器との処理速度差が大きすぎる
場合や、ＤＭＡデータ転送を使用する入出力機器が多数
存在するような情報処理装置では、ＤＭＡ転送中に中央
処理装置８１が記憶装置を使用できない時間が無視でき
なくなり、システム性能の低下につながる。

【００３２】このため、これらの情報処理装置では、記
憶装置８４と入出力処理装置８３との間に一時記憶手段
を有するＤＭＡ処理装置を介在させるとともにその一時
記憶手段によって分離されたデータ信号系を設け、記憶
装置８４のアクセスと入出力処理装置８３のアクセスと
をそれぞれ独自のタイミングで実行して、記憶装置８４
かまたは入出力処理装置８３から出力されるデータを内
部の一時記憶手段に一時的に格納し、その後に一時記憶
手段から入出力処理装置８３かまたは記憶装置８４に出
力することにより、高速な中央処理装置系と比較的低速
な入出力処理装置系の速度差を吸収するようにしている
。このようなデータ転送は、２サイクル（２−Ｃｙｃｌ
ｅ）転送方式と呼ばれ、それ専用のＤＭＡ処理装置が使
用される。また、２サイクル転送方式のもう一つの例と
してバイト幅変換がある。

【００３３】図９に２サイクルデータ転送方式によるＤ
ＭＡ処理装置を使用した情報処理装置のブロック図を示
す。

【００３４】図９の情報処理装置は、情報処理装置全体
の制御を行なう中央処理装置９１と、読み書き可能な記
憶装置９４と、図示しない入出力機器とのデータ転送処
理を実行する入出力処理装置９３と、一時記憶手段と記
憶装置９４のデータをアクセスするためのデータ信号系
と入出力処理装置９３のデータをアクセスするためのデ
ータ信号系とを有し、上述の一方のデータ信号系から読
み込んだデータを内部の一時記憶手段に一時的に格納し
、一時記憶手段に格納されたデータが特定量に達した場
合に上述の他方のデータ信号系からデータを出力するこ
とにより、記憶装置９４と入出力処理装置９３間のデー
タ転送を中央処理装置９１を介さずに行なうＤＭＡ処理
装置９２と、入出力処理装置９３が中央処理装置９１の
処理が必要な場合に要求する入出力割り込み要求を調停
し、中央処理装置９１に特定の割り込み処理を要求する
割り込み処理装置９５とから構成される。

【００３５】信号３０１は中央処理装置９１またはＤＭ
Ａ処理装置９２が出力し、記憶装置９４に入力される、
処理の対象となる記憶装置９４の番地を示す一連のアド
レス記号である。

【００３６】信号３０２はＤＭＡ処理装置９２が出力し
、中央処理装置９１に入力される、ＤＭＡ処理装置９２
が記憶装置９４の制御権を要求するためのバスホールド
要求信号である。

【００３７】信号３０３は中央処理装置９１が出力し、
ＤＭＡ処理装置９２に入力される、中央処理装置９１が
記憶装置９４の制御権を明け渡したことを示すためのバ
スホールド許可信号である。

【００３８】信号３０４は中央処理装置９１またはＤＭ
Ａ処理装置９２が出力し、記憶装置９４に入力される信
号と、記憶装置９４が出力し、中央処理装置９１または
ＤＭＡ処理装置９２に入力される信号とから成る、処理
の対象となる記憶装置９４への読み書きを制御する一連
の記憶装置制御信号である。

【００３９】信号３０５は入出力処理装置９３が出力し
、ＤＭＡ処理装置９２に入力される、入出力処理装置９
３がＤＭＡによるデータ転送をＤＭＡ処理装置９２に要
求していることを示すＤＭＡ転送要求信号である。

【００４０】信号３０６はＤＭＡ処理装置９２が出力し
、入出力処理装置９３に入力される、入出力処理装置９
３へＤＭＡによるデータ転送をＤＭＡ処理装置９２が許
可したことを示すＤＭＡ転送許可信号である。

【００４１】信号３０７はＤＭＡ処理装置９２が出力し
、入出力処理装置９３に入力される、ＤＭＡ処理装置９
２による入出力処理装置９３のデータ転送が規定量に達
したことを示すターミナルカウント信号である。

【００４２】信号３０８はＤＭＡ処理装置９２が出力し
、入出力処理装置９３に入力される信号と、入出力処理
装置９３が出力し、ＤＭＡ処理装置９２に入力される信
号から成る、処理の対象となる入出力処理装置９３への
読み書きを制御する一連の入出力装置制御信号である。

【００４３】信号３１１は中央処理装置９１またはＤＭ
Ａ処理装置９２が出力し、記憶装置９４に入力されるか
、または、記憶装置９４が出力し、中央処理装置９１ま
たはＤＭＡ処理装置９２に入力される処理の対象となる
データを示す一連のデータ信号である。

【００４４】信号３１２は入出力処理装置９３が出力し
、ＤＭＡ処理装置９２に入力されるか、または、ＤＭＡ
処理装置９２が出力し、入出力処理装置９３に入力され
る処理の対象となるデータを示す一連のデータ信号であ
る。

【００４５】信号３１３は割り込み処理装置９５が出力
し、中央処理装置９１に入力される、中央処理装置９１
に対する割り込み要求信号である。

【００４６】信号３１４は入出力処理装置９３が出力し
、割り込み処理装置９５に入力される、入出力処理装置
９３が中央処理装置９１の処理を要求していることを示
す割り込み要求信号である。

【００４７】信号３１５はＤＭＡ処理装置９２が出力し
、割り込み処理装置９５に入力される、ＤＭＡ処理装置
９２が中央処理装置９１の処理を要求していることを示
す割り込み要求信号である。

【００４８】図９の情報処理装置は、入出力処理装置９
３がＤＭＡデータ転送を必要になったときにＤＭＡ転送
要求信号３０５をアクティブにして、ＤＭＡ処理装置９
２に対してＤＭＡ転送を要求する。

【００４９】ＤＭＡ処理装置９２は入出力処理装置９３
からのＤＭＡ転送要求信号３０５がアクティブになると
、転送方向が記憶装置９４からの読み込み、即ち入出力
処理装置９３への書き込みである場合には、ＤＭＡ処理
装置９２内部の一時記憶手段に有効なデータ、即ち入出
力処理装置９３に対して出力可能なデータが存在するこ
とをチェックし、また、転送方向が記憶装置９４への書
き込み、即ち入出力処理装置９３からの読み込みである
場合には、ＤＭＡ処理装置９２内部の一時記憶手段に入
出力処理装置９３からの読み込みデータを格納可能であ
るかをチェックする。

【００５０】転送方向が記憶装置９４からの読み込みで
あるときで、有効なデータがＤＭＡ処理装置９２内部の
一時記憶手段に存在しない場合か、または、転送方向が
記憶装置９４への書き込みであるときで、ＤＭＡ処理装
置９２内部の一時記憶手段に入出力処理装置９３からの
読み込みデータを格納不可能である場合には、ＤＭＡ処
理装置９２はバスホールド要求信号３０２をアクティブ
にして中央処理装置９１に対して記憶装置９４の制御権
を要求する。

【００５１】中央処理装置９１は、バスホールド要求信
号３０２がアクティブになると、一連のアドレス信号３
０１と一連の記憶装置制御信号３０４と一連のデータ信
号３１１とを伝える信号線をＤＭＡ処理装置９２に明け
渡し、明け渡したことを示すバスホールド許可信号３０
３をアクティブにする。

【００５２】ＤＭＡ処理装置９２はバスホールド許可信
号３０３がアクティブになると、一連のアドレス信号３
０１と一連の記憶装置制御信号３０４と一連のデータ信
号３１１との制御を開始し、記憶装置９４に対する書き
込みの場合にはアドレス信号３０１が示す記憶装置９４
の番地にデータ信号３１１の状態を書き込むような制御
を実行し、また、記憶装置９４からの読み込みの場合に
はアドレス信号３０１が示す記憶装置９４の番地に格納
されているデータをデータ信号３１１に出力するような
制御を実行し、それとともに、記憶装置９４に対する書
き込み、即ち、入出力処理装置９３からの読みだしの場
合にはＤＭＡ処理装置９２内部の一時記憶手段に格納さ
れたデータをデータ信号３１１に出力する制御を実行し
、また、記憶装置９４からの書きだし、即ち、入出力処
理装置９３への書き込みの場合にはデータ信号３１１の
内容をＤＭＡ処理装置９２内部の一時記憶手段に格納す
るような制御を実行する。

【００５３】この場合、ＤＭＡ処理装置９２が制御する
記憶装置制御信号３０４とＤＭＡ処理装置９２内部の一
時記憶手段の制御信号は同期しており、記憶装置９４か
らの読みだし、即ち、入出力処理装置９３への書き込み
の場合には、アドレス信号３０１が示す番地の記憶装置
９４のデータを記憶装置制御信号３０４のタイミングで
データ信号３１１に出力してＤＭＡ処理装置９２に伝搬
させ、ＤＭＡ処理装置９２内部の一時記憶手段の制御信
号を上述の記憶装置９４のデータがＤＭＡ処理装置９２
内部の一時記憶手段まで伝搬したタイミングでＤＭＡ処
理装置９２内部の一時記憶手段に取り込むように制御す
る。

【００５４】また、記憶装置９４への書き込み、即ち、
入出力処理装置９３からの読みだしの場合には、ＤＭＡ
処理装置９２内部の一時記憶手段の制御信号のタイミン
グでＤＭＡ処理装置９２内部の一時記憶手段に格納され
ているデータをデータ信号３１１に出力して記憶装置９
４に伝搬させ、記憶装置制御信号３０４を上述のＤＭＡ
処理装置９２内部の一時記憶手段に格納されているデー
タが記憶装置９４まで伝搬したタイミングでアドレス信
号３０１が示す番地に取り込むように制御する。

【００５５】また、転送方向が記憶装置９４からの読み
込みであるときで、有効なデータがＤＭＡ処理装置９２
内部の一時記憶手段に存在する場合か、または、転送方
向が記憶装置９４への書き込みであるときで、入出力処
理装置９３が出力するデータをＤＭＡ処理装置９２内部
の一時記憶手段に格納可能である場合には、ＤＭＡ処理
装置９２はＤＭＡ転送許可信号３０６と一連の入出力装
置制御信号３０８とをアクティブにする。

【００５６】入出力処理装置９３はＤＭＡ転送許可信号
３０６と一連の入出力装置制御信号３０８とに応じて、
記憶装置９４に対する書き込み、即ち、入出力処理装置
９３からの読みだしの場合には入出力処理装置９３内部
のデータをデータ信号３１２に出力する制御を実行し、
また、記憶装置９４からの読みだし、即ち、入出力処理
装置９３への書き込みの場合にはデータ信号３１２の内
容を入出力処理装置９３内部に書き込むような制御を実
行する。

【００５７】このとき、ＤＭＡ処理装置９２は、記憶装
置９４に対する書き込み、即ち、入出力処理装置９３か
らの読みだしの場合には、入出力処理装置９３内部のデ
ータがデータ信号３１２に出力された時点で、データ信
号３１２の状態をＤＭＡ処理装置９２内部の一時記憶手
段に格納するような制御を実行し、また、記憶装置９４
からの読みだし、即ち、入出力処理装置９３への書き込
みの場合にはデータ信号３１２にＤＭＡ処理装置９２内
部の一時記憶手段に格納されている有効なデータを出力
し、入出力処理装置９３がこの有効なデータを入出力処
理装置９３内部に取り込めるような制御を実行する。

【００５８】入出力処理装置９３はＤＭＡ転送が必要な
くなるとＤＭＡ転送要求信号３０５をインアクティブに
する。

【００５９】ＤＭＡ処理装置９２はＤＭＡ転送要求信号
３０５がインアクティブになると、ＤＭＡ転送許可信号
３０６をインアクティブにしてＤＭＡ転送を終了させる
。

【００６０】このデータ転送方式は、データ転送が、Ｄ
ＭＡ処理装置９２内部の一時記憶手段と入出力処理装置
９３間か、またはＤＭＡ処理装置９２内部の一時記憶手
段と記憶装置９４間で実行されるため、ＤＭＡ処理装置
９２内部の一時記憶手段と入出力処理装置９３間のデー
タ転送期間においては、記憶装置９４を使用する必要が
無く、ＤＭＡ処理装置９２は中央処理装置９１に記憶装
置９４の制御権を要求する必要が無い。従って、中央処
理装置９１は入出力処理装置９３とＤＭＡ処理装置９２
内部の一時記憶手段との間でデータ転送を実行する期間
であっても、記憶装置９４を使用して、中央処理装置９
１自身の処理を継続できる。また、ＤＭＡ処理装置９２
内部の一時記憶手段と記憶装置９４との間でＤＭＡデー
タ転送が実行される期間、即ち中央処理装置９１が記憶
装置９４の制御権をＤＭＡ処理装置９２に明け渡す期間
は、比較的低速な入出力処理装置９３でなく、比較的高
速なＤＭＡ処理装置９２内部の一時記憶手段を使用する
ことで短縮することができるために、ＤＭＡデータ転送
によりシステム性能の低下が小さいという特徴を持って
いる。

【００６１】上述のように記憶装置９４と入出力処理装
置９３とのアクセスを独自の異なる時期に実行するＤＭ
Ａデータ転送は２サイクル転送と呼ばれる。

【００６２】なお、ＤＭＡデータ転送中に、ＤＭＡ処理
装置９２による記憶装置９４と入出力処理装置９３間の
データ転送が規定量に達した場合には、ＤＭＡ処理装置
９２はターミナルカウント信号３０７をアクティブにし
て入出力処理装置９３に規定量のＤＭＡデータ転送が終
了したことを通知する。

【００６３】入出力処理装置９３はターミナルカウント
信号３０７がアクティブにされると、入出力機器とのデ
ータ転送を中止し、割り込み要求信号３１４をアクティ
ブにして中央処理装置９１に対しＤＭＡデータ転送完了
割り込みの処理を要求する。

【００６４】割り込み処理装置９５は割り込み要求信号
３１４がアクティブになると、その他の中央処理装置に
対する図示しない割り込み要求信号と上述の割り込み要
求信号３１４との優先順位を判断して、最も優先度が高
い割り込み要求を割り込み要求信号３１３を使用して中
央処理装置９１に伝える。割り込み要求信号３１４が最
も優先度が高い場合には、上述の入出力処理装置９３の
ＤＭＡデータ転送完了割り込みの処理を中央処理装置９
１が実行する。

【００６５】なお、割り込み要求信号３１４は、ＤＭＡ
データ転送完了時のみでなく、入出力処理装置９３での
エラー発生などのように中央処理装置９１の処理が必要
になった場合にもアクティブになる場合がある。

【００６６】ここで、入出力処理装置９３は規定量のＤ
ＭＡデータ転送が完了した場合か、または入出力処理装
置９３でのエラー発生などのように中央処理装置９１の
処理が必要になった場合に、割り込み要求信号３１４を
アクティブにして中央処理装置９１に対し入出力処理装
置９３に対する割り込みの処理を要求するが、このとき
ＤＭＡ処理装置９２内部の一時記憶手段には、ＤＭＡデ
ータ転送方向が記憶装置９４への書き込み、即ち入出力
処理装置９３からの読みだしの場合に、入出力処理装置
９３から読みだされたデータが格納されたままの状態で
、その格納データが記憶装置９４に未だ書き込まれてい
ないという期間が存在する可能性が高い。

【００６７】これは、ターミナルカウント時、即ち規定
のデータ転送が完了した時においてはＤＭＡ処理装置９
２がその条件を検出して、ＤＭＡ処理装置９２内部の一
時記憶手段に格納されたデータを記憶装置９４に書き込
む処理を実行することである程度回避できるが、完全に
回避することは困難であり、また、入出力処理装置９３
でのエラー発生などによる中央処理装置９１の処理が必
要になった場合は、入出力処理装置９３でのエラー発生
などによる中央処理装置９１の処理が必要になったとい
う条件をＤＭＡ処理装置９２が検出できないためにＤＭ
Ａ処理装置９２内部の一時記憶手段に格納されているデ
ータを記憶装置９４に書き込むといった処理をＤＭＡ処
理装置９２が実行できない。

【００６８】このような状態では、記憶装置９４と入出
力処理装置９３との間でデータの一貫性が維持できない
。即ち、入出力処理装置９３が転送したデータが全て記
憶装置９４に格納されていないために、入出力処理装置
９３が転送済と判断したデータが記憶装置９４に転送さ
れていない状態が発生する。

【００６９】そこで、中央処理装置９１はデータの一貫
性を確保するために、ＤＭＡ処理装置９２からの割り込
み要求信号３１５による割り込みを使用する。以下これ
について説明する。

【００７０】割り込み要求信号３１５はＤＭＡ処理装置
９２が規定の転送量のＤＭＡ転送を完了し、しかも、Ｄ
ＭＡ処理装置９２内部の一時記憶手段に格納されている
入出力処理装置９３から読み込んだデータを全て記憶装
置９４に書き込んだ時点でアクティブになる。

【００７１】割り込み処理装置９５は割り込み要求信号
３１４，３１５がアクティブになると、その他の中央処
理装置に対する図示しない割り込み要求信号と上述の割
り込み要求信号３１４，３１５との優先順位を判断して
、最も優先度が高い割り込み要求を割り込み要求信号３
１３を使用して中央処理装置９１に伝える。割り込み要
求信号３１４が最も優先度が高い場合には上述の入出力
処理装置９３の割り込みの処理を中央処理装置９１が実
行し、割り込み要求信号３１５が最も優先度が高い場合
には上述のＤＭＡ処理装置９２の割り込みの処理を中央
処理装置９１が実行する。

【００７２】中央処理装置９１は、ＤＭＡ処理装置９２
からの割り込み要求と入出力処理装置９３からの割り込
み要求のいずれを受け付けたかを検査して、ＤＭＡ処理
装置９２内部の一時記憶手段に格納されているデータが
記憶装置９４に書き込まれているかどうかを判断する。

【００７３】例えば、入出力処理装置９３からの割り込
み処理において、すでにＤＭＡ処理装置９２からの割り
込みを受け付けているならば、ＤＭＡ処理装置９２内部
の一時記憶手段に格納されているデータはすでに記憶装
置９４に書き込み済みであると判断する。また、入出力
処理装置９３からの割り込み処理において、まだＤＭＡ
処理装置９２からの割り込みを受け付けていないならば
、ＤＭＡ処理装置９２内部の一時記憶手段に格納されて
いるデータはまだ記憶装置９４に書き込まれていないと
判断し、中央処理装置９１は、ＤＭＡ処理装置９２内部
の一時記憶手段の状態を調べてこの一時記憶手段に格納
されている有効なデータを記憶装置９４に書き込むよう
な処理を実行し、記憶装置９４と入出力処理装置９３の
間のデータの一貫性を確保する。

【００７４】

【発明が解決しようとする課題】上述のように、従来の
２サイクル転送方式によるＤＭＡデータ転送を行なう情
報処理装置においては、ＤＭＡ処理装置９２内部の一時
記憶手段を介してデータ転送を実行するために、入出力
処理装置９３に対するアクセスの時期と記憶装置９４に
対するアクセスの時期とが異なり、ＤＭＡデータ転送方
向が記憶装置９４への書き込み、即ち入出力処理装置９
３からの読みだしの場合、記憶装置９４と入出力処理装
置９３との間のデータの一貫性を確保するために、中央
処理装置９１は、ＤＭＡ処理装置９２からの割り込み要
求と入出力処理装置９３からの割り込み要求の受け付け
状況とを検査して、ＤＭＡ処理装置９２内部の一時記憶
手段に格納されているデータが記憶装置９４に書き込ま
れているかどうかを判断する必要がある。即ち前述した
ように、例えば、入出力処理装置９３からの割り込み処
理において、すでにＤＭＡ処理装置９２からの割り込み
を受け付けているならば、ＤＭＡ処理装置９２内部の一
時記憶手段に格納されているデータはすでに記憶装置９
４に書き込み済であると判断し、また、入出力処理装置
９３からの割り込み処理において、まだＤＭＡ処理装置
９２からの割り込みを受け付けていないならば、ＤＭＡ
処理装置９２内部の一時記憶手段に格納されているデー
タはまだ記憶装置９４に書き込まれていないと判断し、
中央処理装置９１が、ＤＭＡ処理装置９２内部の一時記
憶手段の状態を調べてＤＭＡ処理装置９２内部の一時記
憶手段に格納されている有効なデータを記憶装置９４に
書き込むような処理を実行して、記憶装置９４と入出力
処理装置９３の間のデータの一貫性を確保する必要があ
った。

【００７５】なお、上述した図８の、従来のフライバイ
転送方式によるＤＭＡデータ転送を行なう情報処理装置
においては、入出力処理装置８３と記憶装置８４とが同
じ時期にアクセスされるためデータの一貫性が常に確保
されることになる。

【００７６】このことは、図８を参照して説明したフラ
イバイ転送方式と、図９を参照して説明した２サイクル
転送方式では、入出力処理装置からの割り込み要求に対
して中央処理装置が処理すべき内容が異なることを意味
している。

【００７７】従って、図８のフライバイ転送方式のＤＭ
Ａ処理装置８２を採用した情報処理装置が、システム性
能向上等を目的として２サイクル転送方式のＤＭＡ処理
装置９２を採用する場合に、入出力処理装置８３からの
割り込み要求に対する中央処理装置８１の処理プログラ
ムを変更しなければならないという課題と、従来のフラ
イバイ転送方式のＤＭＡ処理装置８２を採用した情報処
理装置用の処理プログラムがそのまま実行出来ないとい
う課題が存在する。

【００７８】

【課題を解決するための手段】本発明は上記の課題を解
決するために、（Ａ）中央処理装置からアクセス可能な
記憶装置と入出力処理装置との間のデータ転送を内部の
一時記憶手段を使用して２サイクル転送方式で行うＤＭ
Ａ処理装置に、前記入出力処理装置から受け取って前記
一時記憶手段に保持したデータであって前記記憶装置に
未だ転送していないデータが存在するか否かを示す有効
データ存在信号を外部に出力する手段と、強制書き込み
要求信号に応答して、前記入出力処理装置から受け取っ
て前記一時記憶手段に保持したデータであって前記記憶
装置に未だ転送していないデータを前記記憶装置に転送
する手段とを備えるようにしている。

【００７９】そして、中央処理装置と、これからアクセ
ス可能な記憶装置と、入出力処理装置と、前記記憶装置
と前記入出力処理装置との間のデータ転送を内部の一時
記憶手段を使用して２サイクル転送方式で行うＤＭＡ処
理装置と、割り込み処理装置とを含む情報処理装置にお
いて、以下の（Ｂ），（Ｃ），（Ｄ）の何れかの構成を
採用している。

【００８０】（Ｂ）前記ＤＭＡ処理装置に、前記入出力
処理装置から受け取って前記一時記憶手段に保持したデ
ータであって前記記憶装置に未だ転送していないデータ
が存在するか否かを示す有効データ存在信号を出力する
手段と、強制書き込み要求信号に応答して、前記入出力
処理装置から受け取って前記一時記憶手段に保持したデ
ータであって前記記憶装置に未だ転送していないデータ
を前記記憶装置に転送する手段と、前記有効データ存在
信号によって前記入出力処理装置からの割り込み要求信
号をマスクして前記割り込み処理装置に伝達するマスク
手段とを備え、且つ、前記入出力処理装置のマスク前の
割り込み要求信号を前記強制書き込み要求信号として前
記ＤＭＡ処理装置に与えるようにする。

【００８１】（Ｃ）前記ＤＭＡ処理装置に、前記入出力
処理装置から受け取って前記一時記憶手段に保持したデ
ータであって前記記憶装置に未だ転送していないデータ
が存在するか否かを示す有効データ存在信号を外部に出
力する手段と、強制書き込み要求信号に応答して、前記
入出力処理装置から受け取って前記一時記憶手段に保持
したデータであって前記記憶装置に未だ転送していない
データを前記記憶装置に転送する手段とを備え、且つ、
前記入出力処理装置に、前記有効データ存在信号によっ
て自入出力処理装置からの割り込み要求信号をマスクし
て前記割り込み処理装置に伝達するマスク手段を備え、
更に、前記入出力処理装置のマスク前の割り込み要求信
号を前記強制書き込み要求信号として前記ＤＭＡ処理装
置に与えるようにする。

【００８２】（Ｄ）前記ＤＭＡ処理装置に、前記入出力
処理装置から受け取って前記一時記憶手段に保持したデ
ータであって前記記憶装置に未だ転送していないデータ
が存在するか否かを示す有効データ存在信号を外部に出
力する手段と、強制書き込み要求信号に応答して、前記
入出力処理装置から受け取って前記一時記憶手段に保持
したデータであって前記記憶装置に未だ転送していない
データを前記記憶装置に転送する手段とを備え、且つ、
前記割り込み処理装置に、前記有効データ存在信号によ
って前記入出力処理装置からの割り込み要求信号をマス
クするマスク手段を備え、更に、前記入出力処理装置の
マスク前の割り込み要求信号を前記強制書き込み要求信
号として前記ＤＭＡ処理装置に与えるようにしている。

【００８３】

【作用】（Ａ）の構成のＤＭＡ処理装置においては、入
出力処理装置から受け取って一時記憶手段に保持したデ
ータであって未だ記憶装置に転送していないデータの有
無を有効データ存在信号によって外部に通知し、外部よ
り強制書き込み要求信号が入力されると、入出力処理装
置から受け取って一時記憶手段に保持したデータであっ
て記憶装置に未だ転送していないデータを記憶装置に転
送する。

【００８４】（Ｂ）の構成の情報処理装置においては、
ＤＭＡ処理装置が入出力処理装置から受け取って一時記
憶手段に保持したデータであって未だ記憶装置に転送し
ていないデータの有無を有効データ存在信号によって内
部のマスク手段に通知し、マスク手段がこの有効データ
存在信号によって入出力処理装置からの割り込み要求信
号をマスクして割り込み処理装置に伝達する。従って、
有効データ存在信号が有効データの存在有りを示す場合
には、入出力処理装置からの割り込み信号はマスクされ
る。他方、入出力処理装置のマスク前の割り込み要求信
号が強制書き込み要求信号としてＤＭＡ処理装置に与え
られる。よって、有効データが存在する場合には、先ず
、強制書き込み要求信号に応答してＤＭＡ処理装置が入
出力処理装置から受け取って一時記憶手段に保持したデ
ータであって記憶装置に未だ転送していないデータを記
憶装置に転送し、これによって有効データが存在しなく
なると入出力処理装置からの割り込み要求信号のマスク
が解除されて割り込み処理装置に伝達される。

【００８５】（Ｃ）の構成の情報処理装置においては、
ＤＭＡ処理装置が入出力処理装置から受け取って一時記
憶手段に保持したデータであって未だ記憶装置に転送し
ていないデータの有無を有効データ存在信号によって入
出力処理装置内部のマスク手段に通知し、マスク手段が
この有効データ存在信号によって自入出力処理装置から
の割り込み要求信号をマスクして割り込み処理装置に伝
達する。従って、有効データ存在信号が有効データの存
在有りを示す場合には、入出力処理装置からの割り込み
信号はマスクされる。他方、入出力処理装置のマスク前
の割り込み要求信号が強制書き込み要求信号としてＤＭ
Ａ処理装置に与えられる。よって、有効データが存在す
る場合には、先ず、強制書き込み要求信号に応答してＤ
ＭＡ処理装置が入出力処理装置から受け取って一時記憶
手段に保持したデータであって記憶装置に未だ転送して
いないデータを記憶装置に転送し、これによって有効デ
ータが存在しなくなると入出力処理装置の割り込み要求
信号のマスクが解除されて割り込み処理装置に伝達され
る。

【００８６】（Ｄ）の構成の情報処理装置においては、
ＤＭＡ処理装置が入出力処理装置から受け取って一時記
憶手段に保持したデータであって未だ記憶装置に転送し
ていないデータの有無を有効データ存在信号によって割
り込み処理装置内部のマスク手段に通知し、マスク手段
がこの有効データ存在信号によって入出力処理装置から
の割り込み要求信号をマスクする。従って、有効データ
存在信号が有効データの存在有りを示す場合には、入出
力処理装置からの割り込み信号はマスクされる。他方、
入出力処理装置のマスク前の割り込み要求信号が強制書
き込み要求信号としてＤＭＡ処理装置に与えられる。よ
って、有効データが存在する場合には、先ず、強制書き
込み要求信号に応答してＤＭＡ処理装置が入出力処理装
置から受け取って一時記憶手段に保持したデータであっ
て記憶装置に未だ転送していないデータを記憶装置に転
送し、これによって有効データが存在しなくなると入出
力処理装置の割り込み要求信号のマスクが解除され、割
り込み処理装置がその割り込み要求信号を処理すること
になる。

【００８７】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００８８】図１は、本発明にかかるＤＭＡ処理装置の
一実施例の内部ブロック図である。

【００８９】図１のＤＭＡ処理装置１１は、転送アドレ
ス発生器１と、転送量カウンタ２と、転送量比較器３と
、転送量カウンタ４と、転送制御回路５と、一時記憶手
段６とから構成される。

【００９０】転送アドレス発生器１は、ＤＭＡ転送対象
となる外部の記憶装置のアドレスを発生する。

【００９１】転送量カウンタ２は、外部の記憶装置に対
するＤＭＡ転送量をカウントする回路であり、外部の記
憶装置に対するＤＭＡデータ転送の終了を検出するため
に使用される。

【００９２】転送量カウンタ４は、外部の入出力処理装
置に対するＤＭＡ転送量をカウントする回路であり、外
部の入出力処理装置に対するＤＭＡデータ転送の終了を
検出するために使用される。

【００９３】転送量比較器３は、外部の記憶装置に対す
るＤＭＡ転送量と外部の入出力処理装置に対するＤＭＡ
転送量とを比較する回路であり、後述するＤＭＡ転送要
求信号１０５がアクティブになった時、一時記憶手段６
に格納されたデータを外部の記憶装置に書き込むか、ま
たは外部の記憶装置から一時記憶手段６にデータを読み
込むか、または一時記憶手段６に格納されているデータ
を外部の入出力処理装置に出力するか、または外部の入
出力処理装置から読み込んだデータを一時記憶手段６に
格納するかどうかを判断するために使用される。

【００９４】転送制御回路５は、外部の記憶装置系と外
部の入出力処理装置系とＤＭＡ処理装置１１内部の動作
を制御する。

【００９５】一時記憶手段６は、外部の記憶装置か外部
の入出力処理装置から入力されるＤＭＡ転送データを一
時的に保持し、また、保持したＤＭＡ転送データを所定
の条件で、外部の記憶装置か外部の入出力処理装置に出
力する。

【００９６】信号１０１は、転送アドレス発生器１が出
力する、処理の対象となる外部の記憶装置の番地を示す
一連のアドレス信号である。

【００９７】信号１０２は転送制御回路５が出力する、
ＤＭＡ処理装置１１が外部の記憶装置の制御権を要求す
るためのバスホールド要求信号である。

【００９８】信号１０３は転送制御回路５に入力される
、外部の中央処理装置が外部の記憶装置の制御権を明け
渡したことを示すためのバスホールド許可信号である。

【００９９】信号１０４は外部の中央処理装置または転
送制御回路５が出力し、外部の記憶装置に入力される信
号と、外部の記憶装置が出力し、外部の中央処理装置ま
たは転送制御回路５に入力される信号から成る、処理の
対象となる外部の記憶装置への読み書きを制御する一連
の記憶装置制御信号である。

【０１００】信号１０５は外部の入出力処理装置が出力
し、転送制御回路５に入力される、外部の入出力処理装
置がＤＭＡによるデータ転送をＤＭＡ処理装置１１に要
求していることを示すＤＭＡ転送要求信号である。

【０１０１】信号１０６は転送制御回路５が出力し、外
部の入出力処理装置に入力される、外部の入出力処理装
置へＤＭＡによるデータ転送をＤＭＡ処理装置１１が許
可したことを示すＤＭＡ転送許可信号である。

【０１０２】信号１０７は転送制御回路５が出力し、外
部の入出力処理装置に入力される、ＤＭＡ処理装置１１
による外部の入出力処理装置のデータ転送が規定量に達
したことを示すターミナルカウント信号である。

【０１０３】信号１０８は転送制御回路５が出力し、外
部の入出力処理装置に入力される信号と、外部の入出力
処理装置が出力し、転送制御回路５に入力される信号と
から成る、処理の対象となる外部の入出力処理装置への
読み書きを制御する一連の入出力装置制御信号である。

【０１０４】信号１０９は外部から転送制御回路５に入
力され、一時記憶手段６に格納される有効データを外部
の記憶装置に強制的に書き込むように要求する強制書き
込み要求信号である。

【０１０５】信号１１０は転送制御回路５から外部に出
力され、一時記憶手段６に有効なデータが存在するかど
うかを示す有効データ存在信号である。

【０１０６】信号１１１は外部の中央処理装置または一
時記憶手段６が出力し、外部の記憶装置に入力されるか
、または、外部の記憶装置が出力し、外部の中央処理装
置または一時記憶手段６に入力される処理の対象となる
データを示す一連のデータ信号である。

【０１０７】信号１１２は外部の入出力処理装置が出力
し、一時記憶手段６に入力されるか、または、一時記憶
手段６が出力し、外部の入出力処理装置に入力される処
理の対象となるデータを示す一連のデータ信号である。

【０１０８】信号１１３はＤＭＡ処理装置内部信号であ
り、転送制御回路６が一時記憶手段６を制御するための
一連の信号である。

【０１０９】信号１１４はＤＭＡ処理装置内部信号であ
り、転送制御回路５が転送アドレス発生器１を制御する
ための一連の信号である。

【０１１０】信号１１５はＤＭＡ処理装置内部信号であ
り、転送制御回路５が転送量カウンタ２を制御するため
の信号である。

【０１１１】信号１１６はＤＭＡ処理装置内部信号であ
り、転送制御回路５が転送量カウンタ４を制御するため
の信号である。

【０１１２】信号１１７はＤＭＡ処理装置内部信号であ
り、転送量カウンタ２の値を転送制御回路５および転送
量比較器３に伝えるための信号である。

【０１１３】信号１１８はＤＭＡ処理装置内部信号であ
り、転送量カウンタ２の値と転送量カウンタ４の値の大
小を転送量比較器３が比較した結果を転送制御回路５に
伝えるための信号である。

【０１１４】信号１１９はＤＭＡ処理装置内部信号であ
り、転送量カウンタ４の値を転送制御回路５および転送
量比較器３に伝えるための信号である。

【０１１５】図１において、外部の入出力処理装置はＤ
ＭＡデータ転送が必要になったときＤＭＡ転送要求信号
１０５をアクティブにして、ＤＭＡ処理装置１１に対し
てＤＭＡ転送を要求する。

【０１１６】ＤＭＡ処理装置１１の転送制御回路５は外
部の入出力処理装置からのＤＭＡ転送要求信号１０５が
アクティブになると、転送方向が外部の記憶装置からの
読み込み、即ち外部の入出力処理装置への書き込みであ
る場合には、転送量カウンタ２の値と転送量カウンタ４
の値を比較している転送量比較器３の比較結果を信号１
１８で読みとり、その比較結果が、転送量カウンタ２が
示す転送量が転送量カウンタ４が示す転送量よりも多い
ことを示している、即ち、外部の記憶装置からの転送量
が外部の入出力処理装置への転送量よりも多いことを示
している場合には、一時記憶手段６に外部の記憶装置か
ら読み込んだＤＭＡ転送データが保持されていると判断
し、ＤＭＡ転送許可信号１０６と一連の入出力装置制御
信号１０８とをアクティブにする。

【０１１７】また、転送方向が記憶装置への書き込み、
即ち入出力処理装置からの読み込みである場合には、転
送制御回路５は、転送量カウンタ２の値と転送量カウン
タ４の値を比較している転送量比較器３の比較結果が、
転送量カウンタ２が示す転送量が転送量カウンタ４が示
す転送量よりも少ないことを示している、即ち、外部の
記憶装置への転送量が外部の入出力処理装置からの転送
量よりも小さい場合は、一時記憶手段６には外部の入出
力処理装置から読み込むデータを格納可能だと判断し、
ＤＭＡ転送許可信号１０６と一連の入出力装置制御信号
１０８とをアクティブにする。

【０１１８】外部の入出力処理装置は転送制御回路５が
出力するＤＭＡ転送許可信号１０６と一連の入出力装置
制御信号１０８とに応じて、外部の記憶装置に対する書
き込み、即ち自入出力処理装置からの読みだしの場合に
は自入出力処理装置内部のデータをデータ信号１１２に
出力する制御を実行し、また外部の記憶装置からの読み
だし、即ち、自入出力処理装置への書き込みの場合には
、データ信号１１２の内容を自入出力処理装置内部に書
き込むような制御を実行する。

【０１１９】このとき、転送制御回路５は、外部の記憶
装置に対する書き込み、即ち、外部の入出力処理装置か
らの読みだしの場合は、外部の入出力処理装置内部のデ
ータがデータ信号１１２に出力された時点で、データ信
号１１２の状態を一時記憶手段６に格納するような制御
を実行し、また、外部の記憶装置からの読みだし、即ち
、外部の入出力処理装置への書き込みの場合にはデータ
信号１１２に一時記憶手段６に格納されている有効なデ
ータを出力し、外部の入出力処理装置がこの有効なデー
タを自入出力処理装置内部に取り込めるような制御を実
行し、また信号１１６を使用して転送量カウンタ４の値
を転送量の分だけ更新するような処理を実行する。

【０１２０】なお、外部の入出力処理装置はＤＭＡ転送
が必要なくなるとＤＭＡ転送要求信号１０５をインアク
ティブにする。また、転送制御回路５はＤＭＡ転送要求
信号１０５がインアクティブになると、ＤＭＡ転送許可
信号１０６をインアクティブにして入出力処理装置との
ＤＭＡ転送を終了させる。

【０１２１】他方、転送制御回路５は外部の入出力処理
装置からのＤＭＡ転送要求信号１０５がアクティブにな
った場合であって転送方向が記憶装置からの読み込み、
即ち入出力処理装置への書き込みである場合に、転送量
カウンタ２の値と転送量カウンタ４の値とを比較してい
る転送量比較器３の比較結果が、転送量カウンタ２が示
す転送量と転送量カウンタ４が示す転送量とが一致して
いることを示している、即ち外部の記憶装置からデータ
転送した量と外部の入出力処理装置にデータ転送した量
が等しいことを示しているときは、一時記憶手段６には
外部の記憶装置から読み込んだＤＭＡ転送データが保持
されていないと判断し、バスホールド要求信号１０２を
アクティブにして外部の中央処理装置に対して外部の記
憶装置の制御権を要求する。

【０１２２】また、転送方向が記憶装置への書き込み、
即ち入出力処理装置からの読み込みである場合に、転送
量カウンタ２の値と転送量カウンタ４の値の比較結果が
転送量カウンタ２が示す転送量と転送量カウンタ４が示
す転送量とが一致していることを示している、即ち外部
の記憶装置にデータ転送した量と外部の入出力処理装置
からデータ転送した量が等しいことを示している場合は
、一時記憶手段６には外部の入出力処理装置から読み込
むデータを格納不可能だと判断し、バスホールド要求信
号１０２をアクティブにして外部の中央処理装置に対し
て外部の記憶装置の制御権を要求する。

【０１２３】外部の中央処理装置は、バスホールド要求
信号１０２がアクティブになると、アドレス信号１０１
と一連の記憶装置制御信号１０４と一連のデータ信号１
１１とを伝える信号線をＤＭＡ処理装置１１に明け渡し
、明け渡したことを示すバスホールド許可信号１０３を
アクティブにする。

【０１２４】転送制御回路５はバスホールド許可信号１
０３がアクティブになると、一連のアドレス信号１０１
と一連の記憶装置制御信号１０４と一連のデータ信号１
１１との制御を開始し、外部の記憶装置に対する書き込
みの場合にはアドレス信号１０１が示す外部の記憶装置
の番地にデータ信号１１１の状態を書き込むような制御
を実行し、また、外部の記憶装置からの読み込みの場合
にはアドレス信号１０１が示す外部の記憶装置の番地に
格納されているデータをデータ信号１１１に出力するよ
うな制御を実行し、それとともに、外部の記憶装置に対
する書き込み、即ち、入出力処理装置からの読みだしの
場合には一時記憶手段６に格納されたデータをデータ信
号１１１に出力する制御を実行し、また、外部の記憶装
置からの読みだし、即ち、外部の入出力処理装置への書
き込みの場合にはデータ信号１１１の内容を一時記憶手
段６に格納するような制御を実行する。

【０１２５】この場合、転送制御回路５が制御する記憶
装置制御信号１０４と一時記憶手段６の制御信号１１３
とは同期しており、転送制御回路５は、外部の記憶装置
からの読みだし、即ち、外部の入出力処理装置への書き
込みの場合には、アドレス信号１０１が示す番地の外部
の記憶装置のデータを記憶装置制御信号１０４のタイミ
ングでデータ信号１１１に出力してＤＭＡ処理装置１１
に伝搬させ、外部の記憶装置のデータが一時記憶手段６
に伝搬するタイミングで一時記憶手段６に取り込むよう
に制御する。

【０１２６】また、記憶装置への書き込み、即ち入出力
処理装置からの読みだしの場合には、転送制御回路５は
、一時記憶手段６の制御信号１１３のタイミングで一時
記憶手段６に格納されているデータをデータ信号１１１
に出力して記憶装置に伝搬させ、記憶装置制御信号１０
４を上述の一時記憶手段６に格納されているデータが記
憶装置まで伝搬したタイミングでアドレス信号１０１が
示す番地に取り込むように制御する。

【０１２７】一連の外部の記憶装置との間のデータ転送
が完了すると、転送制御回路５は一連のアドレス信号１
０１と一連の記憶装置制御信号１０４と一連のデータ信
号１１１とを伝える信号線の制御を明け渡し、バスホー
ルド要求信号１０２をインアクティブにする。

【０１２８】また、転送制御回路５は、信号１１５を使
用して外部の記憶装置への転送量に従って転送量カウン
タ２の値を更新するように制御し、信号１１４を使用し
て転送アドレス発生器１が発生する外部の記憶装置への
転送アドレスを転送量に応じて更新するように制御する
。

【０１２９】なお、ＤＭＡデータ転送中に、転送制御回
路５に入力されている転送量カウンタ４の値によって転
送制御回路５が規定の転送量に達したことを検出すると
ターミナルカウント信号１０７をアクティブにして外部
の入出力処理装置に規定量のＤＭＡデータ転送が終了し
たことを通知する。

【０１３０】次に、外部から転送制御回路５に入力され
る、一時記憶手段６に格納された有効データを外部の記
憶装置に強制的に書き込むように要求する強制書き込み
要求信号１０９がアクティブになった場合の動作を説明
する。

【０１３１】この場合、転送制御回路５はＤＭＡ転送方
向が記憶装置への書き込み、即ち入出力処理装置からの
読みだしの場合に限り、転送量比較器３から入力される
信号１１８の状態や外部から入力されるＤＭＡ転送要求
信号１０５の状態に関係なく、一時記憶手段６に保持さ
れている有効データを外部の記憶装置に書き込むように
制御する。

【０１３２】即ち、転送制御回路５は、バスホールド要
求信号１０２をアクティブにし、これに応答して外部の
中央処理装置が記憶装置の制御権をＤＭＡ処理装置１１
に明け渡し、明け渡したことを示すバスホールド許可信
号がアクティブになると、一連のアドレス信号１０１と
一連の記憶装置制御信号１０４と一連のデータ信号１１
１との制御を開始し、アドレス信号１０１が示す外部の
記憶装置の番地にデータ信号１１１の状態を書き込むよ
うな制御を実行し、それとともに、一時記憶手段６に格
納されたデータをデータ信号１１１に出力する制御を実
行する。この時の転送制御回路５が制御する記憶装置制
御信号１０４と一時記憶手段６の制御信号１１３とは同
期しており、転送制御回路５は、一時記憶手段６の制御
信号１１３のタイミングで一時記憶手段６に格納されて
いるデータをデータ信号１１１に出力して記憶装置に伝
搬させ、記憶装置制御信号１０４を上述の一時記憶手段
６に格納されているデータが記憶装置まで伝播したタイ
ミングでアドレス信号１０１が示す番地に取り込むよう
に制御し、また、信号１１５を使用して外部の記憶装置
への転送量に従って転送量カウンタ２の値を更新するよ
うに制御し、さらに信号１１４を使用して転送アドレス
発生器１が発生する外部の記憶装置への転送アドレスを
転送量に応じて更新するように制御する。

【０１３３】また、転送制御回路５は、転送方向が記憶
装置への書き込み、即ち入出力処理装置からの読み込み
である場合に、一時記憶手段６が保持しているデータが
外部の記憶装置にすでに書き込まれているかどうかを示
す有効データ存在信号１１０を出力する機能を有してい
る。

【０１３４】即ち、転送制御回路５は、転送方向が記憶
装置への書き込み、即ち入出力処理装置からの読み込み
である場合に、転送量カウンタ２の値と転送量カウンタ
４の値を比較している転送量比較器３の比較結果を信号
１１８で読みとり、その比較結果が、転送量カウンタ２
が示す転送量よりも転送量カウンタ４が示す転送量が大
きいことを示している、即ち外部の記憶装置にデータ転
送した量よりも外部の入出力処理装置からデータ転送し
た量が多いことを示している場合に、一時記憶手段６が
保持しているデータが、外部の記憶装置に書き込まれて
いないことを示すように、有効データ存在信号１１０を
アクティブにするものである。

【０１３５】上述のように、図１のＤＭＡ処理装置１１
は、内部の一時記憶手段６に格納された有効データを外
部の記憶装置に強制的に書き込むように要求する強制書
き込み要求信号１０９を外部から供給可能な構成と、そ
の要求に応じて強制書き込みを実施する機能と、内部の
一時記憶手段６に有効なデータが存在するかどうかを示
す有効データ存在信号１１０を外部に出力する機能とを
有する。

【０１３６】図２は、本発明にかかるＤＭＡ処理装置の
別の実施例の内部ブロック図である。

【０１３７】このＤＭＡ処理装置２１は、図１を引用し
て説明したＤＭＡ処理装置１１と、マスク回路２２とか
ら構成される。

【０１３８】信号４０９は、本ＤＭＡ処理装置２１を使
用して記憶装置とＤＭＡデータ転送を実行する外部の入
出力処理装置が、中央処理装置に割り込み処理を要求す
る場合にアクティブにする、外部入出力処理装置からの
割り込み要求信号である。この割り込み要求信号４０９
は、ＤＭＡ処理装置１１内部の一時記憶手段に格納され
た有効データを外部の記憶装置に強制的に書き込むよう
に要求する信号、即ち図１の強制書き込み要求信号１０
９としてＤＭＡ処理装置１１に入力され、またマスク回
路２２の一方の入力にもなる。

【０１３９】信号１１０は、ＤＭＡ処理装置１１から出
力される、内部の一時記憶手段に有効なデータが存在す
るかどうかを示す信号、即ち図１の有効データ存在信号
１１０であり、マスク回路２２の他方の入力になってい
る。

【０１４０】信号４１０は、マスク回路２２の出力信号
であり、中央処理装置に割り込み処理を要求する場合に
はアクティブになる割り込み要求信号として使用される
。

【０１４１】マスク回路２２は、ＤＭＡ処理装置１１か
ら出力される有効データ存在信号１１０がアクティブ、
即ちＤＭＡ処理装置１１内部の一時記憶手段に有効なデ
ータが存在していることを示す状態が入力されているな
らば、割り込み要求信号４１０を常にインアクティブに
し、有効データ存在信号１１０がインアクティブ、即ち
ＤＭＡ処理装置１１内部の一時記憶手段に有効なデータ
が存在していないことを示す状態が入力されているなら
ば、割り込み要求信号４１０に、割り込み要求信号４０
９の状態をそのまま出力する。

【０１４２】図２のＤＭＡ処理装置２１は、上述のよう
な構成を有するため、有効データ存在信号１１０がイン
アクティブ、即ち、ＤＭＡ処理装置１１内部の一時記憶
手段の中に有効なデータが存在しない場合は、入出力処
理装置から入力された割り込み要求信号４０９の状態が
そのまま割り込み要求信号４１０として、割り込み処理
装置に出力される。また、有効データ存在信号１１０が
アクティブ、即ち、有効なデータが存在する場合におい
ては、入出力処理装置から入力された割り込み要求信号
４０９の状態がアクティブになっても、即ち入出力処理
装置が中央処理装置に処理を要求しても、割り込み要求
信号４１０の状態は直ちには、アクティブにならず、割
り込み要求信号４０９即ち強制書き込み要求信号１０９
がアクティブになることによりＤＭＡ処理装置１１が内
部の一時記憶手段に格納された有効なデータを記憶装置
に強制的に書き込む処理を実行し、これによってＤＭＡ
処理装置１１内部の一時記憶手段に有効なデータが存在
しなくなって有効データ存在信号１１０がインアクティ
ブになった時点で初めて、割り込み要求信号４１０がア
クティブになる。

【０１４３】図３は、本発明にかかる情報処理装置の一
実施例のブロック図である。

【０１４４】図３の情報処理装置は、情報処理装置全体
の制御を行なう中央処理装置３１と、読み書き可能な記
憶装置３３と、図示しない入出力機器とのデータ転送処
理を実行する入出力処理装置３２と、図２のＤＭＡ処理
装置２１と、入出力処理装置３２が中央処理装置３１の
処理が必要な場合に要求する入出力割り込み要求を調停
し中央処理装置３１に特定の割り込み処理を要求する割
り込み処理装置３４とから構成される。

【０１４５】信号４０１は中央処理装置３１またはＤＭ
Ａ処理装置２１が出力し、記憶装置３３に入力される、
処理の対象となる記憶装置３３の番地を示す一連のアド
レス信号である。

【０１４６】信号４０２はＤＭＡ処理装置２１が出力し
、中央処理装置３１に入力される、ＤＭＡ処理装置２１
が記憶装置３３の制御権を要求するためのバスホールド
要求信号である。

【０１４７】信号４０３は中央処理装置３１が出力し、
ＤＭＡ処理装置２１に入力される、中央処理装置３１が
記憶装置３３の制御権を明け渡したことを示すためのバ
スホールド許可信号である。

【０１４８】信号４０４は中央処理装置３１またはＤＭ
Ａ処理装置２１が出力し記憶装置３３に入力される信号
と、記憶装置３３が出力し、中央処理装置３１またはＤ
ＭＡ処理装置２１に入力される信号とから成る、処理の
対象となる記憶装置３３への読み書きを制御する一連の
記憶装置制御信号である。

【０１４９】信号４０５は入出力処理装置３２が出力し
、ＤＭＡ処理装置２１に入力される、入出力処理装置３
２がＤＭＡによるデータ転送をＤＭＡ処理装置２１に要
求していることを示すＤＭＡ転送要求信号である。

【０１５０】信号４０６はＤＭＡ処理装置２１が出力し
、入出力処理装置３２に入力される、入出力処理装置３
２へＤＭＡによるデータ転送をＤＭＡ処理装置２１が許
可したことを示すＤＭＡ転送許可信号である。

【０１５１】信号４０７はＤＭＡ処理装置２１が出力し
、入出力処理装置３２に入力される、ＤＭＡ処理装置２
１による入出力処理装置３２のデータ転送が規定量に達
したことを示すターミナルカウント信号である。

【０１５２】信号４０８はＤＭＡ処理装置２１が出力し
、入出力処理装置３２に入力される信号と、入出力処理
装置３２が出力し、ＤＭＡ処理装置２１に入力される信
号とから成る、処理の対象となる入出力処理装置３２へ
の読み書きを制御する一連の入出力装置制御信号である
。

【０１５３】信号４０９は入出力処理装置３２が出力し
、ＤＭＡ処理装置２１に入力される、入出力処理装置３
２が中央処理装置３１に割り込み処理を要求する場合に
アクティブになる入出力処理装置３２からの割り込み要
求信号である。

【０１５４】信号４１０はＤＭＡ処理装置２１が出力し
、割り込み処理装置３４に入力される、入出力処理装置
３２が中央処理装置３１に割り込み処理を要求する場合
にアクティブになる入出力処理装置３２からの割り込み
要求を、一定の条件の下で割り込み処理装置３４に出力
する信号である。

【０１５５】信号４１１は中央処理装置３１またはＤＭ
Ａ処理装置２１が出力し、記憶装置３３に入力されるか
、または、記憶装置３３が出力し、中央処理装置３１ま
たはＤＭＡ処理装置２１に入力される処理の対象となる
データを示す一連のデータ信号である。

【０１５６】信号４１２は入出力処理装置３２が出力し
、ＤＭＡ処理装置２１に入力されるか、または、ＤＭＡ
処理装置２１が出力し、入出力処理装置３２に入力され
る処理の対象となるデータを示す一連データ信号である
。

【０１５７】信号４１３は割り込み処理装置３４が出力
し、中央処理装置３１に入力される、中央処理装置３１
に対する割り込み要求信号である。

【０１５８】図３の情報処理装置は、入出力処理装置３
２がＤＭＡデータ転送を必要になったときにＤＭＡ転送
要求信号４０５をアクティブにして、ＤＭＡ処理装置２
１に対してＤＭＡ転送を要求する。

【０１５９】ＤＭＡ処理装置２１は入出力処理装置３２
からのＤＭＡ転送要求信号４０５がアクティブになると
、転送方向が記憶装置３３からの読み込み、即ち入出力
処理装置３２への書き込みである場合には、ＤＭＡ処理
装置２１内部の一時記憶手段（図１の６）に有効なデー
タ、即ち入出力処理装置３２に対して出力可能なデータ
が存在するか否かをチェックし、また、転送方向が記憶
装置３３への書き込み、即ち入出力処理装置３２からの
読み込みである場合には、ＤＭＡ処理装置２１内部の一
時記憶手段に入出力処理装置３２からの読み込みデータ
を格納可能であるか否かをチェックする。

【０１６０】転送方向が記憶装置３３からの読み込みで
あるときで、有効なデータがＤＭＡ処理装置２１内部の
一時記憶手段に存在しない場合か、または、転送方向が
記憶装置３３への書き込みであるときで、ＤＭＡ処理装
置２１内部の一時記憶手段に入出力処理装置３２からの
読み込みデータを格納不可能である場合には、ＤＭＡ処
理装置２１はバスホールド要求信号４０２をアクティブ
にして中央処理装置３１に対して記憶装置３３の制御権
を要求する。

【０１６１】中央処理装置３１は、バスホールド要求信
号４０２がアクティブになると、一連のアドレス信号４
０１と一連の記憶装置制御信号４０４と一連のデータ信
号４１１とを伝える信号線をＤＭＡ処理装置２１に明け
渡し、明け渡したことを示すバスホールド許可信号４０
３をアクティブにする。

【０１６２】ＤＭＡ処理装置２１はバスホールド許可信
号４０３がアクティブになると一連のアドレス信号４０
１と一連の記憶装置制御信号４０４と一連のデータ信号
４１１との制御を開始し、記憶装置３３に対する書き込
みの場合にはアドレス信号４０１が示す記憶装置３３の
番地にデータ信号４１１の状態を書き込むような制御を
実行し、また、記憶装置３３からの読み込みの場合には
アドレス信号４０１が示す記憶装置３３の番地に格納さ
れているデータをデータ信号４１１に出力するような制
御を実行し、それとともに、記憶装置３３に対する書き
込み、即ち、入出力処理装置３２からの読みだしの場合
にはＤＭＡ処理装置２１内部の一時記憶手段に格納され
たデータをデータ信号４１１に出力する制御を実行し、
また、記憶装置３３からの読みだし、即ち、入出力処理
装置３２への書き込みの場合にはデータ信号４１１の内
容をＤＭＡ処理装置２１内部の一時記憶手段に格納する
ような制御を実行する。

【０１６３】この場合、ＤＭＡ制御装置２１が制御する
記憶装置制御信号４０４とＤＭＡ処理装置２１内部の一
時記憶手段の制御信号（図１の１１３）は同期しており
、記憶装置３３からの読みだし、即ち、入出力処理装置
３２への書き込みの場合には、アドレス信号４０１が示
す番地の記憶装置３３のデータを記憶装置制御信号４０
４のタイミングでデータ信号４１１に出力してＤＭＡ処
理装置２１に伝搬させ、ＤＭＡ処理装置２１内部の一時
記憶手段の制御信号を上述の記憶装置３３のデータがＤ
ＭＡ処理装置２１内部の一時記憶手段まで伝搬したタイ
ミングでＤＭＡ処理装置２１内部の一時記憶手段に取り
込むように制御する。

【０１６４】また、記憶装置３３への書き込み、即ち、
入出力処理装置３２からの読みだしの場合には、ＤＭＡ
処理装置２１内部の一時記憶手段の制御信号のタイミン
グでＤＭＡ処理装置２１内部の一時記憶手段に格納され
ているデータをデータ信号４１１に出力して記憶装置３
３に伝搬させ、記憶装置制御信号４０４を上述のＤＭＡ
処理装置２１内部の一時記憶手段に格納されているデー
タが記憶装置３３まで伝搬したタイミングでアドレス信
号４０１が示す番地に取り込むように制御する。

【０１６５】また、転送方向が記憶装置３３からの読み
込みであるときで、有効なデータがＤＭＡ処理装置２１
内部の一時記憶手段に存在する場合か、または、転送方
向が記憶装置３３への書き込みであるときで、入出力処
理装置３２が出力するデータをＤＭＡ処理装置２１内部
の一時記憶手段に格納可能である場合には、ＤＭＡ処理
装置２１はＤＭＡ転送許可信号４０６と一連の入出力装
置制御信号４０８とをアクティブにする。

【０１６６】入出力処理装置３２はＤＭＡ転送許可信号
４０６と一連の入出力装置制御信号４０８とに応じて、
記憶装置３３に対する書き込み、即ち、入出力処理装置
３２からの読みだしの場合には入出力処理装置３２内部
のデータをデータ信号４１２に出力する制御を実行し、
また、記憶装置３３からの読みだし、即ち、入出力処理
装置３２への書き込みの場合にはデータ信号４１２の内
容を入出力処理装置３２内部に書き込むような制御を実
行する。

【０１６７】このとき、ＤＭＡ処理装置２１は、記憶装
置３３に対する書き込み、即ち、入出力処理装置３２か
らの読みだしの場合には、入出力処理装置３２内部のデ
ータがデータ信号４１２に出力された時点で、データ信
号４１２の状態をＤＭＡ処理装置２１内部の一時記憶手
段に格納するような制御を実行し、また、記憶装置３３
からの読みだし、即ち、入出力処理装置３２への書き込
みの場合にはデータ信号４１２にＤＭＡ処理装置２１内
部の一時記憶手段に格納されている有効なデータを出力
し、入出力処理装置３２がこの有効なデータを入出力処
理装置３２内部に取り込めるような制御を実行する。

【０１６８】入出力処理装置３２はＤＭＡ転送が必要な
くなるとＤＭＡ転送要求信号４０５をインアクティブに
する。

【０１６９】ＤＭＡ処理装置２１はＤＭＡ転送要求信号
４０５がインアクティブになると、ＤＭＡ転送許可信号
４０６をインアクティブにしてＤＭＡ転送を終了させる
。

【０１７０】なお、ＤＭＡデータ転送中に、ＤＭＡ処理
装置２１による記憶装置３３と入出力処理装置３２間の
データ転送が規定量に達した場合には、ＤＭＡ処理装置
２１はターミナルカウント信号４０７をアクティブにし
て入出力処理装置３２に規定量のＤＭＡデータ転送が終
了したことを通知する。

【０１７１】入出力処理装置３２はターミナルカウント
信号４０７がアクティブにされると、入出力機器とのデ
ータ転送を中止して、割り込み要求信号４０９をアクテ
ィブにして中央処理装置３１に対しＤＭＡデータ転送完
了割り込みの処理を要求する。

【０１７２】なお、割り込み要求信号４０９は、ＤＭＡ
データ転送完了時のみでなく、入出力処理装置３２での
エラー発生などのように中央処理装置３１の処理が必要
になった場合にもアクティブになる場合もある。

【０１７３】ここで、割り込み要求信号４０９は図３の
実施例においては、ＤＭＡ処理装置２１に入力され、図
２で説明したようにＤＭＡ処理装置２１内部の一時記憶
手段に格納された有効データを外部の記憶装置に強制的
に書き込むように要求する信号（強制書き込み要求信号
１０９）として使用され、且つ、ＤＭＡ処理装置２１に
おけるマスク回路（図２の２２）の一方の入力として使
用される。

【０１７４】ＤＭＡ処理装置２１におけるマスク回路２
２の他方の入力には、ＤＭＡ処理装置２１内部の一時記
憶手段に有効なデータが存在するかどうかを示す信号（
図１の有効データ存在信号１１０）が入力されており、
マスク回路２２は、有効データ存在信号１１０がアクテ
ィブ、即ちＤＭＡ処理装置２１内部の一時記憶手段に有
効なデータが存在していることを示す状態が入力されて
いるならば、割り込み要求信号４１０に常にインアクテ
ィブを出力し、有効データ存在信号１１０がインアクテ
ィブ、即ちＤＭＡ処理装置２１内部の一時記憶手段に有
効なデータが存在していないことを示す状態が入力され
ているならば、割り込み要求信号４１０には、割り込み
要求信号４０９の状態をそのまま出力する。

【０１７５】また、ＤＭＡ処理装置２１は割り込み要求
信号４０９がアクティブになると、強制書き込み要求信
号１０９がアクティブになるため、所定の条件の下に強
制書き込み処理を実行する。

【０１７６】従って、入出力処理装置３２からの割り込
み要求信号４０９がアクティブになると、有効データ存
在信号１１０がインアクティブ、即ち、ＤＭＡ処理装置
２１内部の一時記憶手段の中に有効なデータが存在しな
い場合は、割り込み要求信号４０９の状態が割り込み要
求信号４１０により直ちに割り込み処理装置３４に出力
される。反対に、有効データ存在信号１１０がアクティ
ブ、即ち、有効なデータが存在する場合には、入出力処
理装置３２から入力される割り込み要求信号４０９の状
態を割り込み処理装置３４に報告する動作がマスク回路
２２により一時的に保留される。そして、ＤＭＡ処理装
置２１において、強制書き込み要求信号４０９即ち強制
書き込み要求信号１０９がアクティブになることにより
、ＤＭＡ転送方向が記憶装置３３への書き込み、即ち入
出力処理装置３２からの読みだしの場合には、ＤＭＡ処
理装置内部の一時記憶手段に格納された有効データを記
憶装置３３に強制的に書き込む処理が実行され、これに
よって、一時記憶手段に有効なデータが存在しなくなり
有効データ存在信号１１０がインアクティブになると、
その時点で、入出力処理装置３２から入力された割り込
み要求信号４０９の状態が割り込み処理装置３４に報告
される。

【０１７７】強制書き込みは以下のように行なわれる。 即ち、ＤＭＡ処理装置２１はバスホールド要求信号４０
２をアクティブにし、中央処理装置３１に対して記憶装
置３３の制御権を要求し、中央処理装置３１はバスホー
ルド要求信号４０２がアクティブになるとアドレス信号
４０１と一連の記憶装置制御信号４０４と一連のデータ
信号４１１とを伝える信号線をＤＭＡ処理装置２１に明
け渡し、明け渡したことを示すバスホールド許可信号４
０３をアクティブにする。ＤＭＡ処理装置２１は、バス
ホールド許可信号４０３がアクティブになると、一連の
アドレス信号４０１と一連の記憶装置制御信号４０４と
一連のデータ信号４１１との制御を開始し、アドレス信
号４０１が示す記憶装置３３の番地にデータ信号４１１
の状態を書き込むような制御を実行し、それとともに、
ＤＭＡ処理装置２１内部の一時記憶手段に格納されたデ
ータをデータ信号４１１に出力する制御を実行する。こ
の時の記憶装置制御信号４０４とＤＭＡ処理装置２１内
部の一時記憶手段の制御信号（図１の１１３）とは同期
しており、ＤＭＡ処理装置２１は、内部の一時記憶手段
の制御信号１１３のタイミングで一時記憶手段に格納さ
れているデータをデータ信号４１１に出力して記憶装置
３３に伝搬させ、記憶装置制御信号４０４を一時記憶手
段に格納されているデータが記憶装置３３まで伝搬した
タイミングでアドレス信号４０１が示す番地に取り込む
ように制御する。

【０１７８】なお、割り込み処理装置３４は割り込み要
求信号４１０がアクティブになると、その他の中央処理
装置に対する図示しない割り込み要求信号と上述の割り
込み要求信号４１０との優先順位を判断して、最も優先
度が高い割り込み要求を割り込み要求信号４１３を使用
して中央処理装置３１に伝える。割り込み要求信号４１
０が最も優先度が高い場合には、上述の入出力処理装置
３２からの割り込み要求信号４０９にかかる割り込み要
求信号４１０に対する処理を中央処理装置３１が実行す
る。

【０１７９】図９を引用して説明した従来の情報処理装
置においては、前述したように、ＤＭＡ処理装置９２内
部の一時記憶手段を介してデータ転送を実行するために
入出力処理装置９３に対するアクセスの時期と記憶装置
９４に対するアクセスの時期が異なり、ＤＭＡデータ転
送方向が記憶装置９４への書き込み、即ち、入出力処理
装置９３からの読みだしの場合に記憶装置９４と入出力
処理装置９３の間のデータの一貫性を確保する手段とし
て、入出力処理装置９３から出力される割り込み要求と
、ＤＭＡ処理装置９２から出力される割り込み要求の２
種類の割り込み処理を中央処理装置９１が実行する必要
があった。

【０１８０】これに対し、図３の情報処理装置において
は、入出力処理装置３２からの割り込み要求信号４０９
をＤＭＡ処理装置２１に入力し、割り込み要求信号４０
９がアクティブになった場合、ＤＭＡ処理装置内部の一
時記憶手段に有効データが保持されているときはこれを
記憶装置３３に強制的に書き込み、その間入出力処理装
置３２が要求している中央処理装置３１への割り込み要
求をＤＭＡ処理装置２１内部で一時的に保留にし、ＤＭ
Ａ処理装置２１内部の一時記憶手段に保持されていた有
効データを記憶装置３３に書き込んだ時点で、ＤＭＡ処
理装置２１内部に保留していた入出力処理装置３２が要
求している中央処理装置３１への割り込み要求を割り込
み処理装置３４へ出力することにより、記憶装置３３と
入出力処理装置３２のデータの一貫性を確保することが
できる。従って、従来のように、中央処理装置３１がＤ
ＭＡ処理装置２１がＤＭＡ処理装置内部の一時記憶手段
に保持されている有効データを記憶装置３３に書き込ん
だ時点で発生する割り込み要求に対する処理が不用とな
り、図８を引用して説明したフライバイ転送方式のＤＭ
Ａ処理装置８２を採用した情報処理装置が、システム性
能向上を目的として、図３の情報処理装置を採用する場
合に、従来のフライバイ転送方式のＤＭＡ処理装置８２
を採用した情報処理装置の処理プログラムがそのまま実
行できるという効果がある。

【０１８１】図４は、本発明にかかる情報処理装置の別
の実施例のブロック図であり、図３と同一符号は同一部
分を示す。

【０１８２】図４の情報処理装置は、図３の実施例の情
報処理装置におけるＤＭＡ処理装置２１の代わりに図１
のＤＭＡ処理装置１１を使用し、入出力処理装置３２の
代わりに図５に示すような入出力処理装置４１を使用し
ている。

【０１８３】図５を参照すると、入出力処理装置４１は
、外部入出力機器との入出力処理を実行し、中央処理装
置３１とインターフェイスをとる入出力処理回路４２と
、マスク回路４３とから構成される。

【０１８４】信号１１０は、図１のＤＭＡ処理装置１１
から入力される、ＤＭＡ処理装置１１内部の一時記憶手
段に有効なデータが存在するかどうかを示す信号、即ち
有効データ存在信号１１０であり、マスク回路４３の一
方の入力になっている。

【０１８５】信号４０９は、入出力処理回路４２から出
力される、入出力処理装置４１が中央処理装置３１の処
理を必要とするときに出力する入出力処理回路４２から
の割り込み要求信号であり、本信号４０９はマスク回路
４３の他方の入力になるとともに、強制書き込み要求信
号１０９としてＤＭＡ処理装置１１に対して出力される
。

【０１８６】信号５０１は、マスク回路４３の出力信号
であり、入出力処理装置４１が中央処理装置３１に割り
込み処理を要求する場合にアクティブになる信号として
使用される。

【０１８７】マスク回路４３は、有効データ存在信号１
１０がアクティブ、即ちＤＭＡ処理装置１１内部の一時
記憶手段に有効なデータが存在していることを示す状態
が入力されているならば、割り込み要求信号５０１を常
にインアクティブにし、有効データ存在信号１１０がイ
ンアクティブ、即ち、ＤＭＡ処理装置１１内部の一時記
憶手段に有効なデータが存在していないことを示す状態
が入力されているならば、割り込み要求信号５０１に割
り込み要求信号４０９の状態をそのまま出力する。

【０１８８】図５の入出力処理装置４１は、上述のよう
な構成を有するため、有効データ存在信号１１０がイン
アクティブ、即ち、ＤＭＡ処理装置１１内部の一時記憶
手段の中に有効なデータが存在しない場合は、入出力処
理回路４２からの割り込み要求信号４０９の状態をその
まま割り込み要求信号５０１として割り込み処理装置３
４を経由して中央処理装置３１に出力する。また、有効
データ存在信号１１０がアクティブ、即ち、有効なデー
タが存在する場合においては、入出力処理回路４２から
の割り込み要求信号４０９の状態がアクティブになって
も、即ち入出力処理回路４２が中央処理装置３１に処理
を要求しても、割り込み要求信号５０１は直ちにはアク
ティブにならず、割り込み要求信号４０９がアクティブ
になることにより、即ち強制書き込み要求信号１０９が
アクティブになることにより、ＤＭＡ処理装置１１が内
部の一時記憶手段に格納された有効なデータを記憶装置
３３に強制的に書き込む処理を実行し、これによって、
ＤＭＡ処理装置１１内部の一時記憶手段に有効なデータ
が存在しなくなって有効データ存在信号１１０がインア
クティブになった時点で初めて割り込み要求信号５０１
がアクティブになる。

【０１８９】さて、図４の情報処理装置において、ＤＭ
Ａデータ転送中に、ＤＭＡ処理装置１１による記憶装置
３３と入出力処理装置４１間のデータ転送が規定量に達
した場合には、ＤＭＡ処理装置１１はターミナルカウン
ト信号４０７をアクティブにして入出力処理装置４１に
規定量のＤＭＡデータ転送が終了したことを通知する。

【０１９０】入出力処理装置４１の入出力処理回路４２
はターミナルカウント信号４０７がアクティブにされる
と、入出力機器とのデータ転送を中止して、割り込み要
求信号４０９をアクティブにする。なお、割り込み要求
信号４０９は、ＤＭＡデータ転送完了時のみでなく、入
出力処理装置４１でのエラー発生などのように中央処理
装置３１の処理が必要になった場合にもアクティブにな
る場合がある。

【０１９１】ここで、割り込み要求信号４０９は図４の
実施例においては、図５に示すようにＤＭＡ処理装置１
１に強制書き込み要求信号１０９として入力されるとと
もに、入出力処理装置４１におけるマスク回路４３の一
方の入力として使用される。

【０１９２】入出力処理装置４１におけるマスク回路４
３の他方の入力には、ＤＭＡ処理装置１１内部の一時記
憶手段に有効なデータが存在するかどうかを示す有効デ
ータ存在信号１１０が入力されており、マスク回路４３
は、有効データ存在信号１１０がアクティブ、即ちＤＭ
Ａ処理装置１１内部の一時記憶手段に有効なデータが存
在していることを示す状態が入力されているならば、割
り込み要求信号５０１に常にインアクティブを出力し、
有効データ存在信号１１０がインアクティブ、即ちＤＭ
Ａ処理装置１１内部の一時記憶手段に有効なデータが存
在していないことを示す状態が入力されているならば、
割り込み要求信号５０１には、割り込み要求信号４０９
の状態をそのまま出力する。

【０１９３】従って、入出力処理回路４２からの割り込
み要求信号４０９がアクティブになると、有効データ存
在信号１１０がインアクティブ、即ち、ＤＭＡ処理装置
１１内部の一時記憶手段の中に有効なデータが存在しな
い場合は、割り込み要求信号４０９の状態が割り込み要
求信号５０１により直ちに割り込み処理装置３４に出力
される。反対に、有効データ存在信号１１０がアクティ
ブ、即ち、有効なデータが存在する場合には、入出力処
理回路４２からの割り込み要求信号４０９の状態を割り
込み処理装置３４に報告する動作が一時的に保留される
。そして、ＤＭＡ処理装置１１において、強制書き込み
要求信号１０９がアクティブになることにより、ＤＭＡ
転送方向が記憶装置３３への書き込み、即ち入出力処理
装置４１からの読みだしの場合には、ＤＭＡ処理装置１
１内部の一時記憶手段に格納された有効データを記憶装
置３３に強制的に書き込む処理が実行され、これによっ
て一時記憶手段に有効なデータが存在しなくなり、有効
データ存在信号１１０がインアクティブになると、その
時点で入出力処理装置４１における入出力処理回路４２
からの割り込み要求信号４０９の状態がマスク回路４３
を通じて割り込み処理装置３４に割り込み要求信号５０
１として報告される。

【０１９４】なお、強制書き込み時の動作および通常の
データ転送時の動作は図３の実施例と同様に行なわれる
。

【０１９５】上述のように、図４を引用して説明した情
報処理装置においては、図５の入出力処理装置４１の入
出力処理回路４２からの割り込み要求信号４０９を強制
書き込み要求信号１０９として図１のＤＭＡ処理装置１
１に入力し、入出力処理回路４２からの割り込み要求信
号４０９がアクティブになった場合、ＤＭＡ処理装置１
１内部の一時記憶手段に有効データが保持されていると
きはこれを記憶装置３３に強制的に書き込み、その間入
出力処理回路４２が要求している中央処理装置３１への
割り込み要求を入出力処理装置４１のマスク回路４３で
一時的に保留にし、ＤＭＡ処理装置１１内部の一時記憶
手段に保持された有効データを記憶装置３３に書き込ん
だ時点で、保留していた入出力処理回路４２が要求して
いる中央処理装置３１への割り込み要求を割り込み処理
装置３４へ出力することにより、記憶装置３３と入出力
処理装置４１のデータの一貫性を確保することができる
。従って、従来のように、中央処理装置３１がＤＭＡ処
理装置１１がＤＭＡ処理装置内部の一時記憶手段に保持
されている有効データを記憶装置３３に書き込んだ時点
で発生する割り込み要求に対する処理が不用となり、図
８を引用して説明したフライバイ転送方式のＤＭＡ処理
装置８２を採用した情報処理装置がシステム性能向上を
目的として、図４の情報処理装置を採用する場合に、従
来のフライバイ転送方式のＤＭＡ処理装置を採用した情
報処理装置の処理プログラムがそのまま実行できるとい
う効果がある。

【０１９６】図６は、本発明にかかる情報処理装置の更
に別の実施例のブロック図であり、図３，図４と同一符
号は同一部分を示す。

【０１９７】図６の情報処理装置は、図３の実施例の情
報処理装置におけるＤＭＡ処理装置２１の代わりに図１
のＤＭＡ処理装置１１を使用し、割り込み処理装置３４
の代わりに図７に示すような割り込み処理装置６１を使
用している。

【０１９８】図７を参照すると、割り込み処理装置６１
は、各種の中央処理装置３１に対する割り込み要求信号
の優先順位を判断して、最も優先度が高い割り込み要求
を割り込み要求信号４１３を使用して中央処理装置３１
に伝える割り込み処理回路６２と、マスク回路６３とか
ら構成される。

【０１９９】信号１１０は、図１のＤＭＡ処理装置１１
から入力される、ＤＭＡ処理装置１１内部の一時記憶手
段に有効なデータが存在するかどうかを示す信号、即ち
有効データ存在信号１１０であり、マスク回路６３の一
方の入力になっている。

【０２００】信号６０１は、入出力処理装置３２から入
力される、入出力処理装置３２が中央処理装置３１の処
理を必要とするときに出力する入出力処理装置３２から
の割り込み要求信号であり、本信号はマスク回路６３の
他方の入力になるとともに、強制書き込み要求信号１０
９としてＤＭＡ処理装置１１に対して出力される。

【０２０１】信号６０２は、マスク回路６３から出力さ
れ、割り込み処理回路６２に入力される信号である。

【０２０２】信号４１３は、割り込み処理回路６２から
出力される信号であり、割り込み処理装置６１が外部の
中央処理装置３１に割り込み処理を要求する場合に、ア
クティブになる信号である。

【０２０３】マスク回路６３は、有効データ存在信号１
１０がアクティブ、即ちＤＭＡ処理装置１１内部の一時
記憶手段に有効なデータが存在していることを示す状態
が入力されているならば、信号６０２を常にインアクテ
ィブにし、有効データ存在信号１１０がインアクティブ
、即ち、ＤＭＡ処理装置１１内部の一時記憶手段に有効
なデータが存在していないことを示す状態が入力されて
いるならば、信号６０２に入出力処理装置３２からの割
り込み要求信号６０１の状態をそのまま出力する。

【０２０４】割り込み処理回路６２には信号６０２以外
に、中央処理装置３１に対する他の割り込み要求信号（
図示せず）も加えられており、最も優先度の高い割り込
み要求を選択して割り込み要求信号４１３として中央処
理装置３１に入力する。

【０２０５】図７の割り込み処理装置６１は上述のよう
な構成を有するため、有効データ存在信号１１０がイン
アクティブ、即ち、ＤＭＡ処理装置１１内部の一時記憶
手段の中に有効なデータが存在しない場合は、入出力処
理装置３２から入力された割り込み要求信号６０１の状
態を割り込み処理回路６２に出力する。また、有効デー
タ存在信号１１０がアクティブ、即ち、有効なデータが
存在する場合においては、入出力処理装置３２から入力
された割り込み要求信号６０１の状態がアクティブにな
っても、即ち入出力処理装置３２が中央処理装置３１に
処理を要求しても、信号６０２は直ちにはアクティブに
ならず、割り込み要求信号６０１がアクティブになるこ
とにより、即ち強制書き込み要求信号１０９がアクティ
ブになることにより、ＤＭＡ処理装置１１が内部の一時
記憶手段に格納された有効なデータを記憶装置３３に強
制的に書き込む処理を実行し、これによってＤＭＡ処理
装置１１内部の一時記憶手段に有効なデータが存在しな
くなって有効データ存在信号１１０がインアクティブに
なった時点で初めて信号６０２がアクティブになる。

【０２０６】そして、信号６０２がアクティブになると
、割り込み処理回路６２の選択対象となり、信号６０２
にかかる割り込み要求が選択されると、割り込み要求信
号４１３として中央処理装置３１に伝えられる。即ち、
割り込み処理回路６２はマスク回路６３から入力される
信号６０２がアクティブになると、その他の中央処理装
置３１に対する割り込み要求信号（図示せず）と、上述
の信号６０２との優先順位を判断して、最も優先度が高
い割り込み要求を割り込み要求信号４１３を使用して中
央処理装置３１に要求する。マスク回路６３から入力さ
れる信号６０２が最も優先度が高い場合には上述の入出
力処理装置３２からの割り込み要求信号６０１に対する
処理を中央処理装置３１が実行する。

【０２０７】さて、図６の情報処理装置において、ＤＭ
Ａデータ転送中に、ＤＭＡ処理装置１１による記憶装置
３３と入出力処理装置３２間のデータ転送が規定量に達
した場合には、ＤＭＡ処理装置１１はターミナルカウン
ト信号４０７をアクティブにして入出力処理装置３２に
規定量のＤＭＡデータ転送が終了したことを通知する。

【０２０８】入出力処理装置３２はターミナルカウント
信号４０７がアクティブにされると、入出力機器とのデ
ータ転送を中止して、割り込み要求信号６０１をアクテ
ィブにして中央処理装置３１に対してＤＭＡ転送終了割
り込み処理を要求する。なお、割り込み要求信号６０１
は、ＤＭＡデータ転送完了時のみでなく、入出力処理装
置３２でのエラー発生などのように中央処理装置３１の
処理が必要になった場合にもアクティブになる場合があ
る。

【０２０９】ここで、割り込み要求信号６０１は図６の
実施例においては、図７に示すように割り込み処理装置
６１のマスク回路６３の一方の入力になるとともに、Ｄ
ＭＡ処理装置１１内部の一時記憶手段に格納された有効
データを外部の記憶装置３３に強制的に書き込むように
要求する強制書き込み要求信号１０９に変換されてＤＭ
Ａ処理装置１１に入力される。

【０２１０】割り込み処理装置６１におけるマスク回路
６３の他方の入力には、ＤＭＡ処理装置１１内部の一時
記憶手段に有効なデータが存在するかどうかを示す有効
データ存在信号１１０が入力されており、マスク回路６
３は、有効データ存在信号１１０がアクティブ、即ちＤ
ＭＡ処理装置１１内部の一時記憶手段に有効なデータが
存在していることを示す状態が入力されているならば、
割り込み処理回路６２の入力信号６０２をインアクティ
ブとし、有効データ存在信号１１０がインアクティブ、
即ちＤＭＡ処理装置１１内部の一時記憶手段に有効なデ
ータが存在していないことを示す状態が入力されている
ならば、割り込み処理回路６２に対する入力信号６０２
として、入出力処理装置３２からの割り込み要求信号６
０１の状態をそのまま出力する。

【０２１１】従って、入出力処理装置３２からの割り込
み要求信号６０１がアクティブになると、有効データ存
在信号１１０がインアクティブ、即ち、ＤＭＡ処理装置
１１内部の一時記憶手段の中に有効なデータが存在しな
い場合は、入出力処理装置３２から出力された割り込み
要求信号６０１の状態が信号６０２により直ちに割り込
み処理回路６２に出力される。反対に有効データ存在信
号１１０がアクティブ、即ち、有効なデータが存在する
場合には、入出力処理装置３２から入力される割り込み
要求信号６０１の状態を割り込み処理回路６２に報告す
る動作が一時的に保留される。そして、ＤＭＡ処理装置
１１において、強制書き込み要求信号１０９がアクティ
ブになることにより、ＤＭＡ転送方向が記憶装置３３へ
の書き込み、即ち入出力処理装置３２からの読みだしの
場合には、ＤＭＡ処理装置１１内部の一時記憶手段に格
納された有効データを記憶装置３３に強制的に書き込む
処理が実行され、これによって一時記憶手段に有効なデ
ータが存在しなくなり有効データ存在信号１１０がイン
アクティブになると、その時点で入出力処理装置３２か
ら入力された割り込み要求信号６０１の状態が信号６０
２により割り込み処理回路６２に出力される。

【０２１２】なお、強制書き込み時の動作および通常の
データ転送時の動作は図３の実施例と同様である。

【０２１３】上述のように、図６を引用して説明した情
報処理装置においては、入出力処理装置３２の割り込み
要求信号６０１を図７の割り込み処理装置６１に入力す
るとともにＤＭＡ処理装置１１の有効データ存在信号１
１０を割り込み処理装置６１に入力し、入出力処理装置
３２からの割り込み要求信号６０１がアクティブになっ
た場合、ＤＭＡ処理装置１１内部の一時記憶手段に有効
データが保持されているときはこれを記憶装置３３に強
制的に書き込み、その間入出力処理装置３２が要求して
いる中央処理装置３１への割り込み要求を割り込み処理
装置６１内部で一時的に保留にし、ＤＭＡ処理装置１１
内部の一時記憶手段に保持された有効データを記憶装置
３３に書き込んだ時点で、保留していた入出力処理装置
３２が要求している中央処理装置３１への割り込み要求
を割り込み処理装置６１における割り込み処理回路６２
へ出力することにより、記憶装置３３と入出力処理装置
３２のデータの一貫性を確保することができる。従って
、従来のように、中央処理装置３１がＤＭＡ処理装置１
１がＤＭＡ処理装置内部の一時記憶手段に保持されてい
る有効データを記憶装置３３に書き込んだ時点で発生す
る割り込み要求に対する処理が不用となり、図８を引用
して説明したフライバイ転送方式のＤＭＡ処理装置８２
を採用した情報処理装置が、システム性能向上を目的と
して、図６の情報処理装置を採用する場合に、従来のフ
ライバイ転送方式のＤＭＡ処理装置を採用した情報処理
装置の処理プログラムがそのまま実行できるという効果
がある。

【０２１４】

【発明の効果】以上説明したように、本発明のＤＭＡ処
理装置によれば、入出力処理装置から受け取って一時記
憶手段に保持したデータであって記憶装置に未だ転送し
ていないデータが存在するか否かを外部に通知すること
ができると共に、強制書き込み要求信号が入力された場
合には入出力処理装置から受け取って一時記憶手段に保
持したデータであって記憶装置に未だ転送していないデ
ータを記憶装置に強制的に転送することができる。

【０２１５】また、本発明の情報処理装置によれば、Ｄ
ＭＡ処理装置と入出力処理装置との間の２サイクル転送
方式のＤＭＡデータ転送時におけるデータの一貫性の確
保を、図８を引用して説明したフライバイ転送方式と同
じ処理を中央処理装置に行わせつつ達成することができ
る。従って、フライバイ転送方式のＤＭＡ処理装置を採
用した情報処理装置が、システム性能向上やバイト幅変
換等を目的として２サイクル転送方式のＤＭＡ処理装置
を採用する場合においても、中央処理装置の処理プログ
ラムの変更が不要になる等の効果がある。

【図面の簡単な説明】

【図１】本発明にかかるＤＭＡ処理装置の一実施例の内
部ブロック図である。

【図２】本発明にかかるＤＭＡ処理装置の別の実施例の
内部ブロック図である。

【図３】本発明にかかる情報処理装置の一実施例のブロ
ック図である。

【図４】本発明にかかる情報処理装置の別の実施例のブ
ロック図である。

【図５】入出力処理装置４１の構成例のブロック図であ
る。

【図６】本発明にかかる情報処理装置の更に別の実施例
のブロック図である。

【図７】割り込み処理装置６１の構成例のブロック図で
ある。

【図８】一般的なＤＭＡ処理装置を使用した情報処理装
置のブロック図である。

【図９】２サイクルデータ転送方式によるＤＭＡ処理装
置を使用した情報処理装置のブロック図である。

【符号の説明】

１…転送アドレス発生器 ２…転送量カウンタ ３…転送量比較器 ４…転送量カウンタ ５…転送制御回路 ６…一時記憶手段 １１，２１…ＤＭＡ処理装置 ２２，４３，６３…マスク回路 ３１…中央処理装置 ３２，４１…入出力処理装置 ３３…記憶装置 ３４，６１…割り込み処理装置 ４２…入出力処理回路 ６２…割り込み処理回路 １０１，４０１…アドレス信号 １０２，４０２…バスホールド要求信号１０３，４０３
…バスホールド許可信号１０４，４０４…記憶装置制御
信号 １０５，４０５…ＤＭＡ転送要求信号 １０６，４０６…ＤＭＡ転送許可信号 １０７，４０７…ターミナルカウント信号１０８，４０
８…入出力装置制御信号 １０９…強制書き込み要求信号 １１０…有効データ存在信号 １１１，１１２，４１１，４１２…データ信号１１３〜
１１９…信号 ４０９，４１０，４１３，５０１，６０１…割り込み要
求信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　中央処理装置からアクセス可能な記憶
   装置と入出力処理装置との間のデータ転送を内部の一時
   記憶手段を使用して２サイクル転送方式で行なうＤＭＡ
   処理装置において、前記入出力処理装置から受け取って
   前記一時記憶手段に保持したデータであって前記記憶装
   置に未だ転送していないデータが存在するか否かを示す
   有効データ存在信号を外部に出力する手段と、強制書き
   込み要求信号に応答して、前記入出力処理装置から受け
   取って前記一時記憶手段に保持したデータであって前記
   記憶装置に未だ転送していないデータを前記記憶装置に
   転送する手段とを含むことを特徴とするＤＭＡ処理装置
   。
2. 【請求項２】　　中央処理装置と、これからアクセス可
   能な記憶装置と、入出力処理装置と、前記記憶装置と前
   記入出力処理装置との間のデータ転送を内部の一時記憶
   手段を使用して２サイクル転送方式で行なうＤＭＡ処理
   装置と、割り込み処理装置とを含む情報処理装置におい
   て、前記ＤＭＡ処理装置は、前記入出力処理装置から受
   け取って前記一時記憶手段に保持したデータであって前
   記記憶装置に未だ転送していないデータが存在するか否
   かを示す有効データ存在信号を出力する手段と、強制書
   き込み要求信号に応答して、前記入出力処理装置から受
   け取って前記一時記憶手段に保持したデータであって前
   記記憶装置に未だ転送していないデータを前記記憶装置
   に転送する手段と、前記有効データ存在信号によって前
   記入出力処理装置からの割り込み要求信号をマスクして
   前記割り込み処理装置に伝達するマスク手段とを含み、
   且つ、前記入出力処理装置のマスク前の割り込み要求信
   号を前記強制書き込み要求信号として前記ＤＭＡ処理装
   置に与える構成を有することを特徴とする情報処理装置
   。
3. 【請求項３】　　中央処理装置と、これからアクセス可
   能な記憶装置と、入出力処理装置と、前記記憶装置と前
   記入出力処理装置との間のデータ転送を内部の一時記憶
   手段を使用して２サイクル転送方式で行なうＤＭＡ処理
   装置と、割り込み処理装置とを含む情報処理装置におい
   て、前記ＤＭＡ処理装置は、前記入出力処理装置から受
   け取って前記一時記憶手段に保持したデータであって前
   記記憶装置に未だ転送していないデータが存在するか否
   かを示す有効データ存在信号を外部に出力する手段と、
   強制書き込み要求信号に応答して、前記入出力処理装置
   から受け取って前記一時記憶手段に保持したデータであ
   って前記記憶装置に未だ転送していないデータを前記記
   憶装置に転送する手段とを含み、且つ、前記入出力処理
   装置は、前記有効データ存在信号によって自入出力処理
   装置からの割り込み要求信号をマスクして前記割り込み
   処理装置に伝達するマスク手段を備え、更に、前記入出
   力処理装置のマスク前の割り込み要求信号を前記強制書
   き込み要求信号として前記ＤＭＡ処理装置に与える構成
   を有することを特徴とする情報処理装置。
4. 【請求項４】　　中央処理装置と、これからアクセス可
   能な記憶装置と、入出力処理装置と、前記記憶装置と前
   記入出力処理装置との間のデータ転送を内部の一時記憶
   手段を使用して２サイクル転送方式で行なうＤＭＡ処理
   装置と、割り込み処理装置とを含む情報処理装置におい
   て、前記ＤＭＡ処理装置は、前記入出力処理装置から受
   け取って前記一時記憶手段に保持したデータであって前
   記記憶装置に未だ転送していないデータが存在するか否
   かを示す有効データ存在信号を外部に出力する手段と、
   強制書き込み要求信号に応答して、前記入出力処理装置
   から受け取って前記一時記憶手段に保持したデータであ
   って前記記憶装置に未だ転送していないデータを前記記
   憶装置に転送する手段とを含み、且つ、前記割り込み処
   理装置は、前記有効データ存在信号によって前記入出力
   処理装置からの割り込み要求信号をマスクするマスク手
   段を備え、更に、前記入出力処理装置のマスク前の割り
   込み要求信号を前記強制書き込み要求信号として前記Ｄ
   ＭＡ処理装置に与える構成を有することを特徴とする情
   報処理装置。