JPH06303056A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH06303056A JPH06303056A JP5315460A JP31546093A JPH06303056A JP H06303056 A JPH06303056 A JP H06303056A JP 5315460 A JP5315460 A JP 5315460A JP 31546093 A JP31546093 A JP 31546093A JP H06303056 A JPH06303056 A JP H06303056A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- input
- transistor
- circuit
- pairs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 差動増幅回路において、小さな回路規模で広
い入力電圧範囲にわたりトランスコンダクタンスの直線
性を確保する。 【構成】 差動増幅回路と２乗回路とを設け、そのどち
らか一方には直接被増幅信号を入力し、他の一方には抵
抗分圧された被増幅信号を入力する。
い入力電圧範囲にわたりトランスコンダクタンスの直線
性を確保する。 【構成】 差動増幅回路と２乗回路とを設け、そのどち
らか一方には直接被増幅信号を入力し、他の一方には抵
抗分圧された被増幅信号を入力する。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に利用す
る。特に、広い入力電圧範囲にわたるトランスコンダク
タンスの直線性改善技術に関する。
る。特に、広い入力電圧範囲にわたるトランスコンダク
タンスの直線性改善技術に関する。
【０００２】
【従来の技術】比較的広い入力電圧範囲にわたりトラン
スコンダクタンスの直線性が改善された差動増幅回路
は、ＯＴＡ(Operational Transconductance Amplifier)
と呼ばれ、１９７５年にＳｃｈｍｏｏｋ（ＩＥＥＥ Ｊ
ｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔｓ，ＶＯＬ．ＳＣ−１０，ＮＯ．６，Ｄｅ
ｃ．）がバイポーラトランジスタのエミッタ面積比を
１：４にした２対の不平衡トランジスタ対の入力および
出力をそれぞれ交叉接続してトランスコンダクタンスを
低減して以来、“Ｍｕｌｔｉｔａｎｈ”技術としてトラ
ンジスタ対の数を増やして入力電圧範囲の拡大がはから
れてきた。
スコンダクタンスの直線性が改善された差動増幅回路
は、ＯＴＡ(Operational Transconductance Amplifier)
と呼ばれ、１９７５年にＳｃｈｍｏｏｋ（ＩＥＥＥ Ｊ
ｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒ
ｃｕｉｔｓ，ＶＯＬ．ＳＣ−１０，ＮＯ．６，Ｄｅ
ｃ．）がバイポーラトランジスタのエミッタ面積比を
１：４にした２対の不平衡トランジスタ対の入力および
出力をそれぞれ交叉接続してトランスコンダクタンスを
低減して以来、“Ｍｕｌｔｉｔａｎｈ”技術としてトラ
ンジスタ対の数を増やして入力電圧範囲の拡大がはから
れてきた。
【０００３】また、ＣＭＯＳプロセスにおいては、１９
８４年に、ＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈａ
ｎがＭＯＳトランジスタのゲートのＷ／Ｌ比を１：２．
１５５にした２対の不平衡トランジスタ対の入力を交叉
接続し、出力を並列接続した２乗回路の出力電流でトラ
ンジスタ対を駆動して、トランジスタ対の持つ比直線項
を補償したＣＭＯＳ−ＯＴＡを提案したが、彼らの論文
では回路解析を間違えたことと、解析モデルではＭＯＳ
トランジスタのゲートのＷ／Ｌ比とその不平衡トランジ
スタ対を駆動する定電流源の値を同一においたため非常
に難解になっており、さらにＭＯＳトランジスタのゲー
トのＷ／Ｌ比を１：２．１５５に正確に設定すること自
体が非常に困難なため、誰にも利用されることはなかっ
た。例えば、基本ＭＯＳトランジスタ２００個と、基本
ＭＯＳトランジスタ４３１個でＭＯＳトランジスタ対を
構成すれば、ＬＳＩ内では精度よくＭＯＳトランジスタ
のゲートのＷ／Ｌ比を１：２．１５５に設定できる。
８４年に、ＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈａ
ｎがＭＯＳトランジスタのゲートのＷ／Ｌ比を１：２．
１５５にした２対の不平衡トランジスタ対の入力を交叉
接続し、出力を並列接続した２乗回路の出力電流でトラ
ンジスタ対を駆動して、トランジスタ対の持つ比直線項
を補償したＣＭＯＳ−ＯＴＡを提案したが、彼らの論文
では回路解析を間違えたことと、解析モデルではＭＯＳ
トランジスタのゲートのＷ／Ｌ比とその不平衡トランジ
スタ対を駆動する定電流源の値を同一においたため非常
に難解になっており、さらにＭＯＳトランジスタのゲー
トのＷ／Ｌ比を１：２．１５５に正確に設定すること自
体が非常に困難なため、誰にも利用されることはなかっ
た。例えば、基本ＭＯＳトランジスタ２００個と、基本
ＭＯＳトランジスタ４３１個でＭＯＳトランジスタ対を
構成すれば、ＬＳＩ内では精度よくＭＯＳトランジスタ
のゲートのＷ／Ｌ比を１：２．１５５に設定できる。
【０００４】しかし、その後に４つのトランジスタが１
つの電流源で駆動されるクァドリテールセルが２乗回路
として利用できることが明らかになり、クァドリテール
セルの出力電流でトランジスタ対を駆動してトランジス
タ対の持つ非直線項を補償したＣＭＯＳ−ＯＴＡが再考
案された（電子情報通信学会英文論文誌（ＩＥＩＣＥＴ
ｒａｎｓ．ＦＵＮＤＡＭＥＮＴＡＬＳ．ＶＯＬ．Ｅ７５
−Ａ，ＮＯ．１２，Ｄｅｃ．１９９２．木村克治））。
つの電流源で駆動されるクァドリテールセルが２乗回路
として利用できることが明らかになり、クァドリテール
セルの出力電流でトランジスタ対を駆動してトランジス
タ対の持つ非直線項を補償したＣＭＯＳ−ＯＴＡが再考
案された（電子情報通信学会英文論文誌（ＩＥＩＣＥＴ
ｒａｎｓ．ＦＵＮＤＡＭＥＮＴＡＬＳ．ＶＯＬ．Ｅ７５
−Ａ，ＮＯ．１２，Ｄｅｃ．１９９２．木村克治））。
【０００５】このＯＴＡは、電流ミラー比を高々１：２
にしかする必要がなくＬＳＩ化しやすい。また、回路解
析も容易であり、ＬＳＩ設計者であれば誰でも理解でき
る。しかし、他の研究者は、例えばＫｒｕｍｍｅｎａｃ
ｈｅｔとＪｏｅｈｌは１９８８年にトランジスタ対のソ
ース間にＭＯＳトランジスタを挿入し入力電圧に応じて
抵抗値が変化することを利用してトランジスタ対のトラ
ンスコンダクタンスの直線性を改善した差動増幅回路を
提案し、これを用いてジャイレータフィルタを実現して
いる。また、１９９０年には、ＷａｎｇとＧｕｇｇｅｎ
ｂｕｈｌがクァドリテールセルを用いたＯＴＡ回路を提
案している（ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ Ｓｏｌｉ
ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ＶＯＬ．２５，Ｎ
Ｏ．１，Ｆｅｂｒｕａｒｙ）。
にしかする必要がなくＬＳＩ化しやすい。また、回路解
析も容易であり、ＬＳＩ設計者であれば誰でも理解でき
る。しかし、他の研究者は、例えばＫｒｕｍｍｅｎａｃ
ｈｅｔとＪｏｅｈｌは１９８８年にトランジスタ対のソ
ース間にＭＯＳトランジスタを挿入し入力電圧に応じて
抵抗値が変化することを利用してトランジスタ対のトラ
ンスコンダクタンスの直線性を改善した差動増幅回路を
提案し、これを用いてジャイレータフィルタを実現して
いる。また、１９９０年には、ＷａｎｇとＧｕｇｇｅｎ
ｂｕｈｌがクァドリテールセルを用いたＯＴＡ回路を提
案している（ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ Ｓｏｌｉ
ｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，ＶＯＬ．２５，Ｎ
Ｏ．１，Ｆｅｂｒｕａｒｙ）。
【０００６】
【発明が解決しようとする課題】アナログ信号処理にお
いては、ＯＴＡは必須のファンクションエレメントであ
る。しかし、これらの従来のＯＴＡは、小さな回路規模
で直線性の良いトランスコンダクタンス特性を有する広
い入力電圧を確保することが困難である。
いては、ＯＴＡは必須のファンクションエレメントであ
る。しかし、これらの従来のＯＴＡは、小さな回路規模
で直線性の良いトランスコンダクタンス特性を有する広
い入力電圧を確保することが困難である。
【０００７】本発明は、このような背景に行われたもの
であり、小さな回路規模で広い入力電圧範囲にわたりト
ランスコンダクタンスの直線性を確保できる差動増幅回
路を提供することを目的とする。
であり、小さな回路規模で広い入力電圧範囲にわたりト
ランスコンダクタンスの直線性を確保できる差動増幅回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、被増幅信号が
到来する入力端子と、この入力端子の信号を入力とする
トランジスタ対とを含む差動増幅回路である。
到来する入力端子と、この入力端子の信号を入力とする
トランジスタ対とを含む差動増幅回路である。
【０００９】ここで、本発明の特徴とするところは、前
記入力端子の信号に比例する信号を入力する２乗回路が
設けられ、この２乗回路の出力電流が前記トランジスタ
対の駆動電流として供給されたところにある。
記入力端子の信号に比例する信号を入力する２乗回路が
設けられ、この２乗回路の出力電流が前記トランジスタ
対の駆動電流として供給されたところにある。
【００１０】前記トランジスタ対または前記２乗回路の
いずれか一方には抵抗分圧された前記被増幅信号が入力
される手段を含むことが望ましい。
いずれか一方には抵抗分圧された前記被増幅信号が入力
される手段を含むことが望ましい。
【００１１】前記２乗回路には、サイズの異なる二つの
トランジスタにより構成される２対の不平衡トランジス
タ対が設けられ、この２対の不平衡トランジスタ対は、
それぞれ互いに交叉接続される入力対と、それぞれ並列
接続される出力対とを含む構成とすることもできる。
トランジスタにより構成される２対の不平衡トランジス
タ対が設けられ、この２対の不平衡トランジスタ対は、
それぞれ互いに交叉接続される入力対と、それぞれ並列
接続される出力対とを含む構成とすることもできる。
【００１２】前記２乗回路には、２対のトランジスタ対
が設けられ、この２対のトランジスタ対は、それぞれ等
しい値の直流オフセット電圧が加算されて互いに交叉接
続される入力対と、それぞれ並列接続される出力対とを
含む構成とすることもできる。
が設けられ、この２対のトランジスタ対は、それぞれ等
しい値の直流オフセット電圧が加算されて互いに交叉接
続される入力対と、それぞれ並列接続される出力対とを
含む構成とすることもできる。
【００１３】前記２乗回路には、２対のトランジスタ対
が設けられ、この２対のトランジスタ対は、共通の電流
源でそれぞれ駆動される出力対と、入力信号が印加され
る１対の入力対と、互いに共通接続されて入力信号の中
点電圧が印加される他の１対の入力対とを含む構成とす
ることもできる。
が設けられ、この２対のトランジスタ対は、共通の電流
源でそれぞれ駆動される出力対と、入力信号が印加され
る１対の入力対と、互いに共通接続されて入力信号の中
点電圧が印加される他の１対の入力対とを含む構成とす
ることもできる。
【００１４】また、前記不平衡トランジスタ対が設けら
れた２乗回路は、それぞれの対毎にエミッタ面積比が異
なるバイポーラトランジスタにより構成され、このバ
イポーラトランジスタのエミッタはこのエミッタ面積比
に反比例するエミッタ抵抗を含む構成としたり、エミ
ッタ面積比が小さい方のこのバイポーラトランジスタは
エミッタ抵抗を含む構成としたり、それぞれの対毎に
片方のバイポーラトランジスタにエミッタ抵抗を含む構
成とし、それぞれ互いに交叉接続される入力対と、それ
ぞれ並列接続される出力対とを含む構成とすることもで
きる。
れた２乗回路は、それぞれの対毎にエミッタ面積比が異
なるバイポーラトランジスタにより構成され、このバ
イポーラトランジスタのエミッタはこのエミッタ面積比
に反比例するエミッタ抵抗を含む構成としたり、エミ
ッタ面積比が小さい方のこのバイポーラトランジスタは
エミッタ抵抗を含む構成としたり、それぞれの対毎に
片方のバイポーラトランジスタにエミッタ抵抗を含む構
成とし、それぞれ互いに交叉接続される入力対と、それ
ぞれ並列接続される出力対とを含む構成とすることもで
きる。
【００１５】あるいは、前記２対のトランジスタ対は、
それぞれの対毎に一方がダーリントン接続されたバイポ
ーラトランジスタと、他の一方がエミッタ抵抗を含むバ
イポーラトランジスタとで構成され、それぞれ互いに交
叉接続される入力対と、それぞれ並列接続される出力対
とを含む構成とすることもできる。
それぞれの対毎に一方がダーリントン接続されたバイポ
ーラトランジスタと、他の一方がエミッタ抵抗を含むバ
イポーラトランジスタとで構成され、それぞれ互いに交
叉接続される入力対と、それぞれ並列接続される出力対
とを含む構成とすることもできる。
【００１６】また、各構成においてそれぞれ、トランジ
スタ対と２乗回路との入力信号レベルを等しくする構成
とすることもできる。
スタ対と２乗回路との入力信号レベルを等しくする構成
とすることもできる。
【００１７】
【作用】バイポーラトランジスタ対とＭＯＳトランジス
タ対のトランスコンダクタンスを直線化するために、バ
イポーラトランジスタ対およびＭＯＳトランジスタ対を
２乗回路の出力電流で駆動してバイポーラトランジスタ
対のトランスコンダクタンスおよびＭＯＳトランジスタ
対のトランスコンダクタンスを補償する。
タ対のトランスコンダクタンスを直線化するために、バ
イポーラトランジスタ対およびＭＯＳトランジスタ対を
２乗回路の出力電流で駆動してバイポーラトランジスタ
対のトランスコンダクタンスおよびＭＯＳトランジスタ
対のトランスコンダクタンスを補償する。
【００１８】トランジスタ対の入力レベルと２乗回路の
入力レベルにおける一方の入力を抵抗で分圧して異なら
せることで、ＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈ
ａｎの提案した回路のように実現性がほとんどないか、
あるいは理論値を実現しやすい値にまるめ込むためにト
ランスコンダクタンスの改善が不十分であるＯＴＡとは
異なる現実的なＯＴＡ回路が実現できる。
入力レベルにおける一方の入力を抵抗で分圧して異なら
せることで、ＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈ
ａｎの提案した回路のように実現性がほとんどないか、
あるいは理論値を実現しやすい値にまるめ込むためにト
ランスコンダクタンスの改善が不十分であるＯＴＡとは
異なる現実的なＯＴＡ回路が実現できる。
【００１９】抵抗は半導体集積回路上では比較的小さな
面積で任意の値が実現でき、しかも抵抗値の印加電圧へ
の依存性が拡散抵抗やイオン注入抵抗と比較して格段に
少ないポリシリ抵抗などが一般的な半導体プロセスで実
現できるから、抵抗による信号電圧の歪は無視できる。
面積で任意の値が実現でき、しかも抵抗値の印加電圧へ
の依存性が拡散抵抗やイオン注入抵抗と比較して格段に
少ないポリシリ抵抗などが一般的な半導体プロセスで実
現できるから、抵抗による信号電圧の歪は無視できる。
【００２０】
【実施例】本発明第一実施例の構成を図１を参照して説
明する。図１は本発明第一実施例の構成図である。
明する。図１は本発明第一実施例の構成図である。
【００２１】本発明は、被増幅信号が到来する入力端子
５と、この入力端子５の信号を入力とするトランジスタ
対１とを含む差動増幅回路である。
５と、この入力端子５の信号を入力とするトランジスタ
対１とを含む差動増幅回路である。
【００２２】ここで、本発明の特徴とするところは、入
力端子５の信号に比例する信号を入力する２乗回路２が
設けられ、この２乗回路２の出力電流がトランジスタ対
１の駆動電流として供給されるところにある。
力端子５の信号に比例する信号を入力する２乗回路２が
設けられ、この２乗回路２の出力電流がトランジスタ対
１の駆動電流として供給されるところにある。
【００２３】トランジスタ対１または２乗回路２のいず
れか一方には分圧回路４により抵抗分圧された前記被増
幅信号が入力される手段を含む構成である。
れか一方には分圧回路４により抵抗分圧された前記被増
幅信号が入力される手段を含む構成である。
【００２４】次に、本発明第一実施例の動作を説明す
る。トランジスタＱ１およびＱ２で構成されるトランジ
スタ対１のトランスコンダクタンスは入力電圧Ｖ1 が大
きくなるにしたがって減少する。本発明第一実施例は、
トランジスタＱ１およびＱ２にバイポーラトランジスタ
を用いて構成される。
る。トランジスタＱ１およびＱ２で構成されるトランジ
スタ対１のトランスコンダクタンスは入力電圧Ｖ1 が大
きくなるにしたがって減少する。本発明第一実施例は、
トランジスタＱ１およびＱ２にバイポーラトランジスタ
を用いて構成される。
【００２５】このトランジスタ対１のトランスコンダク
タンスを求める。定電流ＩEEで駆動されるトランジスタ
対１の差動出力電流は、素子間の整合性は良好としてベ
ース幅変調を無視すると、 ΔＩC ＝ＩC1−ＩC2＝ΔαF ・ＩEE・ｔａｎｈ（Ｖ1 ／２ＶT ） …（１） で示される。ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ
／ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶
対温度、ｑは単位電子電荷、αF はトランジスタの電流
増幅率である。
タンスを求める。定電流ＩEEで駆動されるトランジスタ
対１の差動出力電流は、素子間の整合性は良好としてベ
ース幅変調を無視すると、 ΔＩC ＝ＩC1−ＩC2＝ΔαF ・ＩEE・ｔａｎｈ（Ｖ1 ／２ＶT ） …（１） で示される。ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ
／ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶
対温度、ｑは単位電子電荷、αF はトランジスタの電流
増幅率である。
【００２６】（１）式を見ると、トランジスタ対１のト
ランスコンダクタンス特性が直線になるためには、 ΔＩC ＝ａＶ1 となればよいことがわかる。したがって、バイポーラト
ランジスタ対の駆動電流ＩEEが ｔａｎｈ〔Ｖ1 ／（２ＶT ）〕／Ｖ1 に反比例すればよいことがわかる。ここで、｜ｘ｜＜１
のときに ｔａｎｈｘ＝ｘ−ｘ3 ／３…… と級数展開されるから、｜ｘ｜＜１のときに （ｔａｎｈｘ）／ｘ＝１−ｘ2 ／３…… さらには、 ｘ／（ｔａｎｈｘ）＝１＋ｘ2 ／３…… と級数展開される。したがって、入力電圧が小さい場合
には、トランジスタ対１の駆動電流ＩEEに２乗特性を持
たせれば、おおよそトランジスタ対１のトランスコンダ
クタンスの直線性が改善されると期待できる。
ランスコンダクタンス特性が直線になるためには、 ΔＩC ＝ａＶ1 となればよいことがわかる。したがって、バイポーラト
ランジスタ対の駆動電流ＩEEが ｔａｎｈ〔Ｖ1 ／（２ＶT ）〕／Ｖ1 に反比例すればよいことがわかる。ここで、｜ｘ｜＜１
のときに ｔａｎｈｘ＝ｘ−ｘ3 ／３…… と級数展開されるから、｜ｘ｜＜１のときに （ｔａｎｈｘ）／ｘ＝１−ｘ2 ／３…… さらには、 ｘ／（ｔａｎｈｘ）＝１＋ｘ2 ／３…… と級数展開される。したがって、入力電圧が小さい場合
には、トランジスタ対１の駆動電流ＩEEに２乗特性を持
たせれば、おおよそトランジスタ対１のトランスコンダ
クタンスの直線性が改善されると期待できる。
【００２７】トランジスタ対１のトランスコンダクタン
ス特性は、差動出力電流を入力電圧で微分すれば求ま
り、 〔ｄ（ΔＩC ）／ｄＶ1 〕＝（αF ＩEE）／（２ＶT ） ・ｓｅｃｈ2 〔Ｖ1 ／（２ＶT ）〕 …（２） となる。
ス特性は、差動出力電流を入力電圧で微分すれば求ま
り、 〔ｄ（ΔＩC ）／ｄＶ1 〕＝（αF ＩEE）／（２ＶT ） ・ｓｅｃｈ2 〔Ｖ1 ／（２ＶT ）〕 …（２） となる。
【００２８】次に、図２を参照してトランジスタ対１の
トランスコンダクタンス特性を説明する。図２はトラン
ジスタ対１のトランスコンダクタンス特性を示す図であ
る。トランジスタ対１のトランスコンダクタンス特性
は、釣鐘状の形をした逆放物線に似ており、釣鐘を逆さ
にした放物線すなわち２乗特性を持つ電流で補償できる
ことが直観的に理解できる。
トランスコンダクタンス特性を説明する。図２はトラン
ジスタ対１のトランスコンダクタンス特性を示す図であ
る。トランジスタ対１のトランスコンダクタンス特性
は、釣鐘状の形をした逆放物線に似ており、釣鐘を逆さ
にした放物線すなわち２乗特性を持つ電流で補償できる
ことが直観的に理解できる。
【００２９】このように、トランジスタ対１のトランス
コンダクタンスは、入力電圧が大きくなるにしたがって
放物線を描いて減少する。したがって、トランスコンダ
クタンスを２乗特性で補償すればトランスコンダクタン
ス特性を直線化できる。トランジスタ対１のトランスコ
ンダクタンスは駆動電流に比例する。
コンダクタンスは、入力電圧が大きくなるにしたがって
放物線を描いて減少する。したがって、トランスコンダ
クタンスを２乗特性で補償すればトランスコンダクタン
ス特性を直線化できる。トランジスタ対１のトランスコ
ンダクタンスは駆動電流に比例する。
【００３０】次に、図３を参照して本発明第二実施例を
説明する。図３は本発明第二実施例の構成図である。２
乗回路２の入力電圧を電圧Ｖ2 とすると、２乗回路２の
一方の出力電流Ｉ+ は、 Ｉ+ ＝αF ・Ｉ0 ・｛１−１／２〔ｔａｎｈ（（Ｖ2 ＋ＶK ）／（２ＶT ）− ｔａｎｈ（（Ｖ2 −ＶK ）／（２ＶT ））〕｝ …（５） ＝αF ・Ｉ0 ・｛１−〔（Ｋ−（１／Ｋ））／（２ｃｏｓｈ（Ｖ2 ／ＶT ）＋ Ｋ＋（１／Ｋ））〕｝ …（５） となる。ただし、Ｋはバイポーラ不平衡トランジスタ対
を構成する２つのトランジスタのエミッタ面積比であ
り、不平衡構成とすることで、トランジスタ対１にはオ
フセット電圧ＶK （＝ＶT ｌｎｋ）が生ずる。この解析
は本願出願人がＩＥＥＥ Ｔｒａｎｓ．，ＣＡＳ−Ｉ，
ＶＯＬ．３９，ＮＯ．９，Ｓｅｐｔ．，１９９２により
示した。
説明する。図３は本発明第二実施例の構成図である。２
乗回路２の入力電圧を電圧Ｖ2 とすると、２乗回路２の
一方の出力電流Ｉ+ は、 Ｉ+ ＝αF ・Ｉ0 ・｛１−１／２〔ｔａｎｈ（（Ｖ2 ＋ＶK ）／（２ＶT ）− ｔａｎｈ（（Ｖ2 −ＶK ）／（２ＶT ））〕｝ …（５） ＝αF ・Ｉ0 ・｛１−〔（Ｋ−（１／Ｋ））／（２ｃｏｓｈ（Ｖ2 ／ＶT ）＋ Ｋ＋（１／Ｋ））〕｝ …（５） となる。ただし、Ｋはバイポーラ不平衡トランジスタ対
を構成する２つのトランジスタのエミッタ面積比であ
り、不平衡構成とすることで、トランジスタ対１にはオ
フセット電圧ＶK （＝ＶT ｌｎｋ）が生ずる。この解析
は本願出願人がＩＥＥＥ Ｔｒａｎｓ．，ＣＡＳ−Ｉ，
ＶＯＬ．３９，ＮＯ．９，Ｓｅｐｔ．，１９９２により
示した。
【００３１】２乗回路２の出力電流特性を図４に示す。
図４は２乗回路２の出力電流特性を示す図である。Ｋ＝
１０．５のときに２乗回路の入力電圧範囲が最大となり
｜Ｖ2 ｜≦２ＶT の入力電圧範囲では良好な２乗特性が
得られる。
図４は２乗回路２の出力電流特性を示す図である。Ｋ＝
１０．５のときに２乗回路の入力電圧範囲が最大となり
｜Ｖ2 ｜≦２ＶT の入力電圧範囲では良好な２乗特性が
得られる。
【００３２】トランジスタ対１を２乗回路２の出力電流
Ｉ+ で駆動するとして（１）式でＩEEをＩ+ で置き換え
ると、 ΔＩC ＝αF 2 ・Ｉ0 ・｛１−〔（Ｋ−（１／Ｋ））／（２ｃｏｓｈ（ＶIN／ ｎＶT ）＋Ｋ＋（１／Ｋ））〕｝・ｔａｎｈ（ＶIN／２ＶT ） …（６） となる。ただし、Ｖ1 ＝ＶIN，Ｖ2 ＝ＶIN／Ｃとする。
図５にトランスファカーブを示す。図５は本発明第二実
施例のＯＴＡのトランスファカーブを示す図である。ト
ランスコンダクタンスは、（６）式を入力電圧ＶINで微
分し、 〔ｄ（ΔＩC ）／ｄＶIN〕＝〔（αF 2 Ｉ0 ）／（２ＶT ）〕・｛（１／ｃｏｓ ｈ2 （ＶIN／２ＶT ））−〔１−（１／（２ｃｏｓｈ2 （ＶIN／ＣＶT ）＋Ｋ＋ （１／Ｋ））〕＋（４／Ｃ）・〔（（Ｋ−（１／Ｋ））・ｔａｎｈ（ＶIN／２ＶT ）・ｓｉｎｈ｛ＶIN／（ＣＶT ）｝／〔２ｃｏｓｈ｛ＶIN／（ＣＶT ）｝＋Ｋ ＋（１／Ｋ）〕2 ・ｔａｎｈ（ＶIN／２ＶT ）｝ …（７） が求まる。この（７）式をもとにＯＴＡのトランスコン
ダクタンスを計算すると図６のようになる。図６は本発
明第二実施例のＯＴＡのトランスコンダクタンス特性を
示す図である。ここでは、Ｋの値をそれぞれ２、４、
６、８とし、トランスコンダクタンスがおよそ直線的に
なるＣの値でトランスコンダクタンス特性を示した。
Ｉ+ で駆動するとして（１）式でＩEEをＩ+ で置き換え
ると、 ΔＩC ＝αF 2 ・Ｉ0 ・｛１−〔（Ｋ−（１／Ｋ））／（２ｃｏｓｈ（ＶIN／ ｎＶT ）＋Ｋ＋（１／Ｋ））〕｝・ｔａｎｈ（ＶIN／２ＶT ） …（６） となる。ただし、Ｖ1 ＝ＶIN，Ｖ2 ＝ＶIN／Ｃとする。
図５にトランスファカーブを示す。図５は本発明第二実
施例のＯＴＡのトランスファカーブを示す図である。ト
ランスコンダクタンスは、（６）式を入力電圧ＶINで微
分し、 〔ｄ（ΔＩC ）／ｄＶIN〕＝〔（αF 2 Ｉ0 ）／（２ＶT ）〕・｛（１／ｃｏｓ ｈ2 （ＶIN／２ＶT ））−〔１−（１／（２ｃｏｓｈ2 （ＶIN／ＣＶT ）＋Ｋ＋ （１／Ｋ））〕＋（４／Ｃ）・〔（（Ｋ−（１／Ｋ））・ｔａｎｈ（ＶIN／２ＶT ）・ｓｉｎｈ｛ＶIN／（ＣＶT ）｝／〔２ｃｏｓｈ｛ＶIN／（ＣＶT ）｝＋Ｋ ＋（１／Ｋ）〕2 ・ｔａｎｈ（ＶIN／２ＶT ）｝ …（７） が求まる。この（７）式をもとにＯＴＡのトランスコン
ダクタンスを計算すると図６のようになる。図６は本発
明第二実施例のＯＴＡのトランスコンダクタンス特性を
示す図である。ここでは、Ｋの値をそれぞれ２、４、
６、８とし、トランスコンダクタンスがおよそ直線的に
なるＣの値でトランスコンダクタンス特性を示した。
【００３３】これにより、従来の不平衡トランジスタ対
あるいはトランジスタ対１を複数個並列接続してＯＴＡ
を構成する“ｍｕｌｔｉｔａｎｈ”技術で実現されるＯ
ＴＡと比較すると素子数を増やさないで入力電圧範囲を
大幅に拡大できる。一般に行われているように、縦積み
されている２乗回路２とトランジスタ対１をカレントミ
ラー回路を介して並列接続すれば低電圧化できる。
あるいはトランジスタ対１を複数個並列接続してＯＴＡ
を構成する“ｍｕｌｔｉｔａｎｈ”技術で実現されるＯ
ＴＡと比較すると素子数を増やさないで入力電圧範囲を
大幅に拡大できる。一般に行われているように、縦積み
されている２乗回路２とトランジスタ対１をカレントミ
ラー回路を介して並列接続すれば低電圧化できる。
【００３４】図７にカレントミラー回路を介して並列接
続とした場合の回路図を示す。図７は、カレントミラー
回路を介して並列接続された本発明第二実施例のＯＴＡ
を示す図である。低電圧化の他の手法としては、２乗回
路の出力電流を電流シフトさせて、トランジスタ対１を
駆動するやり方がある。これを図８に示す。図８は、電
流シフト回路を介して２乗回路の出力電流で駆動される
本発明第二実施例のＯＴＡを示す図である。
続とした場合の回路図を示す。図７は、カレントミラー
回路を介して並列接続された本発明第二実施例のＯＴＡ
を示す図である。低電圧化の他の手法としては、２乗回
路の出力電流を電流シフトさせて、トランジスタ対１を
駆動するやり方がある。これを図８に示す。図８は、電
流シフト回路を介して２乗回路の出力電流で駆動される
本発明第二実施例のＯＴＡを示す図である。
【００３５】さらに、低電圧化の有効な手法としては、
トランジスタ対１をＮＰＮトランジスタ対からＰＮＰト
ランジスタ対に変更したｆｏｌｄｅｄ構成とすることも
できる。これを図９に示す。図９は、本発明第二実施例
のｆｏｌｄｅｄＯＴＡを示す図である。
トランジスタ対１をＮＰＮトランジスタ対からＰＮＰト
ランジスタ対に変更したｆｏｌｄｅｄ構成とすることも
できる。これを図９に示す。図９は、本発明第二実施例
のｆｏｌｄｅｄＯＴＡを示す図である。
【００３６】ｆｏｌｄｅｄ構成とする他のやり方は、２
乗回路を構成するＮＰＮトランジスタをＰＮＰトランジ
スタに変更し、トランジスタ対１はＮＰＮトランジスタ
とする構成とすることもできる。これはちょうど図９に
示したＰＮＰトランジスタとＮＰＮトランジスタおよび
電源ＶCCとグランドが逆になっている。図９においてト
ランジスタ対１を駆動する定電流源の値を２Ｉ0 として
いるが、この値をａＩ0 としてａの値を“２”以外に設
定してもよい。
乗回路を構成するＮＰＮトランジスタをＰＮＰトランジ
スタに変更し、トランジスタ対１はＮＰＮトランジスタ
とする構成とすることもできる。これはちょうど図９に
示したＰＮＰトランジスタとＮＰＮトランジスタおよび
電源ＶCCとグランドが逆になっている。図９においてト
ランジスタ対１を駆動する定電流源の値を２Ｉ0 として
いるが、この値をａＩ0 としてａの値を“２”以外に設
定してもよい。
【００３７】ｃ＝１のときには、トランジスタ対１の入
力電圧と２乗回路２の入力電圧の大きさが等しくなる。
また、図５および図６には、Ｋ＝２、Ｃ＝１の場合の特
性も併せて示したが、これはトランジスタ対１の入力あ
るいは２乗回路２の入力のいずれかに挿入される信号を
分圧する抵抗を取り去った場合であり、トランジスタ対
１の入力電圧レベルと２乗回路２の入力電圧レベルとを
等しくした場合である。
力電圧と２乗回路２の入力電圧の大きさが等しくなる。
また、図５および図６には、Ｋ＝２、Ｃ＝１の場合の特
性も併せて示したが、これはトランジスタ対１の入力あ
るいは２乗回路２の入力のいずれかに挿入される信号を
分圧する抵抗を取り去った場合であり、トランジスタ対
１の入力電圧レベルと２乗回路２の入力電圧レベルとを
等しくした場合である。
【００３８】次に、図１０を参照して本発明第三実施例
を説明する。図１０は本発明第三実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路２
の一方の出力電流Ｉ+ は、（５）式で表される。このこ
とは、上述したように、不平衡構成とすることでトラン
ジスタ対１にはオフセット電圧ＶK （＝ＶT ｌｎｋ）が
生じるが、整合トランジスタ対にバイアスオフセットを
加えても、等価な直流トランスファ特性が得られるから
である。したがって、本発明第一実施例と同様にバイポ
ーラＯＴＡが実現できる。また、同様に、バイポーラト
ランジスタ対の入力あるいは２乗回路の入力のいずれか
に挿入される信号を分圧する抵抗を取り去った場合でも
ＯＴＡを実現できる。同様に低電圧化した回路も図７〜
９と同様のやり方で実現できる。
を説明する。図１０は本発明第三実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路２
の一方の出力電流Ｉ+ は、（５）式で表される。このこ
とは、上述したように、不平衡構成とすることでトラン
ジスタ対１にはオフセット電圧ＶK （＝ＶT ｌｎｋ）が
生じるが、整合トランジスタ対にバイアスオフセットを
加えても、等価な直流トランスファ特性が得られるから
である。したがって、本発明第一実施例と同様にバイポ
ーラＯＴＡが実現できる。また、同様に、バイポーラト
ランジスタ対の入力あるいは２乗回路の入力のいずれか
に挿入される信号を分圧する抵抗を取り去った場合でも
ＯＴＡを実現できる。同様に低電圧化した回路も図７〜
９と同様のやり方で実現できる。
【００３９】次に、図１１を参照して本発明第四実施例
を説明する。図１１は本発明第四実施例の構成図であ
る。ここでは、４つのトランジスタＱ３〜Ｑ６が共通の
１つの定電流で駆動される回路をクァドリテールセル３
という。クァドリテールセル３を構成するトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ６のコレクタ電流は、 ＩC3＝ＩS ｅｘｐ〔（ＶBE5 ＋１／２・Ｖ2 ）／ＶT 〕 …（１５） ＩC4＝ＩS ｅｘｐ〔（ＶBE5 −１／２・Ｖ2 ）／ＶT 〕 …（１６） ＩC5＝ＩC6＝ＩS ｅｘｐ（ＶBE5 ／ＶT ） …（１７） で表される。ここで、ＶBE5 はトランジスタＱ５のベー
スエミッタ間電圧、ＩS は飽和電流、±Ｖ2 ／２は差動
入力電圧である。また、テール電流は、 ＩC3＋ＩC4＋ＩC5＋ＩC6＝αF ・Ｉ0 …（１８） で表される。式（１５）〜（１８）を解くと、クァドリ
テールセル３の一方の出力電流Ｉ+ は、 Ｉ+ ＝ＩC3＋ＩC4＝αF ・Ｉ0 ・［１−〔１／２・ｓｅｃｈ2 ｛Ｖ2 ／（４ＶT ）｝〕］ …（１９） で表される。図１２にクァドリテールセル３の出力電流
特性を示す。図１２はクァドリテールセル３の出力電流
特性を示す図である。クァドリテールセル３の出力電流
Ｉ+ は、入力電圧範囲を｜Ｖ2 ｜≦２ＶT に限定すれば
およそ２乗特性に近似できる。すなわち、クァドリテー
ルセルは２乗回路として利用できる。クァドリテールセ
ル３の出力電流Ｉ+ でトランジスタ対１を駆動すると、
トランジスタ対１の差動出力電流は、（１）式でＩEEを
Ｉ+ で置き換えると、 ΔＩC ＝αF 2 ・Ｉ0 ・〔１−（１／２）・ｓｅｃｈ2 ｛ＶIN／（４ＶT ）｝ 〕・ｔａｎｈ｛Ｖ1 ／（２C ・ＶT ）｝ …（２０） と表せる。図１３にトランスファカーブを示す。図１３
は、本発明第四実施例のＯＴＡのトランスファカーブを
示す図である。クァドリテールセル３の出力電流Ｉ+ で
駆動されるバイポーラトランジスタ対のトランスコンダ
クタンス特性は、差動出力電流ΔＩC を入力電圧ＶINで
微分すれば、 〔ｄ（ΔＩC ）／ｄＶIN〕＝〔（αF 2 ・Ｉ0 ）／（４C ・ＶT ）〕・〔２ｓ ｅｃｈ2 ｛ＶIN／（２C ・ＶT ）｝−ｓｅｃｈ2 ｛ＶIN／（２C ・ＶT ）｝・ｓ ｅｃｈ2 ｛ＶIN／（４・ＶT ）｝＋Ｃ・ｔａｎｈ｛ＶIN／（２C ・ＶT ）｝・ｔ ａｎｈ｛ＶIN／（４・ＶT ）｝・ｓｅｃｈ２｛ＶIN／（４・ＶT ）｝〕 …（２１） として求まる。ただし、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINと
おく。式（２１）から求まるトランスコンダクタンス特
性をｎをパラメータにして図１４に示す。図１４は本発
明第四実施例のトランスコンダクタンス特性を示す図で
ある。比較のために、定電流Ｉ0 ／２で駆動されるトラ
ンジスタ対１のトランスコンダクタンス特性と、それぞ
れが定電流３Ｉ0 ／４で駆動され、２つのトランジスタ
のエミッタ面積比が１：（２±√３）の２つの不平衡ト
ランジスタ対の入出力を交叉接続したＳｃｈｍｏｏｋの
提案した回路で、トランスコンダクタンス特性が最大平
坦特性となるエミッタ面積比に値を代えたＯＴＡのトラ
ンスコンダクタンス特性を一緒に示す。ただし、トラン
ジスタの電流増幅率αF は１にほぼ等しいとしている。
を説明する。図１１は本発明第四実施例の構成図であ
る。ここでは、４つのトランジスタＱ３〜Ｑ６が共通の
１つの定電流で駆動される回路をクァドリテールセル３
という。クァドリテールセル３を構成するトランジスタ
Ｑ３，Ｑ４，Ｑ５，Ｑ６のコレクタ電流は、 ＩC3＝ＩS ｅｘｐ〔（ＶBE5 ＋１／２・Ｖ2 ）／ＶT 〕 …（１５） ＩC4＝ＩS ｅｘｐ〔（ＶBE5 −１／２・Ｖ2 ）／ＶT 〕 …（１６） ＩC5＝ＩC6＝ＩS ｅｘｐ（ＶBE5 ／ＶT ） …（１７） で表される。ここで、ＶBE5 はトランジスタＱ５のベー
スエミッタ間電圧、ＩS は飽和電流、±Ｖ2 ／２は差動
入力電圧である。また、テール電流は、 ＩC3＋ＩC4＋ＩC5＋ＩC6＝αF ・Ｉ0 …（１８） で表される。式（１５）〜（１８）を解くと、クァドリ
テールセル３の一方の出力電流Ｉ+ は、 Ｉ+ ＝ＩC3＋ＩC4＝αF ・Ｉ0 ・［１−〔１／２・ｓｅｃｈ2 ｛Ｖ2 ／（４ＶT ）｝〕］ …（１９） で表される。図１２にクァドリテールセル３の出力電流
特性を示す。図１２はクァドリテールセル３の出力電流
特性を示す図である。クァドリテールセル３の出力電流
Ｉ+ は、入力電圧範囲を｜Ｖ2 ｜≦２ＶT に限定すれば
およそ２乗特性に近似できる。すなわち、クァドリテー
ルセルは２乗回路として利用できる。クァドリテールセ
ル３の出力電流Ｉ+ でトランジスタ対１を駆動すると、
トランジスタ対１の差動出力電流は、（１）式でＩEEを
Ｉ+ で置き換えると、 ΔＩC ＝αF 2 ・Ｉ0 ・〔１−（１／２）・ｓｅｃｈ2 ｛ＶIN／（４ＶT ）｝ 〕・ｔａｎｈ｛Ｖ1 ／（２C ・ＶT ）｝ …（２０） と表せる。図１３にトランスファカーブを示す。図１３
は、本発明第四実施例のＯＴＡのトランスファカーブを
示す図である。クァドリテールセル３の出力電流Ｉ+ で
駆動されるバイポーラトランジスタ対のトランスコンダ
クタンス特性は、差動出力電流ΔＩC を入力電圧ＶINで
微分すれば、 〔ｄ（ΔＩC ）／ｄＶIN〕＝〔（αF 2 ・Ｉ0 ）／（４C ・ＶT ）〕・〔２ｓ ｅｃｈ2 ｛ＶIN／（２C ・ＶT ）｝−ｓｅｃｈ2 ｛ＶIN／（２C ・ＶT ）｝・ｓ ｅｃｈ2 ｛ＶIN／（４・ＶT ）｝＋Ｃ・ｔａｎｈ｛ＶIN／（２C ・ＶT ）｝・ｔ ａｎｈ｛ＶIN／（４・ＶT ）｝・ｓｅｃｈ２｛ＶIN／（４・ＶT ）｝〕 …（２１） として求まる。ただし、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINと
おく。式（２１）から求まるトランスコンダクタンス特
性をｎをパラメータにして図１４に示す。図１４は本発
明第四実施例のトランスコンダクタンス特性を示す図で
ある。比較のために、定電流Ｉ0 ／２で駆動されるトラ
ンジスタ対１のトランスコンダクタンス特性と、それぞ
れが定電流３Ｉ0 ／４で駆動され、２つのトランジスタ
のエミッタ面積比が１：（２±√３）の２つの不平衡ト
ランジスタ対の入出力を交叉接続したＳｃｈｍｏｏｋの
提案した回路で、トランスコンダクタンス特性が最大平
坦特性となるエミッタ面積比に値を代えたＯＴＡのトラ
ンスコンダクタンス特性を一緒に示す。ただし、トラン
ジスタの電流増幅率αF は１にほぼ等しいとしている。
【００４０】図１４からわかるように、Ｃ＝１．２１程
度に設定すればおおよそ“ｍｕｌｔｉｔａｎｈ”手法で
は４対のトランジスタ対１（Ｎ＝４）から構成されるＯ
ＴＡのトランスコンダクタンス特性に相当する。Ｃ＝１
のときには、トランジスタ対１の入力電圧とクァドリテ
ールセル３の入力電圧の大きさが等しくなる。
度に設定すればおおよそ“ｍｕｌｔｉｔａｎｈ”手法で
は４対のトランジスタ対１（Ｎ＝４）から構成されるＯ
ＴＡのトランスコンダクタンス特性に相当する。Ｃ＝１
のときには、トランジスタ対１の入力電圧とクァドリテ
ールセル３の入力電圧の大きさが等しくなる。
【００４１】エミッタ抵抗の代わりにダイオードを挿入
すれば、入力電圧範囲はいずれも２倍に拡大される。こ
のダイオードをｍ個直列接続されたダイオードに代える
と入力電圧範囲は（ｍ＋１）倍に拡大されるが、電源電
圧は約０．７Ｖ×ｍだけ高くなる。特に、クァドリテー
ルセル３を２乗回路に用いる場合に、トランジスタ対１
を構成するトランジスタＱ１およびＱ２のエミッタにダ
イオードを挿入すると、クァドリテールセル３への入力
電圧はトランジスタ対１の入力電圧よりも小さくでき
る。すなわち、クァドリテールセル３への入力電圧は抵
抗で分圧して印加できる。
すれば、入力電圧範囲はいずれも２倍に拡大される。こ
のダイオードをｍ個直列接続されたダイオードに代える
と入力電圧範囲は（ｍ＋１）倍に拡大されるが、電源電
圧は約０．７Ｖ×ｍだけ高くなる。特に、クァドリテー
ルセル３を２乗回路に用いる場合に、トランジスタ対１
を構成するトランジスタＱ１およびＱ２のエミッタにダ
イオードを挿入すると、クァドリテールセル３への入力
電圧はトランジスタ対１の入力電圧よりも小さくでき
る。すなわち、クァドリテールセル３への入力電圧は抵
抗で分圧して印加できる。
【００４２】また、トランジスタ対１の入力電圧範囲
は、エミッタ抵抗を挿入することで拡大できる。したが
って、トランジスタ対１のエミッタデジェネレーション
値と２乗回路を構成する不平衡トランジスタ対のエミッ
タデジェネレーション値とを合わせ込むと、入力の抵抗
分圧は不要となりバイポーラトランジスタ対と２乗回路
の入力レベルを等しくできる。
は、エミッタ抵抗を挿入することで拡大できる。したが
って、トランジスタ対１のエミッタデジェネレーション
値と２乗回路を構成する不平衡トランジスタ対のエミッ
タデジェネレーション値とを合わせ込むと、入力の抵抗
分圧は不要となりバイポーラトランジスタ対と２乗回路
の入力レベルを等しくできる。
【００４３】一般に行われているように縦積みされてい
る２乗回路と、トランジスタ対１をカレントミラー回路
を介して並列接続すれば低電圧化できる。図１５にカレ
ントミラー回路を介して並列接続としたときの回路を示
す。図１５は、カレントミラー回路を介して並列接続さ
れた本発明第四実施例のＯＴＡを示す図である。
る２乗回路と、トランジスタ対１をカレントミラー回路
を介して並列接続すれば低電圧化できる。図１５にカレ
ントミラー回路を介して並列接続としたときの回路を示
す。図１５は、カレントミラー回路を介して並列接続さ
れた本発明第四実施例のＯＴＡを示す図である。
【００４４】同様に、２乗回路の出力電流を電流シフト
させて、トランジスタ対１を駆動するやり方を図１６に
示す。図１６は、電流シフト回路を介して２乗回路の出
力電流で駆動される本発明第四実施例のＯＴＡを示す図
である。さらにｆｏｌｄｅｄ構成とした一例を図１７に
示す。図１７は、本発明第四実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
させて、トランジスタ対１を駆動するやり方を図１６に
示す。図１６は、電流シフト回路を介して２乗回路の出
力電流で駆動される本発明第四実施例のＯＴＡを示す図
である。さらにｆｏｌｄｅｄ構成とした一例を図１７に
示す。図１７は、本発明第四実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
【００４５】次に、図１８を参照して本発明第五実施例
を説明する。図１８は本発明第五実施例の構成図であ
る。本発明第五実施例以降はトランジスタＭ１〜Ｍｎに
ＣＭＯＳを用いる。図１８に示す定電流ＩSSで駆動され
るトランジスタ対１の差動出力電流は、素子間の整合性
は良いとして基盤効果を無視し、飽和領域で動作するＭ
ＯＳトランジスタＭ１およびＭ２のドレイン電流とゲー
トソース間電圧の関係は２乗則にしたがうものとすれ
ば、 ΔＩD ＝β1 ・ＶIN・√〔（２ＩSS／β1 ）−ＶIN 2 〕 ただし｜ＶIN｜≦√（Ｉ0 ／β1 ） …（３ａ） ΔＩD ＝ＩSS・ｓｇｎ（ＶIN） ただし｜ＶIN｜≧√（Ｉ0 ／β1 ） …（３ｂ） で示される。ここで、β1 ＝μ（Ｃｏｘ／２）（Ｗ／
Ｌ）1 はトランスコンダクタンスパラメータであり、μ
はキャリアの実効モビリティ、Ｃｏｘは単位面積当たり
のゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲー
ト長である。トランジスタ対１のトランスコンダクタン
ス特性は、差動出力電流を入力電圧で微分すれば、 〔ｄ（ΔＩD ）／ｄＶIN〕＝β1 √〔（２ＩSS／β1 ）−ＶIN 2 〕−｛（β1 ・ＶIN 2 ）／√〔（２ＩSS／β1 ）−ＶIN 2 〕｝ ただし｜ＶIN｜≦√（Ｉ0 ／β1 ） …（４ａ） 〔ｄ（ΔＩD ）／ｄＶIN〕＝０ ただし｜ＶIN｜≧√（Ｉ0 ／β1 ） …（４ｂ） のように求まる。
を説明する。図１８は本発明第五実施例の構成図であ
る。本発明第五実施例以降はトランジスタＭ１〜Ｍｎに
ＣＭＯＳを用いる。図１８に示す定電流ＩSSで駆動され
るトランジスタ対１の差動出力電流は、素子間の整合性
は良いとして基盤効果を無視し、飽和領域で動作するＭ
ＯＳトランジスタＭ１およびＭ２のドレイン電流とゲー
トソース間電圧の関係は２乗則にしたがうものとすれ
ば、 ΔＩD ＝β1 ・ＶIN・√〔（２ＩSS／β1 ）−ＶIN 2 〕 ただし｜ＶIN｜≦√（Ｉ0 ／β1 ） …（３ａ） ΔＩD ＝ＩSS・ｓｇｎ（ＶIN） ただし｜ＶIN｜≧√（Ｉ0 ／β1 ） …（３ｂ） で示される。ここで、β1 ＝μ（Ｃｏｘ／２）（Ｗ／
Ｌ）1 はトランスコンダクタンスパラメータであり、μ
はキャリアの実効モビリティ、Ｃｏｘは単位面積当たり
のゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲー
ト長である。トランジスタ対１のトランスコンダクタン
ス特性は、差動出力電流を入力電圧で微分すれば、 〔ｄ（ΔＩD ）／ｄＶIN〕＝β1 √〔（２ＩSS／β1 ）−ＶIN 2 〕−｛（β1 ・ＶIN 2 ）／√〔（２ＩSS／β1 ）−ＶIN 2 〕｝ ただし｜ＶIN｜≦√（Ｉ0 ／β1 ） …（４ａ） 〔ｄ（ΔＩD ）／ｄＶIN〕＝０ ただし｜ＶIN｜≧√（Ｉ0 ／β1 ） …（４ｂ） のように求まる。
【００４６】図１９にトランスコンダクタンス特性を示
す。図１９は本発明第五実施例のＭＯＳトランジスタ対
のトランスコンダクタンス特性を示す図である。トラン
ジスタ対１のトランスコンダクタンス特性は、ほぼ逆放
物線になっており、放物線すなわち２乗特性を持つ電流
で補償できることが直観的に理解できる。
す。図１９は本発明第五実施例のＭＯＳトランジスタ対
のトランスコンダクタンス特性を示す図である。トラン
ジスタ対１のトランスコンダクタンス特性は、ほぼ逆放
物線になっており、放物線すなわち２乗特性を持つ電流
で補償できることが直観的に理解できる。
【００４７】トランジスタ対１のトランスコンダクタン
スは駆動電流の平方根に比例するが、式（３ａ）からわ
かるように、駆動電流ＩSSに入力電圧の２乗に比例する
電流を加算すれば√内に含まれる入力電圧の２乗項（Ｖ
IN 2 ）は消去できる。
スは駆動電流の平方根に比例するが、式（３ａ）からわ
かるように、駆動電流ＩSSに入力電圧の２乗に比例する
電流を加算すれば√内に含まれる入力電圧の２乗項（Ｖ
IN 2 ）は消去できる。
【００４８】次に、図２０を参照して本発明第六実施例
を説明する。図２０は本発明第六実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路の
一方の出力電流Ｉ+ は、入力電圧範囲を限定すれば理想
的な２乗特性となり、 Ｉ+ ＝〔２Ｉ0 ／（Ｋ＋１）〕＋｛〔２Ｋ・（Ｋ−１）・β2 〕／（Ｋ＋１）2 ・Ｖ2 2 ｝ ただし、｜Ｖ2 ｜≦√〔Ｉ0 ／（Ｋ・β2 ）〕 …（８） となる。この解析は本願出願人がＩＥＥＥ Ｔｒａｎ
ｓ．，ＣＡＳ−Ｉ，ＶＯＬ．３９，ＮＯ．９，Ｓｅｐ
ｔ．，１９９２．により示した。入力電圧がさらに大き
くなると、次第に２乗特性からずれてくる。入力電圧範
囲が ｜Ｖ2 ｜≧√（Ｉ0 ／β2 ） を越えると回路は飽和し動作しなくなる。この２乗回路
２の出力電流特性を図２１に示す。図２１は本発明第六
実施例の２乗回路２の出力電流特性を示す図である。ト
ランジスタ対１を２乗回路２の出力電流Ｉ+ で駆動し、
式（３ａ）でＩSSをＩ+ で置き換えると、 ΔＩD ＝β1 ・（ＶIN／Ｃ）・√《［〔４／（Ｋ＋１）〕・（Ｉ0 ／β1 ）＋ ｛〔４Ｋ・（Ｋ−１）・β2 〕／〔（Ｋ＋１）2 ・β1 〕｝−１／Ｃ2 ］・ＶIN 2 》 ただし｜ＶIN｜≦√〔Ｉ0 ／（Ｋ・β2 ）〕 …（９） となる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（９）に示されるトランジスタ対１のトランスコ
ンダクタンスが直線となるためには、明らかに、 〔（Ｋ＋１）2 ・β1 〕／〔４Ｋ・（Ｋ−１）・β2 〕＝Ｃ2 …（１０） となることが必要である。式（１０）でＣ＝１，β1 ＝
β2 とおくと、トランジスタ対１の入力電圧と２乗回路
２の入力電圧が等しくなり、ＮｅｄｕｎｇａｄｉとＶｉ
ｓｗａｎａｔｈａｎの提案した回路となる。ちなみに、
この時のＫの値はＫ＞１とするとＫ＝１＋２／√３（＝
２．１５４７）となり、ＮｅｄｕｎｇａｄｉとＶｉｓｗ
ａｎａｔｈａｎの論文にある値２．１５５と等しくなる
と考えられる。この論文では、ＳＰＩＣＥシミュレーシ
ョン（ＭＯＤＥＬ．２）を行っているが、パラメータＫ
の値を２、２．１、２．１５５、２．２、２．３として
おり、Ｋ＝２．１５５の場合には、トランスコンダクタ
ンスの非直線性は０．１％以下となることが示されてい
る。もともと、ＳＰＩＣＥ（ＭＯＤＥＬ．２）のモデル
は、式（９）の解析に用いた２乗則ではなく、ショック
レーの方程式をモデファイしたものであるが、Ｋの理論
値を約０．０１４％丸め込んでいるだけであり、２乗則
を用いた回路解析の有効性は十分に高いと考えられる。
図２２にトランスファカーブを示す。図２２は、本発明
第六実施例のＯＴＡのトランスファカーブを示す図であ
る。
を説明する。図２０は本発明第六実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路の
一方の出力電流Ｉ+ は、入力電圧範囲を限定すれば理想
的な２乗特性となり、 Ｉ+ ＝〔２Ｉ0 ／（Ｋ＋１）〕＋｛〔２Ｋ・（Ｋ−１）・β2 〕／（Ｋ＋１）2 ・Ｖ2 2 ｝ ただし、｜Ｖ2 ｜≦√〔Ｉ0 ／（Ｋ・β2 ）〕 …（８） となる。この解析は本願出願人がＩＥＥＥ Ｔｒａｎ
ｓ．，ＣＡＳ−Ｉ，ＶＯＬ．３９，ＮＯ．９，Ｓｅｐ
ｔ．，１９９２．により示した。入力電圧がさらに大き
くなると、次第に２乗特性からずれてくる。入力電圧範
囲が ｜Ｖ2 ｜≧√（Ｉ0 ／β2 ） を越えると回路は飽和し動作しなくなる。この２乗回路
２の出力電流特性を図２１に示す。図２１は本発明第六
実施例の２乗回路２の出力電流特性を示す図である。ト
ランジスタ対１を２乗回路２の出力電流Ｉ+ で駆動し、
式（３ａ）でＩSSをＩ+ で置き換えると、 ΔＩD ＝β1 ・（ＶIN／Ｃ）・√《［〔４／（Ｋ＋１）〕・（Ｉ0 ／β1 ）＋ ｛〔４Ｋ・（Ｋ−１）・β2 〕／〔（Ｋ＋１）2 ・β1 〕｝−１／Ｃ2 ］・ＶIN 2 》 ただし｜ＶIN｜≦√〔Ｉ0 ／（Ｋ・β2 ）〕 …（９） となる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（９）に示されるトランジスタ対１のトランスコ
ンダクタンスが直線となるためには、明らかに、 〔（Ｋ＋１）2 ・β1 〕／〔４Ｋ・（Ｋ−１）・β2 〕＝Ｃ2 …（１０） となることが必要である。式（１０）でＣ＝１，β1 ＝
β2 とおくと、トランジスタ対１の入力電圧と２乗回路
２の入力電圧が等しくなり、ＮｅｄｕｎｇａｄｉとＶｉ
ｓｗａｎａｔｈａｎの提案した回路となる。ちなみに、
この時のＫの値はＫ＞１とするとＫ＝１＋２／√３（＝
２．１５４７）となり、ＮｅｄｕｎｇａｄｉとＶｉｓｗ
ａｎａｔｈａｎの論文にある値２．１５５と等しくなる
と考えられる。この論文では、ＳＰＩＣＥシミュレーシ
ョン（ＭＯＤＥＬ．２）を行っているが、パラメータＫ
の値を２、２．１、２．１５５、２．２、２．３として
おり、Ｋ＝２．１５５の場合には、トランスコンダクタ
ンスの非直線性は０．１％以下となることが示されてい
る。もともと、ＳＰＩＣＥ（ＭＯＤＥＬ．２）のモデル
は、式（９）の解析に用いた２乗則ではなく、ショック
レーの方程式をモデファイしたものであるが、Ｋの理論
値を約０．０１４％丸め込んでいるだけであり、２乗則
を用いた回路解析の有効性は十分に高いと考えられる。
図２２にトランスファカーブを示す。図２２は、本発明
第六実施例のＯＴＡのトランスファカーブを示す図であ
る。
【００４９】この２乗回路２では、理論的な２乗特性が
得られる入力電圧範囲は√〔（Ｋβ2 ）／β1 〕に反比
例するから、Ｋの値を小さくすると、理想的な２乗特性
が得られる入力電圧範囲が広くなる。例えば、Ｋ＝２，
β1 ＝β2 とするとｎ＝０．９４２８、またＫ＝１．５
（２：３），β1 ＝β2 とするとｎ＝０．６９２８２と
求まり、トランスコンダクタンスの非直線性が０．１％
以下となるＯＴＡの入力電圧範囲は、Ｎｅｄｕｎｇａｄ
ｉとＶｉｓｗａｎａｔｈａｎの提案した回路に比べて、
それぞれ３．８％、１９．９％拡大できると考えられ
る。図２３に理論値を用いて、Ｋ＝２，ｎ＝０．９４２
８，Ｋ＝１．５（２：３），ｎ＝０．６９２８２とした
場合のトランスコンダクタンス特性の計算値を示す。図
２３は本発明第六実施例のＯＴＡのトランスコンダクタ
ンス特性を示す図である。理論的には、入力電圧範囲を
限定すれば、トランスコンダクタンスは直線となる。参
考までに、Ｋ＝２．１５４７，ｎ＝１，β1 ＝β2 とし
た場合のＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈａｎ
の提案した回路のトランスコンダクタンス特性も併せて
破線で示す。
得られる入力電圧範囲は√〔（Ｋβ2 ）／β1 〕に反比
例するから、Ｋの値を小さくすると、理想的な２乗特性
が得られる入力電圧範囲が広くなる。例えば、Ｋ＝２，
β1 ＝β2 とするとｎ＝０．９４２８、またＫ＝１．５
（２：３），β1 ＝β2 とするとｎ＝０．６９２８２と
求まり、トランスコンダクタンスの非直線性が０．１％
以下となるＯＴＡの入力電圧範囲は、Ｎｅｄｕｎｇａｄ
ｉとＶｉｓｗａｎａｔｈａｎの提案した回路に比べて、
それぞれ３．８％、１９．９％拡大できると考えられ
る。図２３に理論値を用いて、Ｋ＝２，ｎ＝０．９４２
８，Ｋ＝１．５（２：３），ｎ＝０．６９２８２とした
場合のトランスコンダクタンス特性の計算値を示す。図
２３は本発明第六実施例のＯＴＡのトランスコンダクタ
ンス特性を示す図である。理論的には、入力電圧範囲を
限定すれば、トランスコンダクタンスは直線となる。参
考までに、Ｋ＝２．１５４７，ｎ＝１，β1 ＝β2 とし
た場合のＮｅｄｕｎｇａｄｉとＶｉｓｗａｎａｔｈａｎ
の提案した回路のトランスコンダクタンス特性も併せて
破線で示す。
【００５０】これまでの説明からわかるように、ＭＯＳ
−ＯＴＡのトランスコンダクタンスの直線性は、一般的
には、バイポーラＯＴＡのトランスコンダクタンスの直
線性に対して１桁程度良くなる。
−ＯＴＡのトランスコンダクタンスの直線性は、一般的
には、バイポーラＯＴＡのトランスコンダクタンスの直
線性に対して１桁程度良くなる。
【００５１】一般に行われているように、縦積みされて
いる２乗回路２とトランジスタ対１をカレントミラー回
路を介して並列接続すれば低電圧化できる。図２４にカ
レントミラー回路を介して並列接続としたときの回路を
示す。図２４は、カレントミラー回路を介して並列接続
された本発明第六実施例のＯＴＡを示す図である。
いる２乗回路２とトランジスタ対１をカレントミラー回
路を介して並列接続すれば低電圧化できる。図２４にカ
レントミラー回路を介して並列接続としたときの回路を
示す。図２４は、カレントミラー回路を介して並列接続
された本発明第六実施例のＯＴＡを示す図である。
【００５２】同様に、２乗回路の出力電流を電流シフト
させてトランジスタ対１を駆動するやり方を図２５に示
す。図２５は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第六実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一例を図２６に
示す。図２６は、本発明第六実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
させてトランジスタ対１を駆動するやり方を図２５に示
す。図２５は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第六実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一例を図２６に
示す。図２６は、本発明第六実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
【００５３】また、ｎ＝１であっても、 （Ｋ＋１）2 ・β1 ＝４Ｋ・（Ｋ−１）・β2 となるように、トランスコンダクタンスパラメータを設
定しても良い。具体的にはトランジスタ対１を構成する
ＭＯＳトランジスタＭ１およびＭ２の（Ｗ／Ｌ）1 と２
乗回路２を構成するＭＯＳトランジスタＭ３〜Ｍ６の
（Ｗ／Ｌ）2 の関係を （Ｋ＋１）2 ・（Ｗ／Ｌ）1 ＝４Ｋ・（Ｋ−１）・（Ｗ／Ｌ）2 に設定すれば良い。これは実現は容易である。たとえ
ば、Ｋ＝２，β1 ：β2 ＝８．９あるいは、Ｋ＝３，β
1 ：β2 ＝３：２など、条件を満たす値が容易に求ま
る。しかし、トランスコンダクタンスの非直線性が０．
１％以下となるＯＴＡの入力電圧範囲は、Ｎｅｄｕｎｇ
ａｄｉとＶｉｓｗａｎａｔｈａｎの提案した回路に比べ
て、それぞれ−２．１％、−２１．１％縮小されると考
えられる。その反面、トランジスタ対１の入力対あるい
は２乗回路２の入力対のいずれかに挿入される分圧抵抗
が不要となり、全ての回路がＭＯＳトランジスタのみで
構成できる利点がある。すなわち、全てのＭＯＳトラン
ジスタは基本トランジスタ１種類のみで構成できるか
ら、ＣＭＯＳトランジスタアレー、例えばＣＭＯＳゲー
トアレーでも実現できる利点がある。
定しても良い。具体的にはトランジスタ対１を構成する
ＭＯＳトランジスタＭ１およびＭ２の（Ｗ／Ｌ）1 と２
乗回路２を構成するＭＯＳトランジスタＭ３〜Ｍ６の
（Ｗ／Ｌ）2 の関係を （Ｋ＋１）2 ・（Ｗ／Ｌ）1 ＝４Ｋ・（Ｋ−１）・（Ｗ／Ｌ）2 に設定すれば良い。これは実現は容易である。たとえ
ば、Ｋ＝２，β1 ：β2 ＝８．９あるいは、Ｋ＝３，β
1 ：β2 ＝３：２など、条件を満たす値が容易に求ま
る。しかし、トランスコンダクタンスの非直線性が０．
１％以下となるＯＴＡの入力電圧範囲は、Ｎｅｄｕｎｇ
ａｄｉとＶｉｓｗａｎａｔｈａｎの提案した回路に比べ
て、それぞれ−２．１％、−２１．１％縮小されると考
えられる。その反面、トランジスタ対１の入力対あるい
は２乗回路２の入力対のいずれかに挿入される分圧抵抗
が不要となり、全ての回路がＭＯＳトランジスタのみで
構成できる利点がある。すなわち、全てのＭＯＳトラン
ジスタは基本トランジスタ１種類のみで構成できるか
ら、ＣＭＯＳトランジスタアレー、例えばＣＭＯＳゲー
トアレーでも実現できる利点がある。
【００５４】次に、図２７を参照して本発明第七実施例
を説明する。図２７は本発明第七実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路の
一方の出力電流Ｉ+ は、入力電圧範囲を限定すれば、 Ｉ+ ＝Ｉ0 ＋｛（β2 ／２）・（Ｖ2 −ＶK ）・√〔（２Ｉ0 ／β2 ）−（Ｖ2 −ＶK ）2 〕−（β2 ／２）・（Ｖ2 ＋ＶK ）・√〔（２Ｉ0 ／β2 ）−（Ｖ2 ＋ＶK ）2 〕｝ ただし ｜Ｖ2 ±ＶK ｜≦√（Ｉ0 ／β2 ） …（１１） と表せる。式（１１）に示される理論式に基づいて２乗
回路の出力電流特性を図２８に示す。図２８は本発明第
七実施例の２乗回路２の出力電流特性を示す図である。
式（１１）は、入力電圧範囲を限定すれば、 Ｉ+ ≒Ｉ0 −√（２β2 ・Ｉ0 ）・｛ＶK −（１−１／√２）・Ｉ0 ／β2 ・ ＶK 3 −３（１−１／√２）・Ｉ0 ／β2 ・ＶK ・Ｖ2 2 ｝ ただし｜Ｖ2 ｜≦ＶK ＋√（Ｉ0 ／β2 ） …（１２） で近似できる。したがって、図２７に示す回路は、入力
電圧範囲を（１２）式に示される範囲に限定すれば、２
乗回路となる。なお、式（１２）の近似誤差は３％以下
であり良い近似式である。ちなみに、２乗則とショック
レーの式との差異も同程度である。参考のために、この
近似式を式（３ａ）にあてはめて評価した結果をＡｎａ
ｌｏｇｕｅ ＩＣ ｄｅｓｉｇｎ：ｔｈｅ ｃｕｒｒｅ
ｎｔ−ｍｏｄｅ ａｐｐｒｏａｃｈ：Ｌｏｎｄｏｎ；Ｐ
ｅｔｅｒ ＰｅｒｅｇｒｉｎｕｓＬｔｄ．，１９９０の
１８６ページに重ねて図２９に示す。図２９は、本発明
第七実施例における近似式と非直線性との関係を示す図
である。もともと、本発明第七実施例のようにトランジ
スタ対１を２乗回路２で補償する手法では、２乗回路２
の２乗特性からのズレは√内に入っているために√圧縮
され、誤差は半減される。トランジスタ対１を２乗回路
２の出力電流Ｉ+ で駆動し、式（３ａ）でＩSSをＩ+ で
置き換えると、 ΔＩD ≒β1 ・（ＶIN／Ｃ）・√｛（２Ｉ0 ／β1 ）−２・√〔（２β2 ・Ｉ0 ）／β1 〕・〔ＶK −（１−１／√２）・（β2 ／Ｉ0 ）・ＶK 3 −３（１− （１／√２））・（β2 ／Ｉ0 ）・ＶK ・ＶIN 2 〕−（１／Ｃ2 ）・ＶIN 2 ｝ ただし｜ＶIN｜≦√（Ｉ0 ／β2 ）−ＶK …（１３） となる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（１３）に示されるトランジスタ対１のトランス
コンダクタンスが直線的となるためには、明らかに、 〔１−（１／√２）〕・ＶK ／ｎ2 ＝１／６・√〔（Ｉ0 ・β1 ）／（２β2 ）〕 …（１４） となることが必要である。したがって、式（１４）を満
たすように、トランスコンダクタンスパラメータを設定
し、具体的にはトランジスタ対１を構成するＭＯＳトラ
ンジスタＭ１およびＭ２の（Ｗ／Ｌ）1 と２乗回路２を
構成するＭＯＳトランジスタＭ３〜Ｍ６の（Ｗ／Ｌ）2
の比を設定し、バイアスオフセット電圧ＶK と抵抗分圧
比ｎを決めるとトランジスタ対１のトランスコンダクタ
ンスを直線化できる。また、同時に式（１４）でＣ＝１
とおいても式（１４）を満たすバイアスオフセット電圧
ＶK が存在することがわかる。これは、トランジスタ対
１の入力あるいは２乗回路２の入力のいずれかに挿入さ
れる信号を分圧する抵抗を取り去った場合である。図３
０にトランスファカーブを示す。図３０は、本発明第七
実施例のＯＴＡのトランスファカーブを示す図である。
また、ＯＴＡのトランスコンダクタンス特性を図３１に
示す。図３１は、本発明第七実施例のＯＴＡのトランス
コンダクタンス特性を示す図である。
を説明する。図２７は本発明第七実施例の構成図であ
る。２乗回路２の入力電圧をＶ2 とすると、２乗回路の
一方の出力電流Ｉ+ は、入力電圧範囲を限定すれば、 Ｉ+ ＝Ｉ0 ＋｛（β2 ／２）・（Ｖ2 −ＶK ）・√〔（２Ｉ0 ／β2 ）−（Ｖ2 −ＶK ）2 〕−（β2 ／２）・（Ｖ2 ＋ＶK ）・√〔（２Ｉ0 ／β2 ）−（Ｖ2 ＋ＶK ）2 〕｝ ただし ｜Ｖ2 ±ＶK ｜≦√（Ｉ0 ／β2 ） …（１１） と表せる。式（１１）に示される理論式に基づいて２乗
回路の出力電流特性を図２８に示す。図２８は本発明第
七実施例の２乗回路２の出力電流特性を示す図である。
式（１１）は、入力電圧範囲を限定すれば、 Ｉ+ ≒Ｉ0 −√（２β2 ・Ｉ0 ）・｛ＶK −（１−１／√２）・Ｉ0 ／β2 ・ ＶK 3 −３（１−１／√２）・Ｉ0 ／β2 ・ＶK ・Ｖ2 2 ｝ ただし｜Ｖ2 ｜≦ＶK ＋√（Ｉ0 ／β2 ） …（１２） で近似できる。したがって、図２７に示す回路は、入力
電圧範囲を（１２）式に示される範囲に限定すれば、２
乗回路となる。なお、式（１２）の近似誤差は３％以下
であり良い近似式である。ちなみに、２乗則とショック
レーの式との差異も同程度である。参考のために、この
近似式を式（３ａ）にあてはめて評価した結果をＡｎａ
ｌｏｇｕｅ ＩＣ ｄｅｓｉｇｎ：ｔｈｅ ｃｕｒｒｅ
ｎｔ−ｍｏｄｅ ａｐｐｒｏａｃｈ：Ｌｏｎｄｏｎ；Ｐ
ｅｔｅｒ ＰｅｒｅｇｒｉｎｕｓＬｔｄ．，１９９０の
１８６ページに重ねて図２９に示す。図２９は、本発明
第七実施例における近似式と非直線性との関係を示す図
である。もともと、本発明第七実施例のようにトランジ
スタ対１を２乗回路２で補償する手法では、２乗回路２
の２乗特性からのズレは√内に入っているために√圧縮
され、誤差は半減される。トランジスタ対１を２乗回路
２の出力電流Ｉ+ で駆動し、式（３ａ）でＩSSをＩ+ で
置き換えると、 ΔＩD ≒β1 ・（ＶIN／Ｃ）・√｛（２Ｉ0 ／β1 ）−２・√〔（２β2 ・Ｉ0 ）／β1 〕・〔ＶK −（１−１／√２）・（β2 ／Ｉ0 ）・ＶK 3 −３（１− （１／√２））・（β2 ／Ｉ0 ）・ＶK ・ＶIN 2 〕−（１／Ｃ2 ）・ＶIN 2 ｝ ただし｜ＶIN｜≦√（Ｉ0 ／β2 ）−ＶK …（１３） となる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（１３）に示されるトランジスタ対１のトランス
コンダクタンスが直線的となるためには、明らかに、 〔１−（１／√２）〕・ＶK ／ｎ2 ＝１／６・√〔（Ｉ0 ・β1 ）／（２β2 ）〕 …（１４） となることが必要である。したがって、式（１４）を満
たすように、トランスコンダクタンスパラメータを設定
し、具体的にはトランジスタ対１を構成するＭＯＳトラ
ンジスタＭ１およびＭ２の（Ｗ／Ｌ）1 と２乗回路２を
構成するＭＯＳトランジスタＭ３〜Ｍ６の（Ｗ／Ｌ）2
の比を設定し、バイアスオフセット電圧ＶK と抵抗分圧
比ｎを決めるとトランジスタ対１のトランスコンダクタ
ンスを直線化できる。また、同時に式（１４）でＣ＝１
とおいても式（１４）を満たすバイアスオフセット電圧
ＶK が存在することがわかる。これは、トランジスタ対
１の入力あるいは２乗回路２の入力のいずれかに挿入さ
れる信号を分圧する抵抗を取り去った場合である。図３
０にトランスファカーブを示す。図３０は、本発明第七
実施例のＯＴＡのトランスファカーブを示す図である。
また、ＯＴＡのトランスコンダクタンス特性を図３１に
示す。図３１は、本発明第七実施例のＯＴＡのトランス
コンダクタンス特性を示す図である。
【００５５】一般に行われているように、縦積みされて
いる２乗回路２と、トランジスタ対１とをカレントミラ
ー回路を介して並列接続すれば低電圧化できる。図３２
にカレントミラー回路を介して並列接続したときの回路
を示す。図３２は、カレントミラー回路を介して並列接
続された本発明第七実施例のＯＴＡを示す図である。
いる２乗回路２と、トランジスタ対１とをカレントミラ
ー回路を介して並列接続すれば低電圧化できる。図３２
にカレントミラー回路を介して並列接続したときの回路
を示す。図３２は、カレントミラー回路を介して並列接
続された本発明第七実施例のＯＴＡを示す図である。
【００５６】同様に、２乗回路の出力電流を電流シフト
させてトランジスタ対１を駆動するやり方を図３３に示
す。図３３は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第七実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一列を図３４に
示す。図３４は、本発明第七実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
させてトランジスタ対１を駆動するやり方を図３３に示
す。図３３は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第七実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一列を図３４に
示す。図３４は、本発明第七実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
【００５７】次に、図３５を参照して本発明第八実施例
を説明する。図３５は本発明第八実施例の構成図であ
る。クァドリテールセル３の一方の出力電流Ｉ+ は、入
力電圧範囲を限定すれば、 Ｉ+ ＝ＩD3＋ＩD4＝（Ｉ0 ／２）＋（β2 ／４・Ｖ2 2 ） ただし｜Ｖ2 ｜≦√〔２Ｉ0 ／３β2 〕 …（２２） で表せる。この解析は本願出願人がＩＥＩＣＥ Ｔｒａ
ｎｓ．ＦＵＮＤＡＭＥＮＴＡＬＳ．ＶＯＬ．Ｅ７５−
Ａ，ＮＯ．１２，Ｄｅｃ．１９９２．により示した。た
だし、クァドリテールセル３への入力電圧をＶ2 とす
る。
を説明する。図３５は本発明第八実施例の構成図であ
る。クァドリテールセル３の一方の出力電流Ｉ+ は、入
力電圧範囲を限定すれば、 Ｉ+ ＝ＩD3＋ＩD4＝（Ｉ0 ／２）＋（β2 ／４・Ｖ2 2 ） ただし｜Ｖ2 ｜≦√〔２Ｉ0 ／３β2 〕 …（２２） で表せる。この解析は本願出願人がＩＥＩＣＥ Ｔｒａ
ｎｓ．ＦＵＮＤＡＭＥＮＴＡＬＳ．ＶＯＬ．Ｅ７５−
Ａ，ＮＯ．１２，Ｄｅｃ．１９９２．により示した。た
だし、クァドリテールセル３への入力電圧をＶ2 とす
る。
【００５８】クァドリテールセル３の出力電流特性を図
３６に示す。図３６は、本発明第八実施例のＭＯＳクァ
ドリテールセル３の出力電流特性を示す図である。クァ
ドリテールセル３の出力電流Ｉ+ は、入力電圧範囲を｜
Ｖ2 ｜≦√（２Ｉ0 ／３β）に限定すればおよそ２乗特
性に近似できる。すなわち、クァドリテールセル３は２
乗回路２として利用できる。クァドリテールセル３の出
力電流Ｉ+ でトランジスタ対１を駆動するとトランジス
タ対１の差動出力電流は式（３ａ）でＩSSをＩ+ で置き
換えると、 ΔＩD ＝β1 ・（ＶIN／Ｃ）・√｛Ｉ0 ／β1 ＋〔β2 ／（２β1 ）−（１／ Ｃ2 ）〕・ＶIN 2 ｝ ただし｜ＶIN｜≦√（２Ｉ0 ／３β2 ） …（２３） と求まる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（２３）に示されるトランジスタ対１のトランス
コンダクタンスが直線となるためには明らかに、 ２β1 ＝Ｃ2 β2 …（２４） となることが必要である。図３７に、理論式から求めた
トランスファカーブを示す。図３７は、本発明第八実施
例のＯＴＡのトランスファカーブを示す図である。また
図３８にトランスコンダクタンス特性を示す。図３８は
本発明第八実施例のＯＴＡのトランスコンダクタンス特
性を示す図である。式（２４）ではＣ＝√（２β1 ／β
2 ）となり、２β1 ＝β2 に設定すればＣ＝１とおけ
る。したがって、トランジスタ対１の入力電圧とクァド
リテールセル３の入力電圧とを等しくすることもでき
る。
３６に示す。図３６は、本発明第八実施例のＭＯＳクァ
ドリテールセル３の出力電流特性を示す図である。クァ
ドリテールセル３の出力電流Ｉ+ は、入力電圧範囲を｜
Ｖ2 ｜≦√（２Ｉ0 ／３β）に限定すればおよそ２乗特
性に近似できる。すなわち、クァドリテールセル３は２
乗回路２として利用できる。クァドリテールセル３の出
力電流Ｉ+ でトランジスタ対１を駆動するとトランジス
タ対１の差動出力電流は式（３ａ）でＩSSをＩ+ で置き
換えると、 ΔＩD ＝β1 ・（ＶIN／Ｃ）・√｛Ｉ0 ／β1 ＋〔β2 ／（２β1 ）−（１／ Ｃ2 ）〕・ＶIN 2 ｝ ただし｜ＶIN｜≦√（２Ｉ0 ／３β2 ） …（２３） と求まる。ここで、Ｖ1 ＝ＶIN／Ｃ，Ｖ2 ＝ＶINとおく
と、式（２３）に示されるトランジスタ対１のトランス
コンダクタンスが直線となるためには明らかに、 ２β1 ＝Ｃ2 β2 …（２４） となることが必要である。図３７に、理論式から求めた
トランスファカーブを示す。図３７は、本発明第八実施
例のＯＴＡのトランスファカーブを示す図である。また
図３８にトランスコンダクタンス特性を示す。図３８は
本発明第八実施例のＯＴＡのトランスコンダクタンス特
性を示す図である。式（２４）ではＣ＝√（２β1 ／β
2 ）となり、２β1 ＝β2 に設定すればＣ＝１とおけ
る。したがって、トランジスタ対１の入力電圧とクァド
リテールセル３の入力電圧とを等しくすることもでき
る。
【００５９】一般に行われているように、縦積みされて
いる２乗回路２と、トランジスタ対１とをカレントミラ
ー回路を介して並列接続すれば低電圧化できる。図３９
にカレントミラー回路を介して並列接続としたときの回
路を示す。図３９は、カレントミラー回路を介して並列
接続された本発明第八実施例のＯＴＡを示す図である。
いる２乗回路２と、トランジスタ対１とをカレントミラ
ー回路を介して並列接続すれば低電圧化できる。図３９
にカレントミラー回路を介して並列接続としたときの回
路を示す。図３９は、カレントミラー回路を介して並列
接続された本発明第八実施例のＯＴＡを示す図である。
【００６０】同様に、２乗回路の出力電流を電流シフト
させてトランジスタ対１を駆動するやり方を図４０に示
す。図４０は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第八実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一例を図４１に
示す。図４１は、本発明第八実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
させてトランジスタ対１を駆動するやり方を図４０に示
す。図４０は、電流シフト回路を介して２乗回路の出力
電流で駆動される本発明第八実施例のＯＴＡを示す図で
ある。さらに、ｆｏｌｄｅｄ構成とした一例を図４１に
示す。図４１は、本発明第八実施例のｆｏｌｄｅｄＯＴ
Ａを示す図である。
【００６１】ここで、図４２〜図４６を参照して２乗回
路２についてさらに詳細に説明する。図４２は各種の２
乗回路２を示す図である。図４３〜図４６は２乗回路の
入出力特性を示す図である。差動入力を持つ２乗回路は
図２１に示すように各種考えられる。また、バイポーラ
トランジスタ対のトランスコンダクタンスの補償には、
必ずしも正確な２乗特性が要求されるわけでもない。し
たがって図４２（ａ）、（ｂ）、（ｃ）、（ｄ）に示す
回路でも、図４３、図４４、図４５、図４６に示すＳＰ
ＩＣＥシミュレーションにより２乗特性を持つことがわ
かる。一般に、エミッタ抵抗を持つトランジスタ対は解
析不可能であり、ＳＰＩＣＥシミュレーション等により
入出力特性が評価される。
路２についてさらに詳細に説明する。図４２は各種の２
乗回路２を示す図である。図４３〜図４６は２乗回路の
入出力特性を示す図である。差動入力を持つ２乗回路は
図２１に示すように各種考えられる。また、バイポーラ
トランジスタ対のトランスコンダクタンスの補償には、
必ずしも正確な２乗特性が要求されるわけでもない。し
たがって図４２（ａ）、（ｂ）、（ｃ）、（ｄ）に示す
回路でも、図４３、図４４、図４５、図４６に示すＳＰ
ＩＣＥシミュレーションにより２乗特性を持つことがわ
かる。一般に、エミッタ抵抗を持つトランジスタ対は解
析不可能であり、ＳＰＩＣＥシミュレーション等により
入出力特性が評価される。
【００６２】図４２（ａ）に示す２乗回路は、それぞれ
のトランジスタ対毎に面積比が異なるバイポーラトラン
ジスタにより構成され、このバイポーラトランジスタの
エミッタはこのエミッタ面積比に反比例するエミッタ抵
抗をそれぞれ互いに含む構成である。
のトランジスタ対毎に面積比が異なるバイポーラトラン
ジスタにより構成され、このバイポーラトランジスタの
エミッタはこのエミッタ面積比に反比例するエミッタ抵
抗をそれぞれ互いに含む構成である。
【００６３】図４２（ｂ）に示す２乗回路は、図４２
（ａ）と同様にそれぞれのトランジスタ対毎に面積比が
異なるバイポーラトランジスタにより構成され、このエ
ミッタ面積の小さい方にエミッタ抵抗を含む構成でる。
（ａ）と同様にそれぞれのトランジスタ対毎に面積比が
異なるバイポーラトランジスタにより構成され、このエ
ミッタ面積の小さい方にエミッタ抵抗を含む構成でる。
【００６４】図４２（ｃ）に示す２乗回路は、やはりそ
れぞれのトランジスタ対毎に面積比が異なるバイポーラ
トランジスタにより構成され、そのトランジスタ対のど
ちらか片方のエミッタに抵抗を含む構成である。
れぞれのトランジスタ対毎に面積比が異なるバイポーラ
トランジスタにより構成され、そのトランジスタ対のど
ちらか片方のエミッタに抵抗を含む構成である。
【００６５】図４２（ｄ）に示す２乗回路は、それぞれ
のトランジスタ対毎に一方がダーリントン接続されたバ
イポーラトランジスタであり、他の一方がエミッタ抵抗
を含むバイポーラトランジスタで構成されている。
のトランジスタ対毎に一方がダーリントン接続されたバ
イポーラトランジスタであり、他の一方がエミッタ抵抗
を含むバイポーラトランジスタで構成されている。
【００６６】図４２（ａ）〜図４２（ｄ）に示した２乗
回路は、それぞれ入力対は交叉接続され、出力対は並列
接続されている。
回路は、それぞれ入力対は交叉接続され、出力対は並列
接続されている。
【００６７】図４２に示す２乗回路の入力電圧範囲は拡
大されるから、バイポーラトランジスタ対の入力に分圧
抵抗を挿入したり、または２乗回路の出力電流でバイポ
ーラトランジスタ対を駆動すれば、バイポーラトランジ
スタ対のトランスコンダクタンスの直線性を改善でき
る。
大されるから、バイポーラトランジスタ対の入力に分圧
抵抗を挿入したり、または２乗回路の出力電流でバイポ
ーラトランジスタ対を駆動すれば、バイポーラトランジ
スタ対のトランスコンダクタンスの直線性を改善でき
る。
【００６８】図４２（ａ）〜図４２（ｄ）に示すいずれ
の２乗回路を用いる場合でも、一般に行われているよう
に縦積みされている２乗回路２とトランジスタ対１をカ
レントミラー回路を介して並列接続すれば低電圧化でき
る。
の２乗回路を用いる場合でも、一般に行われているよう
に縦積みされている２乗回路２とトランジスタ対１をカ
レントミラー回路を介して並列接続すれば低電圧化でき
る。
【００６９】同様に、２乗回路の出力電流を電流シフト
させてトランジスタ対１を駆動しても低電圧化できる。
さらに、ｆｏｌｄｅｄ構成としても低電圧化できること
はいうまでもない。
させてトランジスタ対１を駆動しても低電圧化できる。
さらに、ｆｏｌｄｅｄ構成としても低電圧化できること
はいうまでもない。
【００７０】
【発明の効果】以上説明したように、本発明によれば小
さな回路規模で広い入力電圧範囲にわたりトランスコン
ダクタンスの直線性を確保できる。
さな回路規模で広い入力電圧範囲にわたりトランスコン
ダクタンスの直線性を確保できる。
【図１】本発明第一実施例の構成図。
【図２】トランジスタ対のトランスコンダクタンス特性
を示す図。
を示す図。
【図３】本発明第二実施例の構成図。
【図４】本発明第二実施例の２乗回路の出力電流特性を
示す図。
示す図。
【図５】本発明第二実施例のＯＴＡのトランスファカー
ブを示す図。
ブを示す図。
【図６】本発明第二実施例のＯＴＡのトランスコンダク
タンス特性を示す図。
タンス特性を示す図。
【図７】カレントミラー回路を介して並列接続された本
発明第二実施例のＯＴＡを示す図。
発明第二実施例のＯＴＡを示す図。
【図８】電流シフト回路を介して２乗回路の出力電流で
駆動される本発明第二実施例のＯＴＡを示す図。
駆動される本発明第二実施例のＯＴＡを示す図。
【図９】本発明第二実施例のｆｏｌｄｅｄＯＴＡを示す
図。
図。
【図１０】本発明第三実施例の構成図。
【図１１】本発明第四実施例の構成図。
【図１２】本発明第四実施例のクァドリテールセルの出
力電流特性を示す図。
力電流特性を示す図。
【図１３】本発明第四実施例のＯＴＡのトランスファカ
ーブを示す図。
ーブを示す図。
【図１４】本発明第四実施例のＯＴＡのトランスコンダ
クタンス特性を示す図。
クタンス特性を示す図。
【図１５】カレントミラー回路を介して並列接続された
本発明第四実施例のＯＴＡを示す図。
本発明第四実施例のＯＴＡを示す図。
【図１６】電流シフト回路を介して２乗回路の出力電流
で駆動される本発明第四実施例のＯＴＡを示す図。
で駆動される本発明第四実施例のＯＴＡを示す図。
【図１７】本発明第四実施例のｆｏｌｄｅｄＯＴＡを示
す図。
す図。
【図１８】本発明第五実施例の構成図。
【図１９】ＭＯＳトランジスタ対のトランスコンダクタ
ンス特性を示す図。
ンス特性を示す図。
【図２０】本発明第六実施例の構成図。
【図２１】本発明第六実施例の２乗回路の出力電流特性
を示す図。
を示す図。
【図２２】本発明第六実施例のＯＴＡのトランスファカ
ーブを示す図。
ーブを示す図。
【図２３】本発明第六実施例のＯＴＡのトランスコンダ
クタンス特性を示す図。
クタンス特性を示す図。
【図２４】カレントミラー回路を介して並列接続された
本発明第六実施例のＯＴＡを示す図。
本発明第六実施例のＯＴＡを示す図。
【図２５】電流シフト回路を介して２乗回路の出力電流
で駆動される本発明第六実施例のＯＴＡを示す図。
で駆動される本発明第六実施例のＯＴＡを示す図。
【図２６】本発明第六実施例のｆｏｌｄｅｄＯＴＡを示
す図。
す図。
【図２７】本発明第七実施例の構成図。
【図２８】本発明第七実施例の２乗回路の出力電流特性
を示す図。
を示す図。
【図２９】本発明第七実施例における近似式と非直線性
との関係を示す図。
との関係を示す図。
【図３０】本発明第七実施例のＯＴＡのトランスファカ
ーブを示す図。
ーブを示す図。
【図３１】本発明第七実施例のＯＴＡのトランスコンダ
クタンス特性を示す図。
クタンス特性を示す図。
【図３２】カレントミラー回路を介して並列接続された
本発明第七実施例のＯＴＡを示す図。
本発明第七実施例のＯＴＡを示す図。
【図３３】電流シフト回路を介して２乗回路の出力電流
で駆動される本発明第七実施例のＯＴＡを示す図。
で駆動される本発明第七実施例のＯＴＡを示す図。
【図３４】本発明第七実施例のｆｏｌｄｅｄＯＴＡを示
す図。
す図。
【図３５】本発明第八実施例の構成図。
【図３６】本発明第八実施例のＭＯＳクァドリテールセ
ルの出力電流特性を示す図。
ルの出力電流特性を示す図。
【図３７】本発明第八実施例のＯＴＡのトランスファカ
ーブを示す図。
ーブを示す図。
【図３８】本発明第八実施例のＯＴＡのトランスコンダ
クタンス特性を示す図。
クタンス特性を示す図。
【図３９】カレントミラー回路を介して並列接続された
本発明第八実施例のＯＴＡを示す図。
本発明第八実施例のＯＴＡを示す図。
【図４０】電流シフト回路を介して２乗回路の出力電流
で駆動される本発明第八実施例のＯＴＡを示す図。
で駆動される本発明第八実施例のＯＴＡを示す図。
【図４１】本発明第八実施例のｆｏｌｄｅｄＯＴＡを示
す図。
す図。
【図４２】各種の２乗回路を示す図。
【図４３】２乗回路の入出力特性を示す図。
【図４４】２乗回路の入出力特性を示す図。
【図４５】２乗回路の入出力特性を示す図。
【図４６】２乗回路の入出力特性を示す図。
１ トランジスタ対 ２ ２乗回路 ３ クァドリテールセル ４ 分圧回路 ５ 入力端子 Ｍ１〜Ｍ８ トランジスタ Ｑ１〜Ｑ９ トランジスタ
Claims (9)
- 【請求項１】 被増幅信号が到来する入力端子と、この
入力端子の信号を入力とするトランジスタ対とを含む差
動増幅回路において、 前記入力端子の信号に比例する信号を入力する２乗回路
が設けられ、 この２乗回路の出力電流が前記トランジスタ対の駆動電
流として供給されたことを特徴とする差動増幅回路。 - 【請求項２】 前記トランジスタ対または前記２乗回路
のいずれか一方には抵抗分圧された前記被増幅信号が入
力される手段を含む請求項１記載の差動増幅回路。 - 【請求項３】 前記２乗回路には、サイズの異なる二つ
のトランジスタにより構成される２対の不平衡トランジ
スタ対が設けられ、 この２対の不平衡トランジスタ対は、 それぞれ互いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項１記載の
差動増幅回路。 - 【請求項４】 前記２乗回路には、２対のトランジスタ
対が設けられ、 この２対のトランジスタ対は、 それぞれ等しい値の直流オフセット電圧が加算されて互
いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項１記載の
差動増幅回路。 - 【請求項５】 前記２乗回路には、２対のトランジスタ
対が設けられ、 この２対のトランジスタ対は、 共通の電流源でそれぞれ駆動される出力対と、 入力信号が印加される１対の入力対と、 互いに共通接続されて入力信号の中点電圧が印加される
他の１対の入力対とを含む請求項１記載の差動増幅回
路。 - 【請求項６】 前記２対の不平衡トランジスタ対は、 それぞれの対毎にエミッタ面積比が異なるバイポーラト
ランジスタにより構成され、 このバイポーラトランジスタのエミッタはこのエミッタ
面積比に反比例するエミッタ抵抗を含み、 それぞれ互いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項３記載の
差動増幅回路。 - 【請求項７】 前記２対の不平衡トランジスタ対は、 それぞれの対毎にエミッタ面積比が異なるバイポーラト
ランジスタにより構成され、 エミッタ面積比が小さい方のこのバイポーラトランジス
タはエミッタ抵抗を含み、 それぞれ互いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項３記載の
差動増幅回路。 - 【請求項８】 前記２対の不平衡トランジスタ対は、 それぞれの対毎にエミッタ面積比が異なるバイポーラト
ランジスタにより構成され、 それぞれの対毎に片方のバイポーラトランジスタにエミ
ッタ抵抗を含み、 それぞれ互いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項３記載の
差動増幅回路。 - 【請求項９】 前記２対の不平衡トランジスタ対は、 それぞれの対毎に一方がダーリントン接続されたバイポ
ーラトランジスタと、 他の一方がエミッタ抵抗を含むバイポーラトランジスタ
とで構成され、 それぞれ互いに交叉接続される入力対と、 それぞれ並列接続される出力対とを含む請求項３記載の
差動増幅回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5315460A JP2661527B2 (ja) | 1993-01-27 | 1993-12-15 | 差動増幅回路 |
| CA002114264A CA2114264C (en) | 1993-01-27 | 1994-01-26 | Differential amplifier circuit having a driver with square-law characteristic |
| AU54757/94A AU673214B2 (en) | 1993-01-27 | 1994-01-27 | Differential amplifier circuit having a driver with square-law characteristic |
| EP94101217A EP0608886B1 (en) | 1993-01-27 | 1994-01-27 | Differential amplifier circuit having a driver with square-law characteristic |
| US08/187,387 US5481224A (en) | 1993-01-27 | 1994-01-27 | Differential amplifier circuit having a driver with square-law characteristic |
| DE69417597T DE69417597T2 (de) | 1993-01-27 | 1994-01-27 | Differenzverstärkerschaltung mit einer Treiberschaltung von quadratischer Charakteristik |
| KR1019940001423A KR0131181B1 (ko) | 1993-01-27 | 1994-01-27 | 제곱 특성의 구동기를 갖는 차동 증폭기 회로 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184993 | 1993-01-27 | ||
| JP5-11849 | 1993-01-27 | ||
| JP5315460A JP2661527B2 (ja) | 1993-01-27 | 1993-12-15 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06303056A true JPH06303056A (ja) | 1994-10-28 |
| JP2661527B2 JP2661527B2 (ja) | 1997-10-08 |
Family
ID=26347368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5315460A Expired - Lifetime JP2661527B2 (ja) | 1993-01-27 | 1993-12-15 | 差動増幅回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5481224A (ja) |
| EP (1) | EP0608886B1 (ja) |
| JP (1) | JP2661527B2 (ja) |
| KR (1) | KR0131181B1 (ja) |
| AU (1) | AU673214B2 (ja) |
| CA (1) | CA2114264C (ja) |
| DE (1) | DE69417597T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712594A (en) * | 1995-05-31 | 1998-01-27 | Nec Corporation | Operational transconductance amplifier operable at low supply voltage |
| JP2008022323A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Corp | 歪み補正回路 |
| JP2009505600A (ja) * | 2005-08-24 | 2009-02-05 | エヌエックスピー ビー ヴィ | １サイクルコントローラ用の、特にｄｃ−ｄｃスイッチングコンバータ用の線形トランスコンダクタ |
| JP2010050982A (ja) * | 2001-04-18 | 2010-03-04 | Qualcomm Inc | 歪みを低減するためのバイアス方法と回路 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2284719B (en) * | 1993-12-13 | 1998-03-11 | Nec Corp | Differential circuit capable of accomplishing a desirable characteritic |
| CA2144240C (en) * | 1994-03-09 | 1999-03-23 | Katsuji Kimura | Analog multiplier using multitail cell |
| JP2556293B2 (ja) * | 1994-06-09 | 1996-11-20 | 日本電気株式会社 | Ｍｏｓ ｏｔａ |
| JP2555990B2 (ja) * | 1994-08-03 | 1996-11-20 | 日本電気株式会社 | マルチプライヤ |
| JP3039611B2 (ja) * | 1995-05-26 | 2000-05-08 | 日本電気株式会社 | カレントミラー回路 |
| JP2778537B2 (ja) * | 1995-07-14 | 1998-07-23 | 日本電気株式会社 | Ａｇｃアンプ |
| US5815039A (en) * | 1995-07-21 | 1998-09-29 | Nec Corporation | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
| GB2303507B (en) * | 1995-07-21 | 2000-03-08 | Nec Corp | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
| US5933054A (en) * | 1995-09-19 | 1999-08-03 | Nec Corporation | Bipolar operational transconductance amplifier |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| JP2836547B2 (ja) * | 1995-10-31 | 1998-12-14 | 日本電気株式会社 | 基準電流回路 |
| JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
| JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| AU730555B2 (en) * | 1996-04-12 | 2001-03-08 | Nec Corporation | Bipolar translinear four-quadrant analog multiplier |
| JP2956610B2 (ja) * | 1996-08-30 | 1999-10-04 | 日本電気株式会社 | 電流乗算・割算回路 |
| JP2910695B2 (ja) * | 1996-08-30 | 1999-06-23 | 日本電気株式会社 | コスタスループ搬送波再生回路 |
| JP3127846B2 (ja) * | 1996-11-22 | 2001-01-29 | 日本電気株式会社 | Ｃｍｏｓマルチプライヤ |
| US6633550B1 (en) | 1997-02-20 | 2003-10-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio transceiver on a chip |
| US6188280B1 (en) | 1998-08-27 | 2001-02-13 | Maxim Integrated Products | Differential amplifier with gain linearization through transconductance compensation |
| US7268608B2 (en) * | 2005-08-18 | 2007-09-11 | Linear Technology Corporation | Wideband squaring cell |
| KR100804546B1 (ko) * | 2005-08-26 | 2008-02-20 | 인티그런트 테크놀로지즈(주) | 선형성을 개선한 차동 증폭회로 |
| DE102007021254B4 (de) | 2007-05-07 | 2009-08-06 | Texas Instruments Deutschland Gmbh | Buffertreiber |
| US9590575B2 (en) * | 2013-02-22 | 2017-03-07 | Intel Deutschland Gmbh | Amplifier stage |
| US9385671B2 (en) * | 2014-05-14 | 2016-07-05 | Stmicroelectronics S.R.L. | Control circuit for low noise amplifier and related differential and single-ended amplification devices |
| US10848109B2 (en) | 2017-01-26 | 2020-11-24 | Analog Devices, Inc. | Bias modulation active linearization for broadband amplifiers |
| EP4358401A2 (en) * | 2017-01-26 | 2024-04-24 | Analog Devices, Inc. | Bias modulation active linearization for broadband amplifiers |
| EP3748846A1 (en) * | 2019-06-05 | 2020-12-09 | Socionext Inc. | Differential amplifier circuitry |
| US11273757B2 (en) | 2020-03-20 | 2022-03-15 | B/E Aerospace, Inc. | Aircraft emergency lighting system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH651160A5 (fr) * | 1983-03-18 | 1985-08-30 | Centre Electron Horloger | Amplificateur differentiel a transistors bipolaires realises en technologie cmos. |
| SU1469546A1 (ru) * | 1987-04-24 | 1989-03-30 | Московский Инженерно-Физический Институт | Преобразователь напр жени в ток |
| EP0400650B1 (en) * | 1989-05-31 | 1996-10-09 | Kabushiki Kaisha Toshiba | Linearized differential amplifier |
| GB2254211A (en) * | 1990-06-07 | 1992-09-30 | Motorola Inc | Current mirrors |
| DE4109893A1 (de) * | 1991-03-26 | 1992-10-01 | Philips Patentverwaltung | Integrierte schaltungsanordnung mit einem differenzverstaerker |
-
1993
- 1993-12-15 JP JP5315460A patent/JP2661527B2/ja not_active Expired - Lifetime
-
1994
- 1994-01-26 CA CA002114264A patent/CA2114264C/en not_active Expired - Fee Related
- 1994-01-27 DE DE69417597T patent/DE69417597T2/de not_active Expired - Fee Related
- 1994-01-27 EP EP94101217A patent/EP0608886B1/en not_active Expired - Lifetime
- 1994-01-27 AU AU54757/94A patent/AU673214B2/en not_active Ceased
- 1994-01-27 US US08/187,387 patent/US5481224A/en not_active Expired - Fee Related
- 1994-01-27 KR KR1019940001423A patent/KR0131181B1/ko not_active IP Right Cessation
Non-Patent Citations (2)
| Title |
|---|
| COMMUNICATIONS AND COMPUTER SCIENCES=H4 * |
| IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS=1984 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712594A (en) * | 1995-05-31 | 1998-01-27 | Nec Corporation | Operational transconductance amplifier operable at low supply voltage |
| JP2010050982A (ja) * | 2001-04-18 | 2010-03-04 | Qualcomm Inc | 歪みを低減するためのバイアス方法と回路 |
| JP2009505600A (ja) * | 2005-08-24 | 2009-02-05 | エヌエックスピー ビー ヴィ | １サイクルコントローラ用の、特にｄｃ−ｄｃスイッチングコンバータ用の線形トランスコンダクタ |
| JP2008022323A (ja) * | 2006-07-13 | 2008-01-31 | Mitsubishi Electric Corp | 歪み補正回路 |
| JP4684963B2 (ja) * | 2006-07-13 | 2011-05-18 | 三菱電機株式会社 | 歪み補正回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU673214B2 (en) | 1996-10-31 |
| DE69417597T2 (de) | 1999-08-26 |
| CA2114264C (en) | 1997-09-09 |
| CA2114264A1 (en) | 1994-07-28 |
| JP2661527B2 (ja) | 1997-10-08 |
| EP0608886B1 (en) | 1999-04-07 |
| AU5475794A (en) | 1994-08-04 |
| KR0131181B1 (ko) | 1998-10-01 |
| KR940019064A (ko) | 1994-08-19 |
| EP0608886A3 (en) | 1994-09-28 |
| EP0608886A2 (en) | 1994-08-03 |
| US5481224A (en) | 1996-01-02 |
| DE69417597D1 (de) | 1999-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06303056A (ja) | 差動増幅回路 | |
| US4267516A (en) | Common-emitter fT doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
| JPH09238032A (ja) | Ｏｔａおよびバイポーラマルチプライヤ | |
| US7205840B2 (en) | Wideband CMOS gain stage | |
| JPH07336163A (ja) | Ｍｏｓ ｏｔａ | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| US5126586A (en) | Wideband differential voltage-to-current converters | |
| US5712594A (en) | Operational transconductance amplifier operable at low supply voltage | |
| JP3974774B2 (ja) | マルチプライヤ | |
| JP2564719Y2 (ja) | 広帯域増幅回路 | |
| Gratz | Operational transconductance amplifiers | |
| JP2669397B2 (ja) | バイポーラ・マルチプライヤ | |
| US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
| EP0607841B1 (en) | Analog multiplier using four-transistor stages | |
| US6570446B1 (en) | Method and apparatus for improving the performance of electronic devices using cross-degeneration | |
| JPH0479166B2 (ja) | ||
| Jiraseri-Amornkun et al. | Novel translinear-based multi-output FTFN | |
| US6570427B2 (en) | Variable transconductance amplifier | |
| JP2697690B2 (ja) | バイポーラｏｔａおよびマルチプライヤ | |
| JPH06162229A (ja) | マルチプライヤ | |
| Seevinck | Analog interface circuits for VLSI | |
| Ramírez-Angulo et al. | Low-voltage wide gm adjustable range highly linear BiCMOS OTA | |
| JPH0212743Y2 (ja) | ||
| JPS6123852Y2 (ja) | ||
| JPH07336164A (ja) | チューニング可能なｍｏｓ ｏｔａ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960903 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |