JPH07336163A - Ｍｏｓ ｏｔａ - Google Patents

Ｍｏｓ ｏｔａ

Info

Publication number
JPH07336163A
JPH07336163A JP6127887A JP12788794A JPH07336163A JP H07336163 A JPH07336163 A JP H07336163A JP 6127887 A JP6127887 A JP 6127887A JP 12788794 A JP12788794 A JP 12788794A JP H07336163 A JPH07336163 A JP H07336163A
Authority
JP
Japan
Prior art keywords
differential pair
ota
pair
input
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6127887A
Other languages
English (en)
Other versions
JP2556293B2 (ja
Inventor
Katsuharu Kimura
克治 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6127887A priority Critical patent/JP2556293B2/ja
Priority to US08/488,779 priority patent/US5602509A/en
Priority to GB9511797A priority patent/GB2290187A/en
Priority to KR1019950015257A priority patent/KR0143322B1/ko
Publication of JPH07336163A publication Critical patent/JPH07336163A/ja
Application granted granted Critical
Publication of JP2556293B2 publication Critical patent/JP2556293B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】半導体集積回路上に形成される線形動作入力電
圧範囲の広いＭＯＳ ＯＴＡを実現する。 【構成】本発明のＯＴＡは、２乗回路の出力電流で駆動
される差動対から構成され、２乗回路が、出力を共通に
接続された２対のトランジスタが共通のテール電流で駆
動されるクァドリテールセルにおいて、前記第一のトラ
ンジスタ対には、差動入力信号が入力され、第二のトラ
ンジスタ対は入力が共通に接続されて差動入力信号の直
流電圧が入力される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアナログ信号を増幅する
差動増幅器に関し、特に半導体集積回路上に構成される
線形動作する最適化バイアス差動対からなるＯＴＡ（Ｏ
ｐｅｒａｔｉｏｎａｌ Ｔｒａｎｓｃｏｎｄｕｃｔａｎ
ｃｅ Ａｍｐｌｉｆｉｅｒ）に関する。
【０００２】
【従来の技術】この種の最適化バイアス差動対は、ＭＯ
Ｓ ＯＴＡといわれ、不平衡型交叉接続クァッドセルを
２乗回路として用いたものが、Ｎｅｄｕｎｇａｄｉ等に
より最初に提案された。（ＩＥＥＥ Ｔｒａｎｓａｃｔ
ｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ Ｓｙｓｔ
ｅｍｓ，Ｖｏｌ．ＣＡＳ−３１，ＮＯ．１０，ｐｐ．８
９１−８９４，Ｏｃｔ．１９９８４）同一チップ上では
素子間の整合性は良いと仮定し、チャネル長変調と基板
効果を無視すると、おのおののＭＯＳトランジスタのド
レイン電流は、
【０００３】
【０００４】ここで、β＝μ（Ｃox／２）（Ｗ／Ｌ）は
トランスコンダクタンス・パラメータであり、μはキャ
リアの実効モビリティ、Ｃoxは単位面積当たりのゲート
酸化膜容量、Ｗ、Ｌはそれぞれ、ゲート幅、ゲート長で
ある。また、ＶTHはスレッショルド電圧、ＶGS1 はそれ
ぞれのケート・ソース間電圧である。
【０００５】（１ａ）式の２乗則はもともショックレー
の式を近似したものである。
【０００６】テール電流ＩSS1 で駆動されるＭＯＳ差動
対の差動出力電流は、
【０００７】
【０００８】と表される。したがって、入力電圧の２乗
特性を持つテール電流で駆動して差動対のトランスコン
ダクタンス完全に補償することができる。最適化バイア
ス差動対のテール電流の条件は、
【０００９】
【００１０】である。
【００１１】図９に示す、Ｎｅｄｕｎｇａｄｉ等が提案
した、不平衡型交叉接続クァッドセルの出力電流ＩL
は、
【００１２】
【００１３】差動対を不平衡型交叉接続クァッドセルの
出力電流で駆動してバイアスを最適化するには、テール
電流を、
【００１４】
【００１５】Ｎｅｄｕｎｇａｄｉ等は、図１０に示すよ
うに、ｎ＝２，ｎ＝２．１，ｎ＝２．１５５，ｎ＝２．
２，ｎ＝２．３の場合についてＳＰＩＣＥシュミレーシ
ョンして、トランスコンダクタンスが、ｎ＝２．１５５
の場合に、０．１％以下になることを述べている。
【００１６】
【発明が解決しようとする課題】Ｎｅｄｕｎｇａｄｉ等
が提案した、不平衡型交叉接続クァッドセルを用いた最
適化バイアス差動対では、不平衡型交叉接続クアッドセ
ルを構成する不平衡差動対（Ｕｎｂａｌａｎｃｅｄ ｓ
ｏｕｒｃｅ−ｃｏｕｐｌｅｄ ｐａｉｒ）のトランジス
タのゲートＷ／Ｌ比を１：１＋２／√３（＝２．１５４
７）に設定する必要がある。この値では、事実上ＬＳＩ
化できないという問題がある。また、ｎの値を整数値に
丸め込むと、当然のことながら、直線性が犠牲になる。
また、回路規模も大きくなるという欠点がある。
【００１７】
【課題を解決するための手段】本発明のＯＴＡは、２乗
回路の出力電流で駆動される差動対から構成され、２乗
回路が、出力を共通に接続された２対のトランジスタ対
が共通のテール電流で駆動されるクァドリテールセルに
おいて、前記第一のトランジスタ対には、差動入力信号
が入力され、第二のトランジスタ対は入力が共通に接続
されて差動入力信号の直流電圧が入力される。
【００１８】
【実施例】図１に、本発明請求項１に示す最適化バイア
ス差動対からなるＯＴＡのブロック図を示す。図２に、
こうして得られる最適化バイアス差動対の入出力特性を
示す。図３に本発明請求項１に示したクァドリテールセ
ルを用いた最適化バイアス差動対からなるＯＴＡの基本
回路構成を示す。
【００１９】４つのトランジスタがテール電流を共通に
したクアッドセルの出力電流ＩL は、
【００２０】
【００２１】差動対をクァドリテールセルの出力電流で
駆動してバイアスを最適化するには、テール電流を、
【００２２】
【００２３】次に、クアドリテールセルを用いた最適化
バイアス差動対の実現回路を図５に示す。差動出力電流
は、
【００２４】
【００２５】図６に入出力（伝達）特性を示す。また、
図７に入出力の非直線特性を示す。
【００２６】トランスコンダクタンスは、（１０）式を
入力電圧Ｖ1 で微分すれば求まる。
【００２７】
【００２８】
【００２９】図８にトランスコンダクタンス特性を示
す。
【００３０】
【発明の効果】以上説明したように、本発明の最適化バ
イアス差動対で構成されるＭＯＳ ＯＴＡでは、小さな
回路規模で実現でき、直線となる入力電圧範囲も広くで
きるという効果がある。
【図面の簡単な説明】
【図１】本発明請求項１の最適化バイアス差動対の一実
施例を示すブロック図。
【図２】図１に示す最適化バイアス差動対の入出力特
性。
【図３】本発明請求項１の最適化バイアス差動対の基本
回路図。
【図４】図３に示す２常会路の入出力特性図。
【図５】本発明請求項１の最適化バイアス差動対の一実
施例を示す回路図。
【図６】本発明請求項１の一実施例を示す最適化バイサ
ウ差動対から構成されたＭＯＳＯＴＡの入出力特性図。
【図７】本発明請求項１の一実施例を示す最適化バイア
ス差動対から構成されたＭＯＳＯＴＡ入出力特性の非線
形特性。
【図８】本発明請求項１の一実施例を示す最適化バイア
ス差動対から構成されたＭＯＳＯＴＡのトランスコンダ
クタンス特性。
【図９】従来回路図。
【図１０】図９の回路の入出力特性図。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ２乗回路の出力電流で駆動される差動対
    から構成され、２乗回路が、出力を共通に接続された２
    対のトランジスタ対が共通のテール電流で駆動されるク
    ァドリテールセルにおいて、前記第一のトランジスタ対
    には、差動入力信号が入力され、第二のトランジスタ対
    は入力が共通に接続されて差動入力信号の直流電圧が入
    力されることを特徴とするＭＯＳ ＯＴＡ。
JP6127887A 1994-06-09 1994-06-09 Ｍｏｓ ｏｔａ Expired - Lifetime JP2556293B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6127887A JP2556293B2 (ja) 1994-06-09 1994-06-09 Ｍｏｓ ｏｔａ
US08/488,779 US5602509A (en) 1994-06-09 1995-06-08 MOS operational transconductance amplifier using an adaptively-biased differential pair
GB9511797A GB2290187A (en) 1994-06-09 1995-06-09 Mos operational transconductance amplifier
KR1019950015257A KR0143322B1 (ko) 1994-06-09 1995-06-09 적응 바이어스 차동 쌍을 이용한 모스 작동 트랜스컨덕턴스 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6127887A JP2556293B2 (ja) 1994-06-09 1994-06-09 Ｍｏｓ ｏｔａ

Publications (2)

Publication Number Publication Date
JPH07336163A true JPH07336163A (ja) 1995-12-22
JP2556293B2 JP2556293B2 (ja) 1996-11-20

Family

ID=14971121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6127887A Expired - Lifetime JP2556293B2 (ja) 1994-06-09 1994-06-09 Ｍｏｓ ｏｔａ

Country Status (4)

Country Link
US (1) US5602509A (ja)
JP (1) JP2556293B2 (ja)
KR (1) KR0143322B1 (ja)
GB (1) GB2290187A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076800A (ja) * 2000-08-30 2002-03-15 Nec Corp 電圧減算・加算回路及びそれを実現するｍｏｓ差動増幅回路
KR100420913B1 (ko) * 2000-08-31 2004-03-02 인터내셔널 비지네스 머신즈 코포레이션 Ｇｍ-Ｃ 필터용 고 선형성 고속 트랜스컨덕턴스 증폭기

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU691554B2 (en) * 1994-03-09 1998-05-21 Nec Corporation Analog multiplier using multitail cell
JPH09238032A (ja) * 1996-02-29 1997-09-09 Nec Corp Ｏｔａおよびバイポーラマルチプライヤ
GB2312064A (en) * 1996-04-12 1997-10-15 Nec Corp Analog multiplier
JP2910695B2 (ja) * 1996-08-30 1999-06-23 日本電気株式会社 コスタスループ搬送波再生回路
JP3127846B2 (ja) * 1996-11-22 2001-01-29 日本電気株式会社 Ｃｍｏｓマルチプライヤ
JPH10229311A (ja) * 1997-02-17 1998-08-25 Nec Corp Ｍｏｓ線形トランスコンダクタンスアンプ
US6031417A (en) * 1998-04-01 2000-02-29 Rockwell International Differential amplifier for multiple supply voltages and biasing device therefore
US6104242A (en) * 1998-10-30 2000-08-15 Microtune, Inc. Highly linear transconductor with passive feedback
JP2000223967A (ja) * 1999-01-27 2000-08-11 Toshiba Corp 信号増幅回路
US6215292B1 (en) * 1999-08-25 2001-04-10 Stmicroelectronics S.R.L. Method and device for generating an output current
US7244559B2 (en) * 1999-09-16 2007-07-17 454 Life Sciences Corporation Method of sequencing a nucleic acid
US6452428B1 (en) 1999-11-23 2002-09-17 Intel Corporation Slew rate control circuit
US6563365B2 (en) * 2000-01-11 2003-05-13 Tektronix, Inc. Low-noise four-quadrant multiplier method and apparatus
US6400185B2 (en) * 2000-03-07 2002-06-04 Texas Instruments Incorporated Fixed transconductance bias apparatus
US6304141B1 (en) * 2000-06-30 2001-10-16 Intel Corporation Complementary input self-biased differential amplifier with gain compensation
JP2002084145A (ja) * 2000-09-08 2002-03-22 Nec Corp Ｍｏｓ線形トランスコンダクタンスアンプ
US6624668B1 (en) * 2000-11-08 2003-09-23 Xilinx, Inc. Digitally programmable phase-lock loop for high-speed data communications
JP2003078367A (ja) * 2001-08-30 2003-03-14 Fujitsu Ltd 増幅回路
US6577170B1 (en) * 2001-11-27 2003-06-10 Vladimir I. Prodanov CMOS transconductor with increased dynamic range
KR100413182B1 (ko) * 2001-11-30 2003-12-31 한국전자통신연구원 차동 선형 증폭기
US7289149B1 (en) 2002-03-29 2007-10-30 Sensata Technologies, Inc. Operational transconductance amplifier for high-speed, low-power imaging applications
US7575865B2 (en) * 2003-01-29 2009-08-18 454 Life Sciences Corporation Methods of amplifying and sequencing nucleic acids
DE602004036672C5 (de) * 2003-01-29 2012-11-29 454 Life Sciences Corporation Nukleinsäureamplifikation auf Basis von Kügelchenemulsion
KR100804546B1 (ko) * 2005-08-26 2008-02-20 인티그런트 테크놀로지즈(주) 선형성을 개선한 차동 증폭회로
JP2008312075A (ja) * 2007-06-18 2008-12-25 Toshiba Corp Ｍｏｓ抵抗制御装置、ｍｏｓ減衰器、無線送信機
CN103123513B (zh) * 2011-11-18 2014-11-05 博通集成电路（上海）有限公司 电压调整器和电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793544B2 (ja) * 1992-11-09 1995-10-09 日本電気株式会社 差動回路及び差動増幅回路
JP2661527B2 (ja) * 1993-01-27 1997-10-08 日本電気株式会社 差動増幅回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEICE TRANS FUNDAMENTALS=1992 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076800A (ja) * 2000-08-30 2002-03-15 Nec Corp 電圧減算・加算回路及びそれを実現するｍｏｓ差動増幅回路
KR100420913B1 (ko) * 2000-08-31 2004-03-02 인터내셔널 비지네스 머신즈 코포레이션 Ｇｍ-Ｃ 필터용 고 선형성 고속 트랜스컨덕턴스 증폭기

Also Published As

Publication number Publication date
KR960003068A (ko) 1996-01-26
GB2290187A (en) 1995-12-13
KR0143322B1 (ko) 1998-08-17
JP2556293B2 (ja) 1996-11-20
US5602509A (en) 1997-02-11
GB9511797D0 (en) 1995-08-02

Similar Documents

Publication Publication Date Title
JP2556293B2 (ja) Ｍｏｓ ｏｔａ
JP2638492B2 (ja) Ｍｏｓ ｏｔａ
US5578964A (en) CMOS differential operational amplifier
JPH0616571B2 (ja) 電流増幅装置
WO2007049390A1 (ja) 差動増幅器
JPH06195484A (ja) マルチプライヤ
US6466093B1 (en) Low voltage low thd CMOS audio (power) amplifier
JP2778540B2 (ja) 対数増幅回路
US4749955A (en) Low voltage comparator circuit
JPS6021605A (ja) 正帰還を利用するｃｍｏｓ高利得増幅器
JP2503926B2 (ja) 増幅回路
JP3341945B2 (ja) 演算増幅器
JPH07336164A (ja) チューニング可能なｍｏｓ ｏｔａ
JP2551386B2 (ja) マルチプライヤ
JP2540782B2 (ja) Ｍｏｓ２象限マルチプライヤ
JPH0834391B2 (ja) 演算増幅回路
Tripathi et al. High Gain Multistage CMOS Amplifier Design at 45nm technology node
JPH0247619Y2 (ja)
JP2730489B2 (ja) 差動増幅回路
JPH03286606A (ja) 演算増幅回路
JP2526805B2 (ja) マルチプライヤ
JPH0888522A (ja) 出力回路
JPH06266863A (ja) 乗算回路
JPH0836616A (ja) 加算器及び減算器
JPH11340751A (ja) 演算増幅器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960716