JPH06278301A - 階調記録方法 - Google Patents
階調記録方法Info
- Publication number
- JPH06278301A JPH06278301A JP9256993A JP9256993A JPH06278301A JP H06278301 A JPH06278301 A JP H06278301A JP 9256993 A JP9256993 A JP 9256993A JP 9256993 A JP9256993 A JP 9256993A JP H06278301 A JPH06278301 A JP H06278301A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- block
- data
- head
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/35—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads providing current or voltage to the thermal head
- B41J2/355—Control circuits for heating-element selection
- B41J2/36—Print density control
Landscapes
- Electronic Switches (AREA)
- Dot-Matrix Printers And Others (AREA)
- Color, Gradation (AREA)
Abstract
(57)【要約】
【目的】 サーマルヘッドの発熱体の複数のブロック毎
に異なるビットに対応させて通電を行う階調記録方法を
提供する。 【構成】 サーマルヘッド１の複数の発熱体Ｒを２つ以
上のブロックＢ１〜Ｂ４に分割する。そして、各ブロッ
ク毎に異なるビットに対応する通電を行う。これによ
り、最大ヘッド電流ＩM の持続時間を短くし、電源等の
容量を小型化する。
に異なるビットに対応させて通電を行う階調記録方法を
提供する。 【構成】 サーマルヘッド１の複数の発熱体Ｒを２つ以
上のブロックＢ１〜Ｂ４に分割する。そして、各ブロッ
ク毎に異なるビットに対応する通電を行う。これによ
り、最大ヘッド電流ＩM の持続時間を短くし、電源等の
容量を小型化する。
Description
【０００１】
【産業上の利用分野】本発明は、サーマルヘッドに配置
された発熱体により階調記録を行わせるための階調記録
方法に関する。
された発熱体により階調記録を行わせるための階調記録
方法に関する。
【０００２】
【従来の技術】一般に、感熱紙等に階調の記録を行う方
法として、ライン状に複数の発熱体を配置し、これに階
調を表すデジタルデータの各ビットの重みに応じた幅の
パルスを印加することにより、転写紙を介して記録紙
に、或いは感熱紙に直接階調記録を行う方法が知られて
いる。
法として、ライン状に複数の発熱体を配置し、これに階
調を表すデジタルデータの各ビットの重みに応じた幅の
パルスを印加することにより、転写紙を介して記録紙
に、或いは感熱紙に直接階調記録を行う方法が知られて
いる。
【０００３】図９は従来の階調記録方法の一例を説明す
るためのタイミングチャートであり、特開昭５７−２７
７７１号公報に開示された方法を４ビットに拡張して示
している。この方法は、ヘッドデータとして入力される
４ビットの階調データに対してそれぞれ２0 ビットにＴ
０、２1 ビットにＴ１、２2 ビットにＴ２、２3 ビット
にＴ３なるパルスをそれぞれ対応させ、これらをラッチ
パルスＬＴにより順次ラッチしつつ通電パルスＥＮ１〜
４を発生し、パルス電流を全て同時に連続的に印加する
ことで階調記録を行っている。この時のヘッド電流はＩ
THとして表され、最大電流値はＩM である。
るためのタイミングチャートであり、特開昭５７−２７
７７１号公報に開示された方法を４ビットに拡張して示
している。この方法は、ヘッドデータとして入力される
４ビットの階調データに対してそれぞれ２0 ビットにＴ
０、２1 ビットにＴ１、２2 ビットにＴ２、２3 ビット
にＴ３なるパルスをそれぞれ対応させ、これらをラッチ
パルスＬＴにより順次ラッチしつつ通電パルスＥＮ１〜
４を発生し、パルス電流を全て同時に連続的に印加する
ことで階調記録を行っている。この時のヘッド電流はＩ
THとして表され、最大電流値はＩM である。
【０００４】図１０は従来の他の階調記録方法の一例を
説明するためのタイミングチャートであり、特開昭６３
−１５５９号公報に開示された方法を示している（予熱
パルスは省略される）。この方法は図示より明らかなよ
うに各ビットに対応したパルスを同時的に断続して印加
するようになっている。
説明するためのタイミングチャートであり、特開昭６３
−１５５９号公報に開示された方法を示している（予熱
パルスは省略される）。この方法は図示より明らかなよ
うに各ビットに対応したパルスを同時的に断続して印加
するようになっている。
【０００５】
【発明が解決しようとする課題】ところで、前述した記
録方法にあっては、サーマルヘッド上の全ての発熱体に
同時に通電した時のヘッド電流値をＩM とすると、全て
の発熱体が最大階調の記録を行うためには、ヘッド電源
は電圧変動なくＩM の電流を、図９に示す方法の場合に
は各ビットに対応するパルス時間の総和（Ｔ０＋Ｔ１＋
Ｔ２＋Ｔ３）の間、図１０に示す方法の場合には、各ビ
ットに対応するパルスのうち最もパルス幅の広い時間Ｔ
３の間、供給し続けられるだけの能力が必要となり、そ
のため、ヘッド電源の容量を大型化しなければならない
ばかりか、これに付随して装置自体の大型化及び高価格
化を余儀なくされていた。本発明は、以上のような問題
点に着目し、これを有効に解決すべく創案されたもので
あり、その目的はサーマルヘッドの発熱体の複数のブロ
ック毎に異なるビットに対応させて通電を行う階調記録
方法を提供することにある。
録方法にあっては、サーマルヘッド上の全ての発熱体に
同時に通電した時のヘッド電流値をＩM とすると、全て
の発熱体が最大階調の記録を行うためには、ヘッド電源
は電圧変動なくＩM の電流を、図９に示す方法の場合に
は各ビットに対応するパルス時間の総和（Ｔ０＋Ｔ１＋
Ｔ２＋Ｔ３）の間、図１０に示す方法の場合には、各ビ
ットに対応するパルスのうち最もパルス幅の広い時間Ｔ
３の間、供給し続けられるだけの能力が必要となり、そ
のため、ヘッド電源の容量を大型化しなければならない
ばかりか、これに付随して装置自体の大型化及び高価格
化を余儀なくされていた。本発明は、以上のような問題
点に着目し、これを有効に解決すべく創案されたもので
あり、その目的はサーマルヘッドの発熱体の複数のブロ
ック毎に異なるビットに対応させて通電を行う階調記録
方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記問題点を
解決するために、サーマルヘッドに配置された複数の発
熱体に、階調を表すデジタルデータの各々のビットに対
応した通電を行うことにより階調記録を行う階調記録方
法において、前記複数の発熱体を２つ以上のブロックに
分割し、各ブロック毎に異なるビットに対応した通電を
行うようにしたものである。
解決するために、サーマルヘッドに配置された複数の発
熱体に、階調を表すデジタルデータの各々のビットに対
応した通電を行うことにより階調記録を行う階調記録方
法において、前記複数の発熱体を２つ以上のブロックに
分割し、各ブロック毎に異なるビットに対応した通電を
行うようにしたものである。
【０００７】
【作用】本発明は、以上のように構成したので、複数の
ブロックに分割された発熱体には、ブロック毎に、階調
を表すデジタルデータの異なるビットに対応した通電が
行われる。これにより、例えば最大電流値にて連続して
流すべき通電時間を短くすることができ、装置の小容量
化等が可能になる。
ブロックに分割された発熱体には、ブロック毎に、階調
を表すデジタルデータの異なるビットに対応した通電が
行われる。これにより、例えば最大電流値にて連続して
流すべき通電時間を短くすることができ、装置の小容量
化等が可能になる。
【０００８】
【実施例】以下に、本発明に係る階調記録方法の一実施
例を添付図面に基づいて詳述する。図１は一般的なサー
マルヘッドを示す回路構成図、図２は本発明方法を実現
するためのブロック図、図３は図２において用いられる
セレクタ部分の具体的構成図、図４は本発明の階調記録
方法による記録タイミングと電源電流特性を示すタイム
チャート、図５は図４中におけるヘッドデータ部分の拡
大図である。
例を添付図面に基づいて詳述する。図１は一般的なサー
マルヘッドを示す回路構成図、図２は本発明方法を実現
するためのブロック図、図３は図２において用いられる
セレクタ部分の具体的構成図、図４は本発明の階調記録
方法による記録タイミングと電源電流特性を示すタイム
チャート、図５は図４中におけるヘッドデータ部分の拡
大図である。
【０００９】まず、本発明方法の説明に先立って、本発
明方法を実施するためのサーマルヘッドの構成及びその
制御回路を説明する。図１中において、このサーマルヘ
ッド１は、ヘッド電源に接続されて、例えば直線状に配
列された抵抗体よりなる複数の発熱体Ｒを有しており、
各発熱体Ｒにはこれを駆動するための、例えばＮＰＮト
ランジスタよりなる駆動用トランジスタ２が接続されて
いる。本実施例においては、発熱体Ｒの総数は例えば１
０２４個設けられ、それぞれＲ０〜Ｒ１０２３として表
される。そして、これら発熱体群は、２以上のブロッ
ク、例えば２５６個の発熱体毎に４つのブロックに分割
されており、各ブロック毎に通電パルスＥＮ１〜ＥＮ４
が与えられる。第１のブロックＢ１には発熱体Ｒ０〜Ｒ
２５５が、第２のブロックＢ２には発熱体Ｒ２５６〜Ｒ
５１１が、第３のブロックＢ３には発熱体Ｒ５１２〜Ｒ
７６７が、第４のブロックＢ４には発熱体Ｒ７６８〜Ｒ
１０２３が、それぞれ割り当てられる。
明方法を実施するためのサーマルヘッドの構成及びその
制御回路を説明する。図１中において、このサーマルヘ
ッド１は、ヘッド電源に接続されて、例えば直線状に配
列された抵抗体よりなる複数の発熱体Ｒを有しており、
各発熱体Ｒにはこれを駆動するための、例えばＮＰＮト
ランジスタよりなる駆動用トランジスタ２が接続されて
いる。本実施例においては、発熱体Ｒの総数は例えば１
０２４個設けられ、それぞれＲ０〜Ｒ１０２３として表
される。そして、これら発熱体群は、２以上のブロッ
ク、例えば２５６個の発熱体毎に４つのブロックに分割
されており、各ブロック毎に通電パルスＥＮ１〜ＥＮ４
が与えられる。第１のブロックＢ１には発熱体Ｒ０〜Ｒ
２５５が、第２のブロックＢ２には発熱体Ｒ２５６〜Ｒ
５１１が、第３のブロックＢ３には発熱体Ｒ５１２〜Ｒ
７６７が、第４のブロックＢ４には発熱体Ｒ７６８〜Ｒ
１０２３が、それぞれ割り当てられる。
【００１０】各駆動用トランジスタ２のベースには、各
通電パルスＥＮ１〜ＥＮ４の時間だけ電流を流すように
上記トランジスタ２を制御する例えばアンド回路よりな
る論理ゲート３の出力がそれぞれ接続されている。第１
のブロックＢ１に対応する論理ゲート３の一方の入力に
は、通電パルスＥＮ１が入力され、第２のブロックＢ２
に対応する論理ゲート３の一方の入力には、通電パルス
ＥＮ２が入力され、第３のブロックＢ３に対応する論理
ゲート３の一方の入力には、通電パルスＥＮ３が、そし
て、第４のブロックＢ４に対応する論理ゲート３の一方
の入力には、通電パルスＥＮ４が入力される。そして、
各論理ゲート３の他方の入力には、ヘッドデータを一定
期間だけ保持するためのラッチ４の出力が接続されてお
り、このラッチ４にはラッチパルスＬＴが入力される。
通電パルスＥＮ１〜ＥＮ４の時間だけ電流を流すように
上記トランジスタ２を制御する例えばアンド回路よりな
る論理ゲート３の出力がそれぞれ接続されている。第１
のブロックＢ１に対応する論理ゲート３の一方の入力に
は、通電パルスＥＮ１が入力され、第２のブロックＢ２
に対応する論理ゲート３の一方の入力には、通電パルス
ＥＮ２が入力され、第３のブロックＢ３に対応する論理
ゲート３の一方の入力には、通電パルスＥＮ３が、そし
て、第４のブロックＢ４に対応する論理ゲート３の一方
の入力には、通電パルスＥＮ４が入力される。そして、
各論理ゲート３の他方の入力には、ヘッドデータを一定
期間だけ保持するためのラッチ４の出力が接続されてお
り、このラッチ４にはラッチパルスＬＴが入力される。
【００１１】符号５はシフトレジスタであり、このレジ
スタ５には、クロック信号とシルアルなヘッドデータが
入力されており、シリアルで転送されてきたヘッドデー
タをパラレルに変換して、上記ラッチ４へ出力するよう
になっている。そして、図１に示すサーマルヘッドの前
段の制御回路のブロックは、図２に示される。符号６は
１ライン分の例えば４ビットよりなる階調データを記憶
するメモリ６、符号７はセレクタであり、デコーダ８か
ら出力された選択信号に応じて上記メモリ６から出力さ
れる階調データから所定のビットを選択してヘッドにヘ
ッドデータとして転送するようになっている。符号９は
上記メモリ６から１ライン分の階調データを読み出すた
めのアドレスを指定するアドレスカウンタであり、符号
８は上記アドレスカウンタ９の所定のアドレス期間、所
定の選択信号を出力するデコーダであり、符号１０はヘ
ッドへのデータ転送回数を計数する転送カウンタであ
り、符号１１は上記データ転送回数に応じてヘッドの各
ブロックＢ１〜Ｂ４への通電時間データを記憶して出力
するＲＯＭであり、符号１２は上記ＲＯＭ１１からの通
電時間データと上記アドレスカウンタ９の出力とを比較
してヘッドの各々のブロックＢ１〜Ｂ４に通電パルスＥ
Ｎ１〜ＥＮ４を出力する比較器であり、ブロック数に対
応する数だけ設けられる。
スタ５には、クロック信号とシルアルなヘッドデータが
入力されており、シリアルで転送されてきたヘッドデー
タをパラレルに変換して、上記ラッチ４へ出力するよう
になっている。そして、図１に示すサーマルヘッドの前
段の制御回路のブロックは、図２に示される。符号６は
１ライン分の例えば４ビットよりなる階調データを記憶
するメモリ６、符号７はセレクタであり、デコーダ８か
ら出力された選択信号に応じて上記メモリ６から出力さ
れる階調データから所定のビットを選択してヘッドにヘ
ッドデータとして転送するようになっている。符号９は
上記メモリ６から１ライン分の階調データを読み出すた
めのアドレスを指定するアドレスカウンタであり、符号
８は上記アドレスカウンタ９の所定のアドレス期間、所
定の選択信号を出力するデコーダであり、符号１０はヘ
ッドへのデータ転送回数を計数する転送カウンタであ
り、符号１１は上記データ転送回数に応じてヘッドの各
ブロックＢ１〜Ｂ４への通電時間データを記憶して出力
するＲＯＭであり、符号１２は上記ＲＯＭ１１からの通
電時間データと上記アドレスカウンタ９の出力とを比較
してヘッドの各々のブロックＢ１〜Ｂ４に通電パルスＥ
Ｎ１〜ＥＮ４を出力する比較器であり、ブロック数に対
応する数だけ設けられる。
【００１２】また、図３は図２中のセレクタ７の部分を
示す構成図であり、このセレクタ７は例えば１つの周知
のＩＣにより構成されており、各端子Ａ０〜Ａ３にはそ
れぞれ４ビットの階調データが入力され、端子Ａ４に
は、各ビットの論理和をとる論理和回路１３の出力が、
端子Ａ５には各ビットの論理積をとる論理積回路１４の
出力がそれぞれ入力される。また、端子Ａ６にはハイレ
ベルが、端子Ａ７にはローレベルがそれぞれ入力される
と共に、端子ＳＥＬにはデコーダ８からの選択信号が入
力される。
示す構成図であり、このセレクタ７は例えば１つの周知
のＩＣにより構成されており、各端子Ａ０〜Ａ３にはそ
れぞれ４ビットの階調データが入力され、端子Ａ４に
は、各ビットの論理和をとる論理和回路１３の出力が、
端子Ａ５には各ビットの論理積をとる論理積回路１４の
出力がそれぞれ入力される。また、端子Ａ６にはハイレ
ベルが、端子Ａ７にはローレベルがそれぞれ入力される
と共に、端子ＳＥＬにはデコーダ８からの選択信号が入
力される。
【００１３】ここで、以上のように構成されたサーマル
ヘッドに基づいて本発明方法を説明する。まず、メモリ
６においては例えば４ビットよりなる１ライン分の階調
データがすでに記憶されているものとする。１ラインの
記録開始時には、アドレスカウンタ９と転送カウンタ１
０とがリセットされた後、アドレスカウンタ９は、図示
しないクロックに同期して１ライン分のメモリアドレス
信号を順次出力して行く。するとメモリ６は、このアド
レス信号に同期して１ライン分の階調データをセレクタ
７に向けて出力する。
ヘッドに基づいて本発明方法を説明する。まず、メモリ
６においては例えば４ビットよりなる１ライン分の階調
データがすでに記憶されているものとする。１ラインの
記録開始時には、アドレスカウンタ９と転送カウンタ１
０とがリセットされた後、アドレスカウンタ９は、図示
しないクロックに同期して１ライン分のメモリアドレス
信号を順次出力して行く。するとメモリ６は、このアド
レス信号に同期して１ライン分の階調データをセレクタ
７に向けて出力する。
【００１４】一方、デコーダ８には、表１に示すように
転送カウンタの値とアドレスカウンタ９からの信号とを
対応させて送出すべき選択信号が予め記憶されており、
ヘッドの各ブロックに同期した所定のアドレス期間、所
定の選択信号をセレクタ７に向けて出力する。また、ラ
ッチパルスＬＴは、１回のデータ転送が終了する毎に発
生し、その時のシフトレジスタ５の内容がラッチ４にて
保持される。
転送カウンタの値とアドレスカウンタ９からの信号とを
対応させて送出すべき選択信号が予め記憶されており、
ヘッドの各ブロックに同期した所定のアドレス期間、所
定の選択信号をセレクタ７に向けて出力する。また、ラ
ッチパルスＬＴは、１回のデータ転送が終了する毎に発
生し、その時のシフトレジスタ５の内容がラッチ４にて
保持される。
【００１５】
【表１】
【００１６】この結果、１回目のデータ転送時ＴＤ１に
はブロックＢ１（Ｒ０〜Ｒ２５５）に４ビット階調デー
タの内の２0 ビットのデータが、ブロックＢ２（Ｒ２５
６〜Ｒ５１１）には２1 ビットのデータが、ブロックＢ
３（Ｒ５１２〜Ｒ７６７）には２2 ビットのデータが、
ブロックＢ４（Ｒ７６８〜Ｒ１０２３）には２3 ビット
のデータがヘッドデータとしてそれぞれ転送される。こ
の時の状態は図５に示される。このようにして、１回目
のデータ転送ＴＤ１が終了すると、アドレスカウンタ９
はラッチパルスＬＴを出力し、先のヘッドデータをラッ
チ４に保持させると共に、転送カウンタ１０を１だけカ
ウントアップさせる。
はブロックＢ１（Ｒ０〜Ｒ２５５）に４ビット階調デー
タの内の２0 ビットのデータが、ブロックＢ２（Ｒ２５
６〜Ｒ５１１）には２1 ビットのデータが、ブロックＢ
３（Ｒ５１２〜Ｒ７６７）には２2 ビットのデータが、
ブロックＢ４（Ｒ７６８〜Ｒ１０２３）には２3 ビット
のデータがヘッドデータとしてそれぞれ転送される。こ
の時の状態は図５に示される。このようにして、１回目
のデータ転送ＴＤ１が終了すると、アドレスカウンタ９
はラッチパルスＬＴを出力し、先のヘッドデータをラッ
チ４に保持させると共に、転送カウンタ１０を１だけカ
ウントアップさせる。
【００１７】引き続き２回目のデータ転送ＴＤ２が表１
に従って実行されるが、この時同時にＲＯＭ１１からは
各ブロック毎の通電時間を示すデータが各比較器１２へ
出力され、各比較器１２はこの通電時間データと先のア
ドレスカウンタの出力とを比較することによって各ブロ
ック毎に、各ビットの重さに対応した通電パルスＥＮ１
〜ＥＮ４を出力することになる。以下同様に、所定の回
数だけデータ転送を繰り返すことによってヘッド上の各
ブロックＢ１〜Ｂ４には図４（ｃ）に示すような通電パ
ルスＥＮ１〜ＥＮ４が出力される。すなわち、或る任意
の同一時刻において各ブロックＢ１〜Ｂ４には異なるビ
ットに対応した通電が行われている。
に従って実行されるが、この時同時にＲＯＭ１１からは
各ブロック毎の通電時間を示すデータが各比較器１２へ
出力され、各比較器１２はこの通電時間データと先のア
ドレスカウンタの出力とを比較することによって各ブロ
ック毎に、各ビットの重さに対応した通電パルスＥＮ１
〜ＥＮ４を出力することになる。以下同様に、所定の回
数だけデータ転送を繰り返すことによってヘッド上の各
ブロックＢ１〜Ｂ４には図４（ｃ）に示すような通電パ
ルスＥＮ１〜ＥＮ４が出力される。すなわち、或る任意
の同一時刻において各ブロックＢ１〜Ｂ４には異なるビ
ットに対応した通電が行われている。
【００１８】この時のヘッドに流れるヘッド電流Ｉ
THは、各ブロックＢ１〜Ｂ４に同時に流れる電流の総和
となり、図４（ｄ）に示される。これにより、各ブロッ
クＢ１〜Ｂ４毎に通電するビット順序は異なるが、全体
として各発熱体には階調データの各ビットの重さに対応
したパルス幅での通電が行われることになり１ライン分
の階調記録が行われる。ここで各ビットに対応する通電
パルスの幅はＲＯＭ１１のデータによってブロックＢ１
〜Ｂ４毎に任意に設定可能であり、これにより所望の階
調特性を得たり、ブロック毎の階調特性を補正すること
もできる。
THは、各ブロックＢ１〜Ｂ４に同時に流れる電流の総和
となり、図４（ｄ）に示される。これにより、各ブロッ
クＢ１〜Ｂ４毎に通電するビット順序は異なるが、全体
として各発熱体には階調データの各ビットの重さに対応
したパルス幅での通電が行われることになり１ライン分
の階調記録が行われる。ここで各ビットに対応する通電
パルスの幅はＲＯＭ１１のデータによってブロックＢ１
〜Ｂ４毎に任意に設定可能であり、これにより所望の階
調特性を得たり、ブロック毎の階調特性を補正すること
もできる。
【００１９】このように、上述のように各ブロック毎に
異なるビットに対応した通電を行うようにしたので、ヘ
ッド電流の最大電流値ＩM は従来方法（図９及び図１０
参照）とは変わらないが、その持続時間は各ビットに対
応する通電パルスの内の最小パルス時間、図示例にあっ
ては時間Ｔ０で済むためにその分だけ回路設計上の自由
度が増し、電源の低容量化、装置の小型、低価格化を促
進させることが可能となる。尚、上記実施例にあっては
アドレスカウンタ９の出力を比較器１２へ入力して通電
パルスを発生させるようにしたが、これに限定されず、
例えば別途通電パルス用のカウンタを設け、この出力を
上記比較器１２へ入力することによりデータ転送周波数
より高い、或いは低い分解能で通電パルスを制御するこ
ともできる。
異なるビットに対応した通電を行うようにしたので、ヘ
ッド電流の最大電流値ＩM は従来方法（図９及び図１０
参照）とは変わらないが、その持続時間は各ビットに対
応する通電パルスの内の最小パルス時間、図示例にあっ
ては時間Ｔ０で済むためにその分だけ回路設計上の自由
度が増し、電源の低容量化、装置の小型、低価格化を促
進させることが可能となる。尚、上記実施例にあっては
アドレスカウンタ９の出力を比較器１２へ入力して通電
パルスを発生させるようにしたが、これに限定されず、
例えば別途通電パルス用のカウンタを設け、この出力を
上記比較器１２へ入力することによりデータ転送周波数
より高い、或いは低い分解能で通電パルスを制御するこ
ともできる。
【００２０】また、図２中における破線内のＲＯＭ１１
及び各比較器１２は１つのＲＯＭで構成することがで
き、この場合、図６に示すように２0 ビットに対応する
パルス幅Ｔ０及び２1 ビットに対応するパルス幅Ｔ１
が、それぞれデータ転送期間Ｔの１／２以下であるなら
ば、データ転送期間Ｔの中点Ｐを起点として転送終了方
向に一方のビット、例えば２0 ビットに対応するパルス
を発生させ、この同じ起点から転送開始方向に他方のビ
ット、例えば２1 ビットに対応するパルスを発生させる
ことにより、２0 ビットに対応する発熱体ブロックと２
1 ビットに対応する発熱体ブロックとが同時に通電され
ることがなく、異なった時間に通電させるようにするこ
とができる。この時の通電パルスＥＮ１〜ＥＮ４の出力
状態は表２に示される。
及び各比較器１２は１つのＲＯＭで構成することがで
き、この場合、図６に示すように２0 ビットに対応する
パルス幅Ｔ０及び２1 ビットに対応するパルス幅Ｔ１
が、それぞれデータ転送期間Ｔの１／２以下であるなら
ば、データ転送期間Ｔの中点Ｐを起点として転送終了方
向に一方のビット、例えば２0 ビットに対応するパルス
を発生させ、この同じ起点から転送開始方向に他方のビ
ット、例えば２1 ビットに対応するパルスを発生させる
ことにより、２0 ビットに対応する発熱体ブロックと２
1 ビットに対応する発熱体ブロックとが同時に通電され
ることがなく、異なった時間に通電させるようにするこ
とができる。この時の通電パルスＥＮ１〜ＥＮ４の出力
状態は表２に示される。
【００２１】
【表２】
【００２２】このように２0 ビットに対応するブロック
と２1 ビットに対応するブロックとが同時に発熱するこ
とはないので、最大同時通電ブロック数を４個から３個
に減少でき、図６（ｄ）に示すように最大ヘッド電流は
先の実施例の最大ヘッド電流ＩM の３／４で済み、電源
や装置の一層の低容量化、小型化を図ることができる。
更には、図７及び図８に示すようにサーマルヘッドを先
の実施例よりも少ない数、例えば２つのブロック（例え
ば先のブロックＢ１、Ｂ２と先のブロックＢ３、Ｂ４）
に分割し、一方のブロックはデータ転送開始時刻を起点
とし、他方のブロックはデータ転送終了時刻を起点とし
て通電パルスＥＮ１〜ＥＮ４を発生させ、両ブロックの
通電時間の合計がデータ転送期間より長くならないよう
に設定すれば、更に同時通電ブロック数を減らすことが
でき、例えば最大ヘッド電流ＩMを１／２に減らすこと
ができる。
と２1 ビットに対応するブロックとが同時に発熱するこ
とはないので、最大同時通電ブロック数を４個から３個
に減少でき、図６（ｄ）に示すように最大ヘッド電流は
先の実施例の最大ヘッド電流ＩM の３／４で済み、電源
や装置の一層の低容量化、小型化を図ることができる。
更には、図７及び図８に示すようにサーマルヘッドを先
の実施例よりも少ない数、例えば２つのブロック（例え
ば先のブロックＢ１、Ｂ２と先のブロックＢ３、Ｂ４）
に分割し、一方のブロックはデータ転送開始時刻を起点
とし、他方のブロックはデータ転送終了時刻を起点とし
て通電パルスＥＮ１〜ＥＮ４を発生させ、両ブロックの
通電時間の合計がデータ転送期間より長くならないよう
に設定すれば、更に同時通電ブロック数を減らすことが
でき、例えば最大ヘッド電流ＩMを１／２に減らすこと
ができる。
【００２３】
【発明の効果】以上説明したように、本発明の階調記録
方法によれば、次のように優れた作用効果を発揮するこ
とができる。複数の発熱体を複数のブロックに分割して
ブロック毎に異なるビットに対応した通電を行うように
したので、最大電流値が従来方法と変わらない場合には
その持続時間を各ビットに対応する通電パルスの内の最
小パルス時間となるように短くすることができる。従っ
て、電源及び装置の低容量化、小型化及び低価格化を図
ることができる。また、同時に通電される発熱体のブロ
ック数を制限することにより最大ヘッド電流を抑制する
ことができ、その分だけ電源及び装置の低容量化、小型
化及び低価格化を一層図ることができる。
方法によれば、次のように優れた作用効果を発揮するこ
とができる。複数の発熱体を複数のブロックに分割して
ブロック毎に異なるビットに対応した通電を行うように
したので、最大電流値が従来方法と変わらない場合には
その持続時間を各ビットに対応する通電パルスの内の最
小パルス時間となるように短くすることができる。従っ
て、電源及び装置の低容量化、小型化及び低価格化を図
ることができる。また、同時に通電される発熱体のブロ
ック数を制限することにより最大ヘッド電流を抑制する
ことができ、その分だけ電源及び装置の低容量化、小型
化及び低価格化を一層図ることができる。
【図１】一般的なサーマルヘッドを示す回路構成図であ
る。
る。
【図２】本発明方法を実現するためのブロック図であ
る。
る。
【図３】図２において用いられるセレクタ部分の具体的
構成図である。
構成図である。
【図４】本発明の階調記録方法による記録タイミングと
電源電流特性を示すタイムチャートである。
電源電流特性を示すタイムチャートである。
【図５】図４中におけるヘッドデータ部分の拡大図であ
る。
る。
【図６】本発明方法の他の実施例を説明するための記録
タイミングと電源電流特性を示すタイムチャートであ
る。
タイミングと電源電流特性を示すタイムチャートであ
る。
【図７】本発明方法の更に他の実施例を説明するための
記録タイミングと電源電流特性を示すタイムチャートで
ある。
記録タイミングと電源電流特性を示すタイムチャートで
ある。
【図８】図７におけるヘッドデータ部分を示す拡大図で
ある。
ある。
【図９】従来の階調記録方法の一例による記録タイミン
グと電源電流特性を示すタイミングチャートである。
グと電源電流特性を示すタイミングチャートである。
【図１０】従来の階調記録方法の他の一例による記録タ
イミングと電源電流特性を示すタイミングチャートであ
る。
イミングと電源電流特性を示すタイミングチャートであ
る。
１…サーマルヘッド、２…駆動用トランジスタ、３…論
理ゲート、４…ラッチ、５…シフトレジスタ、６…メモ
リ、７…セレクタ、８…デコーダ、９…アドレスカウン
タ、１０…転送カウンタ、１１…ＲＯＭ、１２…比較
器、１３…論理和回路、１４…論理積回路、Ｂ１〜Ｂ４
…ブロック、ＥＮ１〜ＥＮ４…通電パルス、ＩM …最大
ヘッド電流、ＩTH…ヘッド電源電流、ＬＴ…ラッチパル
ス、Ｒ…発熱体、Ｔ０〜Ｔ３…パルス幅。
理ゲート、４…ラッチ、５…シフトレジスタ、６…メモ
リ、７…セレクタ、８…デコーダ、９…アドレスカウン
タ、１０…転送カウンタ、１１…ＲＯＭ、１２…比較
器、１３…論理和回路、１４…論理積回路、Ｂ１〜Ｂ４
…ブロック、ＥＮ１〜ＥＮ４…通電パルス、ＩM …最大
ヘッド電流、ＩTH…ヘッド電源電流、ＬＴ…ラッチパル
ス、Ｒ…発熱体、Ｔ０〜Ｔ３…パルス幅。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 3/20 １１５ Ｄ
Claims (1)
- 【請求項１】 サーマルヘッドに配置された複数の発熱
体に、階調を表すデジタルデータの各々のビットに対応
した通電を行うことにより階調記録を行う階調記録方法
において、前記複数の発熱体を２つ以上のブロックに分
割し、各ブロック毎に異なるビットに対応した通電を行
うようにしたことを特徴とする階調記録方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9256993A JP2785642B2 (ja) | 1993-03-26 | 1993-03-26 | 階調記録方法 |
| US08/218,780 US5528275A (en) | 1993-03-26 | 1994-03-28 | Gradational printing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9256993A JP2785642B2 (ja) | 1993-03-26 | 1993-03-26 | 階調記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06278301A true JPH06278301A (ja) | 1994-10-04 |
| JP2785642B2 JP2785642B2 (ja) | 1998-08-13 |
Family
ID=14058064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9256993A Expired - Lifetime JP2785642B2 (ja) | 1993-03-26 | 1993-03-26 | 階調記録方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5528275A (ja) |
| JP (1) | JP2785642B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07290707A (ja) * | 1994-04-22 | 1995-11-07 | Canon Inc | 記録ヘッド及び該記録ヘッドを用いたプリンタ装置及びプリント方法 |
| US7139010B2 (en) | 2003-03-12 | 2006-11-21 | Agfa Gevaert | Thermal head printer and process for printing substantially light-insensitive recording materials |
| US7583975B2 (en) * | 2004-03-08 | 2009-09-01 | Intel Corporation | Adaptive transmit power control in wireless devices |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727771A (en) * | 1980-07-25 | 1982-02-15 | Toshiba Corp | Heat-sensitive recorder |
| US4875056A (en) * | 1986-01-17 | 1989-10-17 | Canon Kabushiki Kaisha | Thermal recording apparatus with variably controlled energization of the heating elements thereof |
| JPS62261461A (ja) * | 1986-05-08 | 1987-11-13 | Victor Co Of Japan Ltd | 感熱転写階調制御装置 |
| JPS62271763A (ja) * | 1986-05-20 | 1987-11-26 | Victor Co Of Japan Ltd | 感熱転写階調制御装置 |
| JPH0686127B2 (ja) * | 1986-06-23 | 1994-11-02 | 興 和 株 式 會 社 | 発熱型画像記録装置 |
-
1993
- 1993-03-26 JP JP9256993A patent/JP2785642B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-28 US US08/218,780 patent/US5528275A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5528275A (en) | 1996-06-18 |
| JP2785642B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4563693A (en) | Gradation recorder | |
| JP3043550B2 (ja) | プリンタの階調データ処理方法及びその装置 | |
| EP1070593B1 (en) | Thermal printer and method of controlling it | |
| JP2785642B2 (ja) | 階調記録方法 | |
| US5142301A (en) | Gradation control circuit for a thermal head | |
| JP2781859B2 (ja) | 画像形成装置 | |
| US6480215B1 (en) | Control device for thermal printer head and printer using the same | |
| JP2618062B2 (ja) | Ｌｅｄ駆動回路装置及びｌｅｄプリントヘッド | |
| JP2589858B2 (ja) | サーマルヘッドの発熱体制御方法 | |
| JP3179962B2 (ja) | Ｌｅｄアレイの駆動制御回路 | |
| JP2772170B2 (ja) | サーマルヘッド駆動回路及び印字装置 | |
| JP2555105B2 (ja) | 印刷装置 | |
| JP2000108397A (ja) | サーマルプリントヘッドの制御方法及び制御装置 | |
| JP2672897B2 (ja) | プリンタ用データカウンタ | |
| JPH058429A (ja) | サーマルヘツド駆動回路装置および印字装置 | |
| JPH02248263A (ja) | サーマルプリンタ | |
| JPH06320794A (ja) | プリントヘッドの駆動方法 | |
| JPH0834140A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JPS63138879A (ja) | 濃度階調制御型サ−マルプリンタ | |
| JPH0834138A (ja) | プリントヘッド駆動回路及びプリントヘッド | |
| JP2001171173A (ja) | Ｌｅｄ表示装置 | |
| JPS63302073A (ja) | 濃度階調制御型サ−マルプリンタ | |
| JPH06143653A (ja) | 多階調サーマル記録装置 | |
| JPH058428A (ja) | サーマルヘツド駆動回路装置および印字装置 | |
| JPH03268956A (ja) | サーマルヘッドの階調制御回路 |