JPH06260936A - デジタル信号処理方法および装置 - Google Patents
デジタル信号処理方法および装置Info
- Publication number
- JPH06260936A JPH06260936A JP5040976A JP4097693A JPH06260936A JP H06260936 A JPH06260936 A JP H06260936A JP 5040976 A JP5040976 A JP 5040976A JP 4097693 A JP4097693 A JP 4097693A JP H06260936 A JPH06260936 A JP H06260936A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- analog signal
- voltage
- digital signal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 入力信号の信号振幅の大小にかかわらず、Ａ
／Ｄ変換およびＤ／Ａ変換時に階調が少なくならないよ
うにする。 【構成】 入力信号のピーク電圧を常に検出してＡ／Ｄ
変換器３およびＤ／Ａ変換器５に上側基準電圧ＶRTとし
て与えるように構成した。 【効果】 振幅が小さい時には、上側基準電圧と下側基
準電圧の差も小さくなるので階調は少なくなることがな
く、かつ、出力アナログ信号の振幅も入力アナログ信号
の振幅と同じになる。
／Ｄ変換およびＤ／Ａ変換時に階調が少なくならないよ
うにする。 【構成】 入力信号のピーク電圧を常に検出してＡ／Ｄ
変換器３およびＤ／Ａ変換器５に上側基準電圧ＶRTとし
て与えるように構成した。 【効果】 振幅が小さい時には、上側基準電圧と下側基
準電圧の差も小さくなるので階調は少なくなることがな
く、かつ、出力アナログ信号の振幅も入力アナログ信号
の振幅と同じになる。
Description
【０００１】
【産業上の利用分野】この発明は、テレビジョン受像機
のＹ／Ｃ分離回路などに適用されるデジタル信号処理方
法および装置に関するものである。
のＹ／Ｃ分離回路などに適用されるデジタル信号処理方
法および装置に関するものである。
【０００２】
【従来の技術】図６は従来のデジタル信号処理回路を示
すブロック図で、１はアナログ信号の入力端子、２はク
ランプ回路、３はＡ／Ｄ変換器、４はデジタル信号処理
部、５はＤ／Ａ変換器、６はアナログ信号の出力端子で
ある。
すブロック図で、１はアナログ信号の入力端子、２はク
ランプ回路、３はＡ／Ｄ変換器、４はデジタル信号処理
部、５はＤ／Ａ変換器、６はアナログ信号の出力端子で
ある。
【０００３】次に動作を説明する。入力端子１から入力
されたアナログ信号は、クランプ回路２で信号の基底部
がＡ／Ｄ変換器３の下側基準電圧ＶRBを越えないように
クランプされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変
換器３は下側規準電圧ＶRBと上側規準電圧ＶRTを基準に
して８ｂｉｔのデジタルデータに変換する。デジタル信
号処理部４は所定の信号処理を施してＤ／Ａ変換器５に
出力する。Ｄ／Ａ変換器５は下側規準電圧ＶRB′と上側
規準電圧ＶRTを基準にして入力データをアナログ信号に
変換し、出力端子６に出力する。
されたアナログ信号は、クランプ回路２で信号の基底部
がＡ／Ｄ変換器３の下側基準電圧ＶRBを越えないように
クランプされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変
換器３は下側規準電圧ＶRBと上側規準電圧ＶRTを基準に
して８ｂｉｔのデジタルデータに変換する。デジタル信
号処理部４は所定の信号処理を施してＤ／Ａ変換器５に
出力する。Ｄ／Ａ変換器５は下側規準電圧ＶRB′と上側
規準電圧ＶRTを基準にして入力データをアナログ信号に
変換し、出力端子６に出力する。
【０００４】
【発明が解決しようとする課題】従来のデジタル信号処
理回路は、Ａ／Ｄ変換器およびＤ／Ａ変換器の下側およ
び上側基準電圧がそれぞれ固定されているため、入力さ
れたアナログ信号の振幅が大きい場合は、図７（ａ）に
示すように多階調のデジタル信号に変換できる。しか
し、振幅が小さい場合は、図７（ｂ）に示すように入力
信号に対する信号処理の階調が少なくなり、信号対雑音
比（Ｓ／Ｎ）が低下するという問題点があった。
理回路は、Ａ／Ｄ変換器およびＤ／Ａ変換器の下側およ
び上側基準電圧がそれぞれ固定されているため、入力さ
れたアナログ信号の振幅が大きい場合は、図７（ａ）に
示すように多階調のデジタル信号に変換できる。しか
し、振幅が小さい場合は、図７（ｂ）に示すように入力
信号に対する信号処理の階調が少なくなり、信号対雑音
比（Ｓ／Ｎ）が低下するという問題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、入力信号の振幅が小さい場合
でも階調数の多いデジタル信号に変換してＳ／Ｎのよい
信号処理が行えるデジタル信号処理回路を得ることを目
的とする。
るためになされたもので、入力信号の振幅が小さい場合
でも階調数の多いデジタル信号に変換してＳ／Ｎのよい
信号処理が行えるデジタル信号処理回路を得ることを目
的とする。
【０００６】
【課題を解決するための手段】この発明に係わるデジタ
ル信号処理方法は、入力されたアナログ信号をＡ／Ｄ変
換器によってデジタル信号に変換し、この変換されたデ
ジタル信号をデジタル処理してのち、Ｄ／Ａ変換器によ
ってアナログ信号に変換するものにおいて、Ａ／Ｄ変換
器およびＤ／Ａ変換器の作動基準値を、入力されたアナ
ログ信号の最大値に応じて変動させるようにしたもので
ある。
ル信号処理方法は、入力されたアナログ信号をＡ／Ｄ変
換器によってデジタル信号に変換し、この変換されたデ
ジタル信号をデジタル処理してのち、Ｄ／Ａ変換器によ
ってアナログ信号に変換するものにおいて、Ａ／Ｄ変換
器およびＤ／Ａ変換器の作動基準値を、入力されたアナ
ログ信号の最大値に応じて変動させるようにしたもので
ある。
【０００７】また、Ｄ／Ａ変換器の作動基準値を入力さ
れたアナログ信号の最大値に応じて変動させると共に、
デジタル信号の処理に要する時間遅延させるようにした
ものである。
れたアナログ信号の最大値に応じて変動させると共に、
デジタル信号の処理に要する時間遅延させるようにした
ものである。
【０００８】この発明に係るデジタル信号処理装置は、
入力信号のピーク電圧を検出し、その検出されたピーク
値より僅かに高い電圧値をＡ／Ｄ変換およびＤ／Ａ変換
の上側基準電圧に設定するようにしたものである。
入力信号のピーク電圧を検出し、その検出されたピーク
値より僅かに高い電圧値をＡ／Ｄ変換およびＤ／Ａ変換
の上側基準電圧に設定するようにしたものである。
【０００９】また、Ａ／Ｄ変換用の基準電圧とは別に、
デジタル信号処理に要する時間だけ遅延させた入力アナ
ログ信号にもとづいて、Ｄ／Ａ変換用の基準電圧を発生
するようにしたものである。
デジタル信号処理に要する時間だけ遅延させた入力アナ
ログ信号にもとづいて、Ｄ／Ａ変換用の基準電圧を発生
するようにしたものである。
【００１０】また、振幅が上下方向に変動するアナログ
信号にあっては、上側および下側ピーク値に応じた上側
および下側基準電圧を発生しこの上側および下側基準電
圧を基準にしてＡ／Ｄ変換およびＤ／Ａ変換を行うよう
にしたものである。
信号にあっては、上側および下側ピーク値に応じた上側
および下側基準電圧を発生しこの上側および下側基準電
圧を基準にしてＡ／Ｄ変換およびＤ／Ａ変換を行うよう
にしたものである。
【００１１】
【作用】この発明によれば、Ａ／Ｄ変換およびＤ／Ａ変
換を入力されたアナログ信号の振幅の大小に応動する上
側基準電圧および下側基準電圧でＡ／Ｄ変換およびＤ／
Ａ変換するので、振幅の小さい入力信号であっても階調
数の多いデジタル信号に変換して信号処理を行うことが
できる。
換を入力されたアナログ信号の振幅の大小に応動する上
側基準電圧および下側基準電圧でＡ／Ｄ変換およびＤ／
Ａ変換するので、振幅の小さい入力信号であっても階調
数の多いデジタル信号に変換して信号処理を行うことが
できる。
【００１２】また、デジタル信号処理に要する時間が無
視できないほど長いときは、Ｄ／Ａ変換器に与える基準
電圧を上記処理に要する時間だけ遅らせて与えるので、
Ａ／Ｄ変換時の基準値でもってＤ／Ａ変換できる。
視できないほど長いときは、Ｄ／Ａ変換器に与える基準
電圧を上記処理に要する時間だけ遅らせて与えるので、
Ａ／Ｄ変換時の基準値でもってＤ／Ａ変換できる。
【００１３】また、Ａ／Ｄ変換用の基準値とは別に、デ
ジタル信号処理に要する時間だけ遅延させた入力アナロ
グ信号からＤ／Ａ変換用の基準電圧を作成するようにし
たので、Ａ／Ｄ変換時の基準値に則した任意のＤ／Ａ変
換基準電圧に設定することができる。
ジタル信号処理に要する時間だけ遅延させた入力アナロ
グ信号からＤ／Ａ変換用の基準電圧を作成するようにし
たので、Ａ／Ｄ変換時の基準値に則した任意のＤ／Ａ変
換基準電圧に設定することができる。
【００１４】また、音声信号のように上側と下側の振幅
が変動するアナログ信号であっても、上側および下側の
ピーク値にもとづいて上側および下側基準電圧を発生し
てＡ／Ｄ変換およびＤ／Ａ変換するので、音声信号につ
いてもＳ／Ｎのよいデジタル信号処理を行うことができ
る。
が変動するアナログ信号であっても、上側および下側の
ピーク値にもとづいて上側および下側基準電圧を発生し
てＡ／Ｄ変換およびＤ／Ａ変換するので、音声信号につ
いてもＳ／Ｎのよいデジタル信号処理を行うことができ
る。
【００１５】
【実施例】実施例１．図１はこの発明の実施例１のブロ
ック回路図で、図６と同一部分にはそれぞれ同一符号を
付して説明を省略する。図において７はピーク検出回
路、８は上側規準電圧発生回路で、上側規準電圧ＶRT1
および下側規準電圧ＶRB1 は、Ａ／Ｄ変換器３とＤ／Ａ
変換器５にそれぞれ与えられる。
ック回路図で、図６と同一部分にはそれぞれ同一符号を
付して説明を省略する。図において７はピーク検出回
路、８は上側規準電圧発生回路で、上側規準電圧ＶRT1
および下側規準電圧ＶRB1 は、Ａ／Ｄ変換器３とＤ／Ａ
変換器５にそれぞれ与えられる。
【００１６】次に動作を説明する。ピーク検出回路７
は、入力されたアナログ信号のピーク電圧を検出し、上
側基準電圧発生回路８によって、入力されたピーク電圧
よりも予め定められた僅かに高い上側規準電圧ＶRT1 を
発生する。Ａ／Ｄ変換器３は上側規準電圧ＶRT1 と下側
基準電圧値ＶRB1 を基準にして基底部が下側基準電圧Ｖ
RB1 以上にクランプされたアナログ信号を８ｂｉｔのデ
ジタルデータに変換する。
は、入力されたアナログ信号のピーク電圧を検出し、上
側基準電圧発生回路８によって、入力されたピーク電圧
よりも予め定められた僅かに高い上側規準電圧ＶRT1 を
発生する。Ａ／Ｄ変換器３は上側規準電圧ＶRT1 と下側
基準電圧値ＶRB1 を基準にして基底部が下側基準電圧Ｖ
RB1 以上にクランプされたアナログ信号を８ｂｉｔのデ
ジタルデータに変換する。
【００１７】このデジタルデータは、デジタル信号処理
部４で信号処理されたのち、Ｄ／Ａ変換器５に入力さ
れ、上側基準電圧ＶRT1 と下側規準電圧ＶRB1 を基準に
してアナログ信号にＤ／Ａ変換される。
部４で信号処理されたのち、Ｄ／Ａ変換器５に入力さ
れ、上側基準電圧ＶRT1 と下側規準電圧ＶRB1 を基準に
してアナログ信号にＤ／Ａ変換される。
【００１８】この実施例によれば、入力アナログ信号の
振幅が小さい場合も、図２（ｂ）に示すように、振幅が
大きいとき（図２（ａ））と同様に多階調でＡ／Ｄ変換
でき、またＤ／Ａ変換によって得られるアナログ信号の
振幅は、Ａ／Ｄ変換時と同じ振幅に再生することができ
る。
振幅が小さい場合も、図２（ｂ）に示すように、振幅が
大きいとき（図２（ａ））と同様に多階調でＡ／Ｄ変換
でき、またＤ／Ａ変換によって得られるアナログ信号の
振幅は、Ａ／Ｄ変換時と同じ振幅に再生することができ
る。
【００１９】実施例２．図３は、この発明の実施例２の
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、９は遅延線
で、上側規準電圧発生回路８からＤ／Ａ変換器５に入力
される上側規準電圧ＶRT1 を、デジタル信号処理部４に
おける信号処理時間だけ遅延させるものである。
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、９は遅延線
で、上側規準電圧発生回路８からＤ／Ａ変換器５に入力
される上側規準電圧ＶRT1 を、デジタル信号処理部４に
おける信号処理時間だけ遅延させるものである。
【００２０】この実施例２によれば、入力アナログ信号
の振幅変動が大きい場合でも、Ｄ／Ａ変換器に遅延線９
を介して上側規準電圧ＶRT1 が供給されているので、入
力アナログ信号の振幅変動に伴って上側規準電圧が変化
し、入力時の振幅に正しくＤ／Ａ変換された出力アナロ
グ信号が得られる。
の振幅変動が大きい場合でも、Ｄ／Ａ変換器に遅延線９
を介して上側規準電圧ＶRT1 が供給されているので、入
力アナログ信号の振幅変動に伴って上側規準電圧が変化
し、入力時の振幅に正しくＤ／Ａ変換された出力アナロ
グ信号が得られる。
【００２１】実施例３．図４は、この発明の実施例３の
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、１０は遅延線
で、入力されたアナログ信号を、デジタル信号処理部４
における遅延時間だけ遅延させて、第２のピーク検出回
路１１に入力する。１２はＤ／Ａ上側規準電圧発生回路
で、第２のピーク検出回路１１から入力されるピーク値
よりも予め定められた僅かに高い上側規準電圧ＶRT2 を
発生してＤ／Ａ変換器５に入力する。
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、１０は遅延線
で、入力されたアナログ信号を、デジタル信号処理部４
における遅延時間だけ遅延させて、第２のピーク検出回
路１１に入力する。１２はＤ／Ａ上側規準電圧発生回路
で、第２のピーク検出回路１１から入力されるピーク値
よりも予め定められた僅かに高い上側規準電圧ＶRT2 を
発生してＤ／Ａ変換器５に入力する。
【００２２】この実施例３によれば、実施例２と同様に
デジタル信号処理部４における遅延時間を補償できるほ
か、Ｄ／Ａ変換器５の上側規準電圧を任意の値に設定す
ることができる。
デジタル信号処理部４における遅延時間を補償できるほ
か、Ｄ／Ａ変換器５の上側規準電圧を任意の値に設定す
ることができる。
【００２３】なお、デジタル信号処理回路４における遅
延時間が無視できる程度である場合は、遅延線１０は省
略してもよい。
延時間が無視できる程度である場合は、遅延線１０は省
略してもよい。
【００２４】実施例４．図５は、この発明の実施例４の
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、１３は上側ク
ランプ回路で、入力アナログ信号を、そのピーク値が固
定された上側基準電圧ＶRT2 を越えないようにクランプ
する。１４は下側ピーク検出回路で、入力アナログ信号
の下側ピーク電圧を検出する。１５は下側基準電圧発生
回路で、下側ピーク検出回路１４から入力される下側ピ
ーク値よりも予め定められた僅かに低い下側基準電圧Ｖ
RB2 を発生してＡ／Ｄ変換器３およびＤ／Ａ変換器５に
与える。
ブロック回路図で、図１と同一部分にはそれぞれ同一符
号を付して説明を省略する。図において、１３は上側ク
ランプ回路で、入力アナログ信号を、そのピーク値が固
定された上側基準電圧ＶRT2 を越えないようにクランプ
する。１４は下側ピーク検出回路で、入力アナログ信号
の下側ピーク電圧を検出する。１５は下側基準電圧発生
回路で、下側ピーク検出回路１４から入力される下側ピ
ーク値よりも予め定められた僅かに低い下側基準電圧Ｖ
RB2 を発生してＡ／Ｄ変換器３およびＤ／Ａ変換器５に
与える。
【００２５】この実施例４によれば、実施例１と同様の
効果が得られる。
効果が得られる。
【００２６】実施例５．実施例１〜３では、ある電圧を
基底にして振幅が変動するアナログ信号を対象とした
が、音声信号のように、ある電圧を中心にして上下方向
に振幅が変動する場合には、上側および下側のピーク値
を検出し、そのピーク値を僅かに越えるレベルの上側お
よび下側基準電圧を発生し、その基準電圧を用いてＡ／
Ｄ変換およびＤ／Ａ変換すれば、この発明の効果が得ら
れる。
基底にして振幅が変動するアナログ信号を対象とした
が、音声信号のように、ある電圧を中心にして上下方向
に振幅が変動する場合には、上側および下側のピーク値
を検出し、そのピーク値を僅かに越えるレベルの上側お
よび下側基準電圧を発生し、その基準電圧を用いてＡ／
Ｄ変換およびＤ／Ａ変換すれば、この発明の効果が得ら
れる。
【００２７】
【発明の効果】この発明によれば、入力アナログ信号の
ピーク値に応じてＡ／Ｄ変換器およびＤ／Ａ変換器の基
準電圧をピーク値を僅かに越える値に変化させるように
したので、入力アナログ信号の振幅の小さい部分につい
ても多階調のＡ／Ｄ変換が行え、Ｓ／Ｎのよりデジタル
信号処理が行えるとともに、出力アナログ信号の振幅を
入力時と同様にＤ／Ａ変換できるデジタル信号処理回路
が得られる効果がある。
ピーク値に応じてＡ／Ｄ変換器およびＤ／Ａ変換器の基
準電圧をピーク値を僅かに越える値に変化させるように
したので、入力アナログ信号の振幅の小さい部分につい
ても多階調のＡ／Ｄ変換が行え、Ｓ／Ｎのよりデジタル
信号処理が行えるとともに、出力アナログ信号の振幅を
入力時と同様にＤ／Ａ変換できるデジタル信号処理回路
が得られる効果がある。
【００２８】また、クランプした入力アナログ信号のピ
ーク値に応じて発生した基準電圧をデジタル信号処理に
要する時間だけ遅延させてＤ／Ａ変換器に与えるように
したので、デジタル信号処理に長時間を要する場合でも
正確なＤ／Ａ変換が行える効果がある。
ーク値に応じて発生した基準電圧をデジタル信号処理に
要する時間だけ遅延させてＤ／Ａ変換器に与えるように
したので、デジタル信号処理に長時間を要する場合でも
正確なＤ／Ａ変換が行える効果がある。
【００２９】また、入力アナログ信号をデジタル信号処
理に要する時間だけ遅延させ、このアナログ信号のピー
ク値を検出してＤ／Ａ変換器の基準電圧を発生するよう
にしたので、デジタル信号処理に長時間を要する場合で
も正確なＤ／Ａ変換が行えるとともに、Ｄ／Ａ変換基準
電圧をＡ／Ｄ変換器と切り離して任意に調節できる効果
がある。
理に要する時間だけ遅延させ、このアナログ信号のピー
ク値を検出してＤ／Ａ変換器の基準電圧を発生するよう
にしたので、デジタル信号処理に長時間を要する場合で
も正確なＤ／Ａ変換が行えるとともに、Ｄ／Ａ変換基準
電圧をＡ／Ｄ変換器と切り離して任意に調節できる効果
がある。
【００３０】また、音声信号のように、上側および下側
の振幅が変化するアナログ信号についても、Ｓ／Ｎのよ
いデジタル信号処理を行うことができる効果がある。
の振幅が変化するアナログ信号についても、Ｓ／Ｎのよ
いデジタル信号処理を行うことができる効果がある。
【図１】この発明の実施例１のブロック回路図である。
【図２】実施例１のＡ／Ｄ変換波形を示す図である。
【図３】この発明の実施例２のブロック回路図である。
【図４】この発明の実施例３のブロック回路図である。
【図５】この発明の実施例４のブロック回路図である。
【図６】従来のデジタル信号処理回路のブロック回路図
である。
である。
【図７】従来のＡ／Ｄ変換波形を示す図である。
２ クランプ回路 ３ Ａ／Ｄ変換器 ４ デジタル信号処理部 ５ Ｄ／Ａ変換器 ７ ピーク検出回路 ８ 上側基準電圧発生回路 ９ 遅延線 １０ 遅延線 １１ 第２のピーク検出回路 １２ Ｄ／Ａ上側基準電圧発生回路 １３ 上側クランプ回路 １４ 下側ピーク検出回路 １５ 下側基準電圧発生回路
Claims (6)
- 【請求項１】 入力されたアナログ信号をＡ／Ｄ変換器
によってデジタル信号に変換し、この変換されたデジタ
ル信号をデジタル処理してのち、Ｄ／Ａ変換器によって
アナログ信号に変換するものにおいて、上記Ａ／Ｄ変換
器およびＤ／Ａ変換器の作動基準値を、入力されたアナ
ログ信号の最大値に応じて変動させるようにしたことを
特徴とするデジタル信号処理方法。 - 【請求項２】 入力されたアナログ信号をＡ／Ｄ変換器
によってデジタル信号に変換し、この変換されたデジタ
ル信号をデジタル処理してのち、Ｄ／Ａ変換器によって
アナログ信号に変換するものにおいて、上記Ａ／Ｄ変換
器の作動基準値を、入力されたアナログ信号の最大値に
応じて変動させると共に、上記Ｄ／Ａ変換器の作動基準
値を入力されたアナログ信号の最大値に応じて変動さ
せ、かつデジタル信号の処理に要する時間遅延させるよ
うにしたことを特徴とするデジタル信号処理方法。 - 【請求項３】 入力されたアナログ信号の上側または下
側の最大値を検出する手段、この検出値を予め定めた値
だけ越える上側または下側基準電圧を発生する手段、こ
の上側基準電圧と予め設定された下側電圧または下側基
準電圧と予め設定された上側電圧を基準としてＡ／Ｄ変
換およびＤ／Ａ変換を行う手段を備えたデジタル信号処
理装置。 - 【請求項４】 入力されたアナログ信号の上側または下
側の最大値を検出する手段、この検出値を予め定めた値
だけ越える上側または下側基準電圧を発生する手段、こ
の上側基準電圧と予め設定された下側電圧または下側基
準電圧と予め設定された上側電圧を基準としてＡ／Ｄ変
換を行う手段、上側基準電圧と予め設定された下側電圧
または下側基準電圧と予め設定された上側電圧をデジタ
ル信号の処理に要する時間だけ遅延させてＤ／Ａ変換す
る手段を備えたデジタル信号処理装置。 - 【請求項５】 入力されたアナログ信号の上側または下
側の最大値を検出する手段、この検出値を予め定めた値
だけ越える上側または下側基準電圧を発生する手段、こ
の上側基準電圧と予め設定された下側電圧または下側基
準電圧と予め設定された上側電圧を基準としてＡ／Ｄ変
換を行う手段、入力されたアナログ信号をデジタル信号
の処理に要する時間だけ遅延させる手段、この遅延手段
によって遅延されたアナログ信号の上側または下側の最
大値を検出する手段、この検出値を予め定めた値だけ越
える上側または下側基準電圧を発生する手段、この上側
基準電圧と予め設定された下側電圧または下側基準電圧
と予め設定された上側電圧を基準としてＤ／Ａ変換を行
う手段を備えたデジタル信号処理装置。 - 【請求項６】 入力されたアナログ信号の上側および下
側の振幅最大値を検出する手段、これらの検出値を予め
定めた値だけそれぞれ越える上側基準電圧および下側基
準電圧を発生する手段、この上側および下側基準電圧を
基準としてＡ／Ｄ変換およびＤ／Ａ変換を行う手段を備
えたデジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04097693A JP3189187B2 (ja) | 1993-03-02 | 1993-03-02 | デジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04097693A JP3189187B2 (ja) | 1993-03-02 | 1993-03-02 | デジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06260936A true JPH06260936A (ja) | 1994-09-16 |
| JP3189187B2 JP3189187B2 (ja) | 2001-07-16 |
Family
ID=12595478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04097693A Expired - Fee Related JP3189187B2 (ja) | 1993-03-02 | 1993-03-02 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189187B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3924582A1 (de) * | 1988-07-25 | 1990-02-01 | Nissan Motor | Drosselklappen-steuersystem zur radschlupfunterdrueckung bei kraftfahrzeug-brennkraftmaschinen |
| EP0782272A1 (fr) * | 1995-12-29 | 1997-07-02 | THOMSON multimedia | Circuit de traitement numérique à contrÔle de gain |
-
1993
- 1993-03-02 JP JP04097693A patent/JP3189187B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3924582A1 (de) * | 1988-07-25 | 1990-02-01 | Nissan Motor | Drosselklappen-steuersystem zur radschlupfunterdrueckung bei kraftfahrzeug-brennkraftmaschinen |
| EP0782272A1 (fr) * | 1995-12-29 | 1997-07-02 | THOMSON multimedia | Circuit de traitement numérique à contrÔle de gain |
| FR2743243A1 (fr) * | 1995-12-29 | 1997-07-04 | Thomson Multimedia Sa | Circuit de traitement numerique a controle de gain |
| US5835040A (en) * | 1995-12-29 | 1998-11-10 | Thomson Multimedia S.A. | Digital processing circuit with gain control |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3189187B2 (ja) | 2001-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154550A (en) | Method and arrangement for automatically limiting distortion in audio devices | |
| JPH0622172A (ja) | 撮像装置 | |
| JP3277984B2 (ja) | 映像信号処理装置 | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JPH01226284A (ja) | 自動利得制御装置 | |
| JPS6157127A (ja) | 信号変換装置 | |
| JPH05102853A (ja) | Ａ／ｄ変換回路 | |
| JPS59153321A (ja) | Ｄ／ａコンバ−タ | |
| JP3006291B2 (ja) | テレビジョンカメラのアナログ／ディジタル変換装置 | |
| JPH0870394A (ja) | Ａｌｃ／クランプ制御回路 | |
| KR920004928B1 (ko) | A/d 변환기의 상한 기준전압을 공급하는 장치 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPH0323778A (ja) | 映像信号クランプ回路 | |
| JPH04103775U (ja) | テレビジヨン信号の自動利得制御装置 | |
| JPH0249075B2 (ja) | ||
| JP3133363B2 (ja) | クランプ回路 | |
| JP2006217453A (ja) | 映像信号処理装置 | |
| JPS6016709A (ja) | 広ダイナミツクレンジ増幅方式 | |
| JPH0786944A (ja) | 映像信号のａ／ｄ変換回路 | |
| JPS63169885A (ja) | 映像信号スライスレベル設定回路 | |
| JPH01170190A (ja) | ディジタルテレビジョン受像機 | |
| JPH07162705A (ja) | 信号処理装置 | |
| JPH05284387A (ja) | 振幅制限回路 | |
| JPS6298974A (ja) | フアクシミリ装置 | |
| JPH0564102A (ja) | 利得調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |