JPS59153321A - D/aコンバ−タ - Google Patents
D/aコンバ−タInfo
- Publication number
- JPS59153321A JPS59153321A JP2716283A JP2716283A JPS59153321A JP S59153321 A JPS59153321 A JP S59153321A JP 2716283 A JP2716283 A JP 2716283A JP 2716283 A JP2716283 A JP 2716283A JP S59153321 A JPS59153321 A JP S59153321A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- output
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の属する技術分野)
本発明はD/Aコンバータ特に電流出力型のVAコンバ
ータに関するものである。
ータに関するものである。
(従来技術)
第1図は従来例の電流出力型D/Aコンバータのブロッ
ク図でその構成は、定電流源1及びD/Aコンバータ回
路2からなっている。
ク図でその構成は、定電流源1及びD/Aコンバータ回
路2からなっている。
次に、この従来例の電流出力型1)/Aコンバータの動
作を簡単に説明する。
作を簡単に説明する。
定電流源1の出力電流は、D/Aコンバータ回路2の基
準入力電流であり、D/Aコン゛バータ回路2において
、ディジタル入力信号に応じた重み付けを施され、アナ
ログ出力電流に変換される。
準入力電流であり、D/Aコン゛バータ回路2において
、ディジタル入力信号に応じた重み付けを施され、アナ
ログ出力電流に変換される。
ところが、定電流源1はその構成素子の特性のバラツキ
により、その出力電流、すなわち、D/Aコンバータ回
路2の基準電流ρ;変動する。この基準電流の変動がD
/Aコンバータ回路2において、重み付けを施され、ア
ナログ出力電流の取シ得る範囲、すなわち、ダイナミッ
クレンジの変動となって現われる。
により、その出力電流、すなわち、D/Aコンバータ回
路2の基準電流ρ;変動する。この基準電流の変動がD
/Aコンバータ回路2において、重み付けを施され、ア
ナログ出力電流の取シ得る範囲、すなわち、ダイナミッ
クレンジの変動となって現われる。
まだ、■C化に適したMO8型トランジスタを使用した
定電流源では、この出力′電流のバラツキがバイポーラ
型のバラツキより大きいので特に問題である。
定電流源では、この出力′電流のバラツキがバイポーラ
型のバラツキより大きいので特に問題である。
第2図は基準電流のバラツキによる出力電流のダイナミ
ックレンジの変動を示している。
ックレンジの変動を示している。
例として、ディジタル入力信号の値が0から255であ
る8ビツトのD/Aコンバータにおいて、バラツキによ
pa、b、cの特性を持つ3種類のD/Aコンバークの
場合を説明する。aの判性を持つJ)/Aコンバータの
出力電流のダイナミックレンジはOからAであり、同様
にbはOからB、CはOからCである。この様に基準電
流のバラツキニより、D/Aコンバータの出力電流のダ
イナミックレンジはAからCまで変動する。この変動は
MOS型の場合、最小のダイナミックレンジをとるもの
の数倍の値にも及ぶ。
る8ビツトのD/Aコンバータにおいて、バラツキによ
pa、b、cの特性を持つ3種類のD/Aコンバークの
場合を説明する。aの判性を持つJ)/Aコンバータの
出力電流のダイナミックレンジはOからAであり、同様
にbはOからB、CはOからCである。この様に基準電
流のバラツキニより、D/Aコンバータの出力電流のダ
イナミックレンジはAからCまで変動する。この変動は
MOS型の場合、最小のダイナミックレンジをとるもの
の数倍の値にも及ぶ。
特に音声合成用LSIの場合には、この変動が音韻の大
きなバラツキになり、素子毎の音電調整という作業が必
要である。また、このバラツキを排除するために、この
D/Aコンバータ素子の選別を行うと、歩留りが低下し
、素子のコストが高くなる。
きなバラツキになり、素子毎の音電調整という作業が必
要である。また、このバラツキを排除するために、この
D/Aコンバータ素子の選別を行うと、歩留りが低下し
、素子のコストが高くなる。
この様に、従来のMOS型の電流出力型D/Aコンバー
タには、その特性のバラツキが大きいという欠点がある
ため、それを使用したシステムにおいて、その出力電流
のバラツキにより、工数1、lυの点でシステムのコス
トが高くなるという問題点が生じている。
タには、その特性のバラツキが大きいという欠点がある
ため、それを使用したシステムにおいて、その出力電流
のバラツキにより、工数1、lυの点でシステムのコス
トが高くなるという問題点が生じている。
(発明の目的)
本発明の目的は、かかる欠点を除去するために、出力の
変動を検出しD/Aコンバータの基W市、流を制御する
事により、素子による出力電流、のバラ−ツキの小さい
D/Aコンバータを提”供することにある。
変動を検出しD/Aコンバータの基W市、流を制御する
事により、素子による出力電流、のバラ−ツキの小さい
D/Aコンバータを提”供することにある。
(発明の構成)
本発明のD/Aコンバータは、アナログ出力電流のバラ
ツキを負荷の両端における電位差として検出する電圧検
出回路と、該電圧検出回路の出力を保持する保持回路と
、前記電圧検出回路の出力に応じて基準電流を発生ずる
定電流源を制御する定電流源制御回路とを含むことから
々っている。
ツキを負荷の両端における電位差として検出する電圧検
出回路と、該電圧検出回路の出力を保持する保持回路と
、前記電圧検出回路の出力に応じて基準電流を発生ずる
定電流源を制御する定電流源制御回路とを含むことから
々っている。
(実施例)
次に、本発明を実施例に基づいて詳細に説明する。
第3図は本発明の一実施例の回路を示すブロック図であ
る。本実施例は、音声音声用MO8LSIの電流出力型
のD/Aコンバータで、図には負荷としてのスピーカも
併せ示しである。
る。本実施例は、音声音声用MO8LSIの電流出力型
のD/Aコンバータで、図には負荷としてのスピーカも
併せ示しである。
本実施例のD/Aコンバーク3は、定電流源4、D/A
コンバータ回路5、電圧検出回路6、保持回路7及び定
電流源制御回路8からなシ、負荷としてスピーカ9より
音声が出力される。
コンバータ回路5、電圧検出回路6、保持回路7及び定
電流源制御回路8からなシ、負荷としてスピーカ9より
音声が出力される。
定電流源4け、そのバラツキの上限が、目標とするダイ
ナミックレンジより低くなる様にしたもので、その出力
を基準電流としてD/Aコンバータ回路5において、デ
ィジタル信号をアナログ出力電流に変換する。電圧検出
回路6は、サンプリング信号が入力されたときに、スピ
ーカー90両端の電位差をサンプリングする。保持回路
7はこのサンプリングされた電圧値を保持する。定電流
源制御回路8は誤差検出回路からなりとの′Φ”王位と
あらかじめ設定しである電圧値との誤差を検出し、この
誤差を最小にする様に定電流源4を制御することにより
その出力である基準電流を制御する。
ナミックレンジより低くなる様にしたもので、その出力
を基準電流としてD/Aコンバータ回路5において、デ
ィジタル信号をアナログ出力電流に変換する。電圧検出
回路6は、サンプリング信号が入力されたときに、スピ
ーカー90両端の電位差をサンプリングする。保持回路
7はこのサンプリングされた電圧値を保持する。定電流
源制御回路8は誤差検出回路からなりとの′Φ”王位と
あらかじめ設定しである電圧値との誤差を検出し、この
誤差を最小にする様に定電流源4を制御することにより
その出力である基準電流を制御する。
次に、本実施例の第大出力電流の設定法について述べる
。
。
第4図に、最大出力電流設定用のディジタル入力信号波
形dを示す。この波形dはディジノル信号の交流的零点
りから始壕り、最大(ll!]Eを通り、零点りで終わ
るガめらかな波形であり、最大価Eを入力する際にスピ
ーカー9からポツプノイズを発生しない様に、この波形
dを用い”る。また、この波形dの周期は、50Hz以
下とし、スピーカー9の出力が感知され々い様にする。
形dを示す。この波形dはディジノル信号の交流的零点
りから始壕り、最大(ll!]Eを通り、零点りで終わ
るガめらかな波形であり、最大価Eを入力する際にスピ
ーカー9からポツプノイズを発生しない様に、この波形
dを用い”る。また、この波形dの周期は、50Hz以
下とし、スピーカー9の出力が感知され々い様にする。
第4図の波形dを音声出力の直前に出力し、最大出力餉
:流(第4図のE入力時のアナログ出力霜4流)時のス
ピーカー9の両端の電位水をサンプリングする。すなわ
ち、第4図のTのタイミングで電圧検出回路6に対して
、サンプリング信号を送り、その時の電圧値を保持回路
7に設定する。これにより、前述の手法で出力電流の最
大価を制御し、Ul:いて出力される音声出力の音量を
一定にする事ができる。すなわち、本実施例の電流出力
型D/Aコンバータはアナログ出力建Lllfrのバラ
ツキを自動的に制御することができる。
:流(第4図のE入力時のアナログ出力霜4流)時のス
ピーカー9の両端の電位水をサンプリングする。すなわ
ち、第4図のTのタイミングで電圧検出回路6に対して
、サンプリング信号を送り、その時の電圧値を保持回路
7に設定する。これにより、前述の手法で出力電流の最
大価を制御し、Ul:いて出力される音声出力の音量を
一定にする事ができる。すなわち、本実施例の電流出力
型D/Aコンバータはアナログ出力建Lllfrのバラ
ツキを自動的に制御することができる。
(発明の効果)
以上詳細に鉄門したとおυ、本発明によるD/Aコンバ
ータは、前述の構成をとることにより、アナログ出力電
流のバラツキを自動的に制御できるので、実質的にバラ
ツキの小さい均一な特性の素子が得られるという効果を
有する。
ータは、前述の構成をとることにより、アナログ出力電
流のバラツキを自動的に制御できるので、実質的にバラ
ツキの小さい均一な特性の素子が得られるという効果を
有する。
従って、本発明によるD/Aコンバータを使用する事に
より、出力電流のバラツキによる訓整工数の削減ができ
、D/Aコンバータを用いるシステムコストの低減に有
効である。
より、出力電流のバラツキによる訓整工数の削減ができ
、D/Aコンバータを用いるシステムコストの低減に有
効である。
才だ、本発明の1)/Aコンバータと前述の実施例によ
る最大出力電流設定法を用いれば、負荷(実施例の場合
のスピーカー)のインピーダンスのバラツキによる、音
量のバラツキに対する制御にも、本発明は有効である。
る最大出力電流設定法を用いれば、負荷(実施例の場合
のスピーカー)のインピーダンスのバラツキによる、音
量のバラツキに対する制御にも、本発明は有効である。
さらに、本発明によるD/Aコンバータの特徴である電
圧検出回路、保持回路及び定電流源制御回路1j芥易に
IC化できることは公知であム特に特性的にバラツキの
多いMO8ICのD/Aコンバータに対して本発明は有
効である。
圧検出回路、保持回路及び定電流源制御回路1j芥易に
IC化できることは公知であム特に特性的にバラツキの
多いMO8ICのD/Aコンバータに対して本発明は有
効である。
第1図は従来例の電流出力型のD/Aコンバータのブロ
ック図、第2回は基準電流のバラツキによる出力型、流
のダイナミックレンジの関係の鮫明図、第3図は本発明
の一実施例の回路を示すブロック図及び第4図は最大出
力電流設定用のディジタル入力信号波形図である。 図において、1,4・・・・・・定電流源、2,5・・
・・・・D/Aコンバータ回路、3・・・・・・l)/
Aコンバータ、6・・・・・・’ilc圧検出回路、7
・・・・・・保持回路、8・・・・・・定電流源制御回
路。
ック図、第2回は基準電流のバラツキによる出力型、流
のダイナミックレンジの関係の鮫明図、第3図は本発明
の一実施例の回路を示すブロック図及び第4図は最大出
力電流設定用のディジタル入力信号波形図である。 図において、1,4・・・・・・定電流源、2,5・・
・・・・D/Aコンバータ回路、3・・・・・・l)/
Aコンバータ、6・・・・・・’ilc圧検出回路、7
・・・・・・保持回路、8・・・・・・定電流源制御回
路。
Claims (1)
- 【特許請求の範囲】 アナログ出力電流のバラツキを負荷の両端における電位
差として検出する電圧検出回路と、該電圧検出回路の出
力を保持する保持回路と、前記型。 圧検出回路の出力に応じて基準電流を発生する定電流源
を制御する定電流源制御回路とを含むことを特徴とする
D/Aコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2716283A JPS59153321A (ja) | 1983-02-21 | 1983-02-21 | D/aコンバ−タ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2716283A JPS59153321A (ja) | 1983-02-21 | 1983-02-21 | D/aコンバ−タ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59153321A true JPS59153321A (ja) | 1984-09-01 |
Family
ID=12213357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2716283A Pending JPS59153321A (ja) | 1983-02-21 | 1983-02-21 | D/aコンバ−タ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59153321A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6378436U (ja) * | 1986-11-10 | 1988-05-24 | ||
JPS63121320A (ja) * | 1986-11-10 | 1988-05-25 | Advantest Corp | 誤差補正回路付da変換器 |
-
1983
- 1983-02-21 JP JP2716283A patent/JPS59153321A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6378436U (ja) * | 1986-11-10 | 1988-05-24 | ||
JPS63121320A (ja) * | 1986-11-10 | 1988-05-25 | Advantest Corp | 誤差補正回路付da変換器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4377961A (en) | Fundamental frequency extracting system | |
US5473282A (en) | Audio amplifier arrangement | |
JPS59153321A (ja) | D/aコンバ−タ | |
JP3189187B2 (ja) | デジタル信号処理装置 | |
JPS6157127A (ja) | 信号変換装置 | |
JPH11126093A (ja) | 音声入力調整方法および音声入力システム | |
JP3259586B2 (ja) | 音量制御装置およびその方法 | |
JP2601447B2 (ja) | 回路素子特性測定装置 | |
JP2913310B2 (ja) | 音声合成の中断装置 | |
JPS6042916A (ja) | 音声制御装置 | |
JPH03222508A (ja) | 増幅器回路 | |
JPS6232320Y2 (ja) | ||
JPH02176796A (ja) | 音声認識装置 | |
JPS62122465A (ja) | クランプ回路 | |
JPS58215879A (ja) | 自動利得制御装置 | |
JPH056926U (ja) | 音声認識装置用音量調整回路 | |
JP2961210B2 (ja) | 自動入力レベル調整装置 | |
KR890007295Y1 (ko) | 외부 잡음에 의한 음성출력 제어회로 | |
KR940005611Y1 (ko) | 티브이와 음성인식 시스템간 음성출력 자동조절회로 | |
JPH08180582A (ja) | 音声レベル制御装置 | |
CN116633276A (zh) | 供电电压控制方法、音频功放系统、电子设备和芯片 | |
JPS5865447A (ja) | 事務機器の音声出力装置 | |
JPH04354931A (ja) | 直流電圧増幅器 | |
JPS62254193A (ja) | 音声入力装置 | |
JPH06265582A (ja) | 電流検出回路 |