KR920004928B1 - A/d 변환기의 상한 기준전압을 공급하는 장치 - Google Patents
A/d 변환기의 상한 기준전압을 공급하는 장치 Download PDFInfo
- Publication number
- KR920004928B1 KR920004928B1 KR1019890012744A KR890012744A KR920004928B1 KR 920004928 B1 KR920004928 B1 KR 920004928B1 KR 1019890012744 A KR1019890012744 A KR 1019890012744A KR 890012744 A KR890012744 A KR 890012744A KR 920004928 B1 KR920004928 B1 KR 920004928B1
- Authority
- KR
- South Korea
- Prior art keywords
- converter
- signal
- upper limit
- voltage
- peak
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 최대 피크전압 파형도.
제 2 도는 본 발명에 따른 블럭도.
제 3 도는 본 발명에 따른 피크 전압 검출 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : A/D 변환기 2 : 신호처리부
3 : D/A 변환기 4 : 피크전압 검출부
5 : 지연부
본 발명은 제한된 비트수를 갖는 아날로그 /디지탈 변환기에 있어서 하이스피드를 요하는 영상처리용 A/D 변환기의 비트 리솔루션(Resolution)을 향상시키는 A/D 변환시 상한 기준전압을 공급하는 장치에 관한 것이다.
일반적으로 디지탈 영상신호 처리등의 하이스피드용 A/D 변환기의 경우 제 1 도와 같이 최대 피크전압(VT)와 최소 피크전압(VB) 사이에 고정된 스텝으로 A/D변환을 행하기 때문에 비트수를 용이하게 늘릴수 없으며 비트 리솔루션(Resolution)이 제한된다. 이러한 시스템에는 A/D 변환기에서 입력신호를 디지탈 신호로 변경하여 신호처리부에서 필요한 신호처리를 수행한다. 상기 신호처리를 수행한 후 D/A 변환기에서 다시아날로그 신호로 변환하여 출력하게된다. 이때 A/D 변환기의 비트수에 따라 고정된 신호처리를 하게되며 하이스피드용 A/D 변환기의 경우 1 비트를 늘리는데 2배의 하드웨어가 필요하게 되어 가격과 소비전력이 높아지는 문제점이 있었다.
따라서 본 발명의 목적은 입력신호의 피크전압을 검출하여 A/D 변환기의 상한치 기준저압을 가변함으로서 비트 리솔루션(Resolution)을 향상시키는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따른 블럭도로서, 입력되는 아날로그 신호를 디지탈 신호로 변환 출력하는 A/D 변환기(1)와, 상기 A/D 변환기(1)의 디지탈 변환된 신호를 입력하여 신호처리를 하여 출력하는 신호처리부(2)와, 상기 신호처리부(2)의 출력인 디지탈신호를 아날로그 신호로 변환 출력하는 D/A 변환기(3)와, 입력신호의 최대 피크전압을 검출하여 제어전압을 공급하는 피크전압 검출부(4)와, 상기 피크전압 검출부(4)에서 검출된 최대 피크전압을 입력하여 제어전압을 상기 D/A 변환기(3)에 공급할때 상기 신호처리부(2)에서 디지탈신호 처리시 발생되는 딜레이 만큼 지연시켜 타이밍을 맞추어 주기위한 지연부(5)로 구성된다.
제 3 도는 본 발명에 따른 피크전압을 검출파형도이다.
상술한 구성에 의거 제 2, 3 도를 참조하여 상세히 설명한다.
입력되는 아날로그신호를 입력하는 A/D 변환기(1)는 디지탈신호로 변환출력한다. 상기 A/D 변환기(1)의 디지탈신호를 입력하는 신호처리부(2)는 필요한 디지탈 신호를 처리하여 출력한다. 상기 신호처리부(2)의 신호처리된 디지탈 신호를 입력하는 상기 D/A 변환기(3)는 아날로그 신호로 변환 출력한다. 이 때 피크 전압 검출부(4)는 제 3 도와 같이 입력신호의 최대 피크전압(A)을 검출하여 상기 A/D 변환기(1)에서 아날로그 신호를 디지탈 신호로 변환시 상한 기준치 제어전압을 공급하므로서 최대 피크전압(A)와 최소 피크전압(B) 사이에 같은 2n개의 스텝에서도 향상된 비트 리솔루션을 갖도록 한다. 또한 상기 피크전압 검출부(4)에서 검출된 전압을 입력하는 지연부(5)는 상기 신호처리(2)에서 디지탈 신호 처리시에 발생하는 딜레이 만큼 지연시켜 상기 D/A 변환기(3)의 디지탈 신호를 아날로그 신호로 변환시에 타이밍이 정확한 기준 제어 전압을 공급하는 정확한 D/A 변환이 가능하토록 한다.
상술한 바와 같이 입력신호의 피크치를 검출하여 A/D 변환시 상기 기준전압으로 사용하고 신호처리시 발생하는 지연분 만큼 제어전압도 지연시켜 비트 리솔루션을 향상시킬 수 있는 이점이 있다.
Claims (1)
- A/D 변환기(1)와, 신호처리부(2)와, D/A 변환기(3)은 구비한 디지탈 영상신호 처리에 있어 하이스피드를 요하는 A/D 변환기의 상한 기준전압을 공급하는 장치에 있어서, 상기 영상입력 신호의 최대 피크치를 검출하여 상기 A/D 변환기(1)의 상한 기준 전압을 공급하는 피크전압 검출부(4)와, 상기 피크전압 검출부(4)의 검출된 피크전압을 입력하여 신호처리시 발생하는 지연분을 만큼 제어전압을 지연수켜 상기 D/A 변환기(3)의 기준전압으로 공급하는 지연부(5)로 이루어짐을 특징으로 하는 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012744A KR920004928B1 (ko) | 1989-09-04 | 1989-09-04 | A/d 변환기의 상한 기준전압을 공급하는 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012744A KR920004928B1 (ko) | 1989-09-04 | 1989-09-04 | A/d 변환기의 상한 기준전압을 공급하는 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910007289A KR910007289A (ko) | 1991-04-30 |
| KR920004928B1 true KR920004928B1 (ko) | 1992-06-22 |
Family
ID=19289602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012744A KR920004928B1 (ko) | 1989-09-04 | 1989-09-04 | A/d 변환기의 상한 기준전압을 공급하는 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004928B1 (ko) |
-
1989
- 1989-09-04 KR KR1019890012744A patent/KR920004928B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007289A (ko) | 1991-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341218A (en) | Video signals clamping circuit for maintaining DC level of video signals | |
| US11012083B1 (en) | Voltage-to-time-to-digital converter (VTDC) with coarse analog-to-digital converter (ADC) | |
| KR20000031319A (ko) | 디지털 카메라의 아날로그 신호 처리 장치 | |
| US6195133B1 (en) | Digital automatic gain control (AGC) circuit | |
| US5105194A (en) | Time shift two-step analog to digital converter | |
| KR920004928B1 (ko) | A/d 변환기의 상한 기준전압을 공급하는 장치 | |
| JPH07193755A (ja) | デジタルクランプ回路 | |
| JPH0686245A (ja) | 信号処理システム | |
| US4366435A (en) | Power supply utilizing a thyristor | |
| JP3189187B2 (ja) | デジタル信号処理装置 | |
| JPH0529939A (ja) | アナログ−デイジタル変換装置 | |
| KR0124993B1 (ko) | 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| KR200141258Y1 (ko) | 클럭위상 제어장치 | |
| KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
| JPH05219407A (ja) | ビデオ信号のａｇｃ回路 | |
| KR100209889B1 (ko) | 아날로그/디지탈 변환장치 | |
| JPS61112418A (ja) | テレビジヨン信号系のａ／ｄ変換回路 | |
| JP2832078B2 (ja) | 画像信号の黒レベル調整方法 | |
| JP2001339622A (ja) | 映像信号処理装置 | |
| KR19990079358A (ko) | 아날로그/디지털 변환기의 오프셋 보상 회로 | |
| RU2233044C2 (ru) | Устройство автоматического контрастирования телевизионного изображения | |
| JP3538082B2 (ja) | 映像信号処理回路 | |
| KR950010999B1 (ko) | 영상신호의 휘도보정장치 | |
| EP1322969A1 (en) | Rf power measurement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020530 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |