KR0124993B1 - 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법 - Google Patents

샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법

Info

Publication number
KR0124993B1
KR0124993B1 KR1019940034407A KR19940034407A KR0124993B1 KR 0124993 B1 KR0124993 B1 KR 0124993B1 KR 1019940034407 A KR1019940034407 A KR 1019940034407A KR 19940034407 A KR19940034407 A KR 19940034407A KR 0124993 B1 KR0124993 B1 KR 0124993B1
Authority
KR
South Korea
Prior art keywords
signal
video signal
subtracted
input
subtractor
Prior art date
Application number
KR1019940034407A
Other languages
English (en)
Other versions
KR960028166A (ko
Inventor
곽말섭
강봉순
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940034407A priority Critical patent/KR0124993B1/ko
Publication of KR960028166A publication Critical patent/KR960028166A/ko
Application granted granted Critical
Publication of KR0124993B1 publication Critical patent/KR0124993B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Synchronizing For Television (AREA)

Abstract

클럭신호에 의해 동작되면서, 입력된 비디오 신호를 하나의 클럭주기만큼 지연시켜서 출력하는 지연기(10)와 ; 상기한 지연기로부터 입력되는 신호에서 기준치 신호를 감산한 뒤에 이를 제 1 감산신호로서 출력하는 제1 감산기(20)와; 상기한 지연기로부터 입력되는 신호에서 입력 비디오 신호를 감산한 뒤에 이를 제2 감산신호로서 출력하는 제2감산기(30)와; 상기한 제1 감산기로부터 입력되는 제1감산신호를, 상기한 제2 감산기로부터 입력되는 제2감산신호로 나눈 뒤에 이를 오차신호로서 출력하는 디바이더(40)와, 상기한 디바이더로부터 입력되는 오차신호를 이용하여 수평 동기신호를 생성하여 출력하는 수평 동기신호 발생기(50)로 구성되어 있으며; 입력되는 샘플링된 비디오 신호와 다음 샘플링된 비디오 신호간의 기울기를 구하고, 이 기울기를 이용하여 입력 비디오 신호가 기준치와 만나게 되는 시간축상의 위치를 정확하게 산출함으로써 비디오 신호에서 수평 동기신호의 검출위치를 보정할 수가 있는 효과를 갖는 샘플링된 비디오 신호에서 수평 동기신호의 검출기시 오차 보정장치 및 그 방법을 제공한다.

Description

샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법
제1도는 종래의 샘플링된 비디오 신호에서 수평 동기신호의 검출방법을 나타낸 타이밍도이고,
제2도는 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치의 회로 구성도이고,
제3도는 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출기시 오차 보정방법을 나타낸 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 지연기 20,30 : 제1 및 제2 감산기
40 : 디바이더 50 : 수평 동기신호 발생기.
이 발명은 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법에 관한 것으로서, 더욱 상세하게 말하자면 입력되는 샘플링된 비디오 신호와 다음 샘플링된 비디오 신호간의 기울기를 구하고, 이 기울기를 이용하여 입력 비디오 신호가 기준치와 만나게 되는 시간축상의 위치를 정확하게 산출함으로써 비디오 신호에서 수평 동기신호의 검출위치를 보정할 수 가 있는 수평 동기신호의 검출시기 오차 보정장치 및 그 방법에 관한 것이다.
디지틀 신호처리(Digital Signal Processing, DSP)의 기술이 발전함에 따라 비디오 신호의 처리방법이 애널로그 처리 방식에서 디지틀 처리방식으로 변하고 있다.
이와 같이 비디오 신호를 디지틀 방식으로 처리할때, 디지타이즈된 비디오 신호로부터 수평 동기신호를 추출하는 경우가 종종 있다. 예를 들면, 수평 동기신호에 동기된 새로운 클럭신호를 생성하거나, 입력되는 2개의 비디오 신호를 동기시키는 경우에 수평 동기신호가 필요하다.
이하, 첨부된 도면을 참조로 하여 종래의 샘플링된 비디오 신호에서 수평 동기신호의 검출방법에 대하여 설명하기로 한다.
제1도는 종래의 샘플링된 비디오 신호에서 수평 동기신호의 검출방법을 나타낸 타이밍도이다.
제1도에 도시되어 있듯이 종래의 방법에 의하여, 이미 샘플링된 비디오 신호로부터 수평 동기신호를 추출하는 경우에, 압력 비디오 신호에 일정한 기준치를 설정하고, 이 기준치보다 입력 비디오 신호(Yn-2,Yn-1,Yn)가 큰 경우에는1이고, 기준치보다 입력 비디오 신호(Yn+1,Yn+2,Yn+3)가 작은 경우에는 0으로 판단함으로써 수평 동기신호를 검출한다.
그러나, 상기한 종래의 방법에서는, 입력된 비디오 신호가 일정한 샘플링 클럭신호에 의해서 이미 샘플링되어 있기 때문에 상기한 샘플링 클럭신호보다 더 미세한 수평 동기신호는 구할 수가 없느 문제점이 있다. 이러한 문제점은, 수평 동기신호의 정밀도가 샘플링 클럭신호와 같아도 되는 시스템에서는 그다지 문제가 된다고 볼 수는 없지만, 설계하고자 하는 시스템이 샘플링 클럭신호보다 더 미세한 정보를 갖는 수평 동기신호를 필요로 하는 경우에는 매우 심각한 사항이 되고 있다.
이러한 경우에, 기존의 방법으로 시스템을 구현하게 되면 시스템의 효과가 매우 저하되거나 목표치에 도달하기가 어렵게 된다. 또한 , 경우에 따라서는 시스템의 구현이 애시당초 불가능하게 되거나, 기존의 애널로그 처리방법을 택해야만 시스템의 구현이 가능한 경우도 발생하게 된다.
이 발명의 목적은 상기한 바와 같은 종래의 단점을 해결하기 위한 것으로서, 입력되는 샘플링된 비디오 신호와 다음 샘플링된 비디오 신호간의 기울기를 구하고, 이 기울기를 이용하여 입력 비디오 신호가 기준치와 만나게 되는 시간축상의 위치를 정확하게 산출함으로써 비디오 신호에서 수평 동기신호의 검출위치를 보정할 수가 있는 수평 동기 신호의 검출시기 오차 보정장치 및 그 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 장치의 구성은, 클럭 신호에 의해 동작되면서, 입력된 비디오 신호를 하나의 클럭주기만큼 지연시켜서 출력하는 지연기와, 상기한 지연기로부터 입력되는 신호에서 기준치 신호를 감산한 뒤에 이를 제1 감산신호로서 출력하는 제1 감산기와, 상기한 지연기로부터 입력되는 신호에서 입력 비디오 신호를 감산한 뒤에 이를 제2감산신호로서 출력하는 제2 감산기와, 상기한 제1 감산기로부터 입력되는 제1감산신호를, 상기한 제2 감산기로부터 입력되는 제2감산신호로 나눈 뒤에 이를 오차신호로서 출력하는 디바이더와, 상기한 디바이더로부터 입력되는 오차신호를 이용하여 수평 동기신호를 생성하여 출력하는 수평 동기신호 발생기로 이루어진다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 방법의 구성은, 지연기를 이용하여 입력된 비디오 신호(Yn)가 하나의 클럭주기만큼 지연될 수 있도록 하는 단계와, 감산기를 이용하여 지역된 비디오 신호(Yn)와 기준치가 감산된 제 1 감산신호(Yn-기준치)를 생성하는 단계와, 감산기를 이용하여 지연된 비디오 신호(Yn)와 새롭게 입력된 비디오신호(Yn+1)가 감산된 제2감산신호(Yn-Yn+1)를 생성하는 단계와, 디바이더를 이용하여 상기한 제1감산신호(Yn-기준치)를 상기한 제2감산신호(Yn-Yn+1)로 나눈 오차신호[△=(Yn-기준치)/ (Yn-(Yn+1)]를 생성하는 단계와, 상기한 오차신호(△)를 이용하여 수평 동기신호의 검출위치를 보정하는 단계로 이루어진다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제2도는 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치의 회로 구성도이다.
제2도에 도시되어 있듯이 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치의 구성은, 입력 비디오 신호선과 클럭 신호선(CLOCK)에 입력단이 연결되어 있는 지연기(10)와, 기준치 신호선과 지연기(10)의 출력단에 입력단이 연결되어 있는 제1 감산기(20)와, 입력 비디오 신호선과 지연기(10)의 출력단에 입력단이 연결되어 있는 제2 감산기(30)와, 제1 감산기(20)와 제2 감산기(30)의 출력단에 입력단이 연결되어 있는 디바이더(40)와, 디바이더(40)의 출력단에 입력단이 연결되어 있는 수평 동기신호 발생기(50)로 이루어진다.
제3도는 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평동기신호의 검출시기 오차 보정방법을 나타낸 타이밍도이다.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정방법은, 지연기(10)를 이용하여 입력된 비디오 신호(Yn)가 하나의 클럭주기만큼 지연될 수 있도록 하는 단계와, 감산가(20)를 이용하여 지연된 비디오신호(Yn)와 기준치가 감산된 제1감산신호(Yn-기준치)를 생성하는 단계와, 감산기(30)를 이용하여 지연된 비디오 신호(Yn)와 새롭게 입력된 비디오 신호(Yn+1)가 감산된 제2감산신호(Yn-Yn+1)를 생성하는 단계와, 디바이더(40)를 이용하여 상기한 제1감산신호(Yn-기준치)를 상기한 제2감산신호(Yn-Yn+1)로 나눈 오차신호[△=(Yn-기준치)/ (Yn-Yn+1)]를 생성하는 단계와, 상기한 오차신호(△)를 이용하여 수평 동기신호의 검출위치를 보정하는 단계로 이루어진다.
이 발명의 실시예에서는, 비디오 신호에서의 수평 동기신호의 검출시기 오차 보정방법을 하드웨어적으로 구성한 것을 제2도에 도시하고 있으나, 이를 마이크로 컨트로러를 이용하여 소프트웨어적으로 구성할 수도 있다.
상기한 구성에 의한, 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출기시 오차 보정장치 및 그 방법의 작용은 다음과 같다.
전원이 인가되면, 이 발명의 실시예에 따른 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치의 동작이 시작된다.
동작이 시작되면, 샘플링된 비디오 신호(Yn)가 지연기로 입력되어, 지연기(10)에 의해서 하나의 클럭주기 만큼 지연되어 제1 감산기(20)와 제2 감산기(20)로 출력된다.
지연기(10)로부터 샘플링된 비디오 신호(Yn)가 입력되면, 제1 감산기(20)는 지연된 비디오 신호(Yn)로부터 기준치 신호를 감산한 제1감산신호(Yn-기준치)를 생성하여 디바이더(40)로 출력한다.
또한, 지연기(10)로부터 샘플링된 비디오 신호(Yn)가 입력되며, 제2감산기(30)는 지연된 비디오 신호(Yn)로부터 새롭게 입력된 비디오 신호(Yn+1)를 감산한 제2감산신호(Yn-Yn+1)를 생성하여 디바이더(40)로 출력한다.
제1감산신호(Yn-기준치)와 제2감산신호(Yn-Yn+1)가 입력되면, 디바이더(40)는 상기한 제1감산신호(Yn-기준치)를 상기한 제2감산신호(Yn-Yn+1)로 나눈 오차신호[△=(Yn-기준치)/ (Yn-Yn+1)]를 생성하여 수평 동기신호 발생기(50)로 출력한다.
오차신호(△)가 입력되며, 수평 동기신호 발생기(50)는 이를 이용하여 수평 동기신호의 검출 위치를 보정한 뒤에 수평 동기신호를 출력한다.
상기한 과정을 제3도에 도시되어 있는 타이빙도를 이용하여 좀더 개념적으로 설명하면 다음과 같다.
제3도에서, Yn과 Yn+1은 입력비디오 신호의 샘플링 데이터이고, n과 n+1은 샘플링 위치를 나타내는 시간축의 변수이고, △는 샘플링 클럭신호보다 더 정확하게 검출된 수평 동기신호의 위치로서 특정 클럭신호로부터의 차만 나타내고 있다.
여기에서, 시간축의 값 n, n+1와, 입력비디오 신호의 샘플링 데이터인 Yn,Yn+1과 기준치를 이용하여 수평 동기신호의 정확한 위치인 △를 다음과 같이 구할 수가 있다.
먼저 비례식을 구하며,
[Yn-Yn+1] : [Yn-기준치] = [(n+1)-n] : [△]
상기한 비례식을 풀면,
△ = [Yn-기준치] / [Yn-Yn+1]
수평 동기신호는 시간축상의 n과 n+1의 사이에서 발생했기 때문에 , n에 △를 더하며 실제의 정확한 수평 동기신호의 위치를 검출할 수 가 있다. 즉, 수평 동기신호의 시간축상에서의 정확한 위치는 n+△이다.
예를 들어, 기준치=37, Yn=40, Yn+1=32, n=100, n+1=101이면, △=0.375이다. 따라서 정확한 수평 동기신호의 위치는 100+0.375=100.375이다. 만약, 이 예를 종래의 방법으로 적용하게 되면, 수평 동기신호의 위치는 101이 되고, 본 발명에 비해 (101-100.375=0.625)의 오차를 갖게 된다. 이와 같은 종래의 방법에 의한 오차는 샘플링 클럭신호가 27MHz인 경우에는, [1/ (27MHz)]×0.625=23.148nsec의 오차가 된다.
이상에서와 같이 이 발명의 실시예에서, 입력되는 샘플링된 비디오 신호간의 기울기를 구하고, 이 기울기를 이용하여 입력 비디오 신호가 기준치와 만나게 되는 시간축상의 위치를 정확하게 산출함으로써 비디오 신호에서 수평 동기신호의 검출위치를 보정할 수가 있는 효과를 가진 샘플링된 비디오 신호에서 수평 동기신호의 검출 시기 오차 보정장치 및 그 방법을 제공할 수가 있다. 이 발명의 이러한 효과는 수평 동기신호 검출장치의 분야에서 이용될 수 있다.

Claims (4)

  1. 클럭신호에 의해 동작되면서, 입력된 비디오 신호를 하나의 클럭주기만큼 지연시켜서 출력하는 지연기와, 상기한 지연기로부터 입력되는 신호에서 기준치 신호를 감산한 뒤에 이를 제1감산신호로서 출력하는 제1감산기와, 상기한 지연기로부터 입력되는 신호에서 입력 비디오 신호를 감산한 뒤에 이를 제2감산신호로서 출력하는 제2 감산기와, 상기한 제1 감산기로부터 입력되는 제1 감산신호를, 상기한 제2감산기로부터 입력되는 제2감산신호로 나눈뒤에 이를 오차신호로서 출력하는 디바이더와, 상기한 디바이더로부터 입력되는 오차신호를 이용하여 수평 동기신호를 생성하여 출력하는 수평 동기신호 발생기로 이루어지는 것을 특징으로 하는 샘플링된 비디오 신호에서 수평 동기신호의 검출 시기 오차 보정장치.
  2. 제1항에 있어서, 상기한 클럭신호의 주기는 샘플링 주파수의 주기를 사용하는 것을 특징으로 하는 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치.
  3. 지연기를 이용하여 입력된 비디오 신호(Yn)가 하나의 클럭주기만큼 지연될 수 있도록 하는 단계와, 감산기를 이용하여 지연된 비디오 신호(Yn)와 새롭게 입력된 비디오 신호(Yn+1)가 감산된 제1감산신호(Yn-Yn+1)를 생성하는 단계와, 감산기를 이용하여 지연된 비디오 신호(Yn)와 기준치가 감산된 제2감산신호(Yn-기준치)를 생성하는 단계와, 디바이더를 이용하여 상기한 제1감산신호(Yn-기준치)를 상기한 제2감산신호(Yn-Yn+1)로 나눈 오차신호[△=(Yn-기준치)/ (Yn-Yn+1)]를 생성하는 단계와, 상기한 오차신호(△)를 이용하여 수평 동기신호의 검출위치를 보정하는 단계로 이루어지는 것을 특징으로 하는 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정방법.
  4. 제3항에 있어서, 상기한 클럭주기는 샘플링 주파수의 주기를 사용하는 것을 특징으로 하는 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정방법.
KR1019940034407A 1994-12-15 1994-12-15 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법 KR0124993B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034407A KR0124993B1 (ko) 1994-12-15 1994-12-15 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034407A KR0124993B1 (ko) 1994-12-15 1994-12-15 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR960028166A KR960028166A (ko) 1996-07-22
KR0124993B1 true KR0124993B1 (ko) 1997-12-01

Family

ID=19401664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034407A KR0124993B1 (ko) 1994-12-15 1994-12-15 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0124993B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039006B1 (ko) * 2004-06-21 2011-06-07 삼성전자주식회사 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039006B1 (ko) * 2004-06-21 2011-06-07 삼성전자주식회사 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법

Also Published As

Publication number Publication date
KR960028166A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
EP0379212B1 (en) Jitter compensation circuit for processing jitter components of reproduced video signal
KR960028392A (ko) 엔티에스씨 간섭 검출기
KR0185594B1 (ko) 샘플링 레이트 변환 장치
US6252445B1 (en) Method and apparatus for extending a resolution of a clock
KR930003567B1 (ko) 고스트 제거장치 및 그 제거 방법
KR870001725A (ko) 비데오신호 처리장치
JPH0210922A (ja) デジタル位相差検出回路及び位相差検出方法
KR0124993B1 (ko) 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법
JP4500377B2 (ja) ディジタル形式信号の標本化中のクロック再生方法
JPH0686245A (ja) 信号処理システム
JPH04255113A (ja) アナログ／デジタル変換装置
JP2980456B2 (ja) 画像信号取り込み回路
JP2950351B2 (ja) パルス信号発生回路
JP2553794B2 (ja) ベロシティエラー検出装置
KR950005254B1 (ko) 오디오 펄스의 잡음 보상회로
KR0130812B1 (ko) 디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법
KR950006818A (ko) 디지탈 자동주파수조정(afc) 방법 및 장치
JP3465223B2 (ja) リーク積分平均化回路及び伝送路クロック再生回路
JP2968730B2 (ja) スキュー補正回路
JPH06253325A (ja) 色信号輪郭補正装置
KR980013257A (ko) 영상신호 및 동기신호 처리장치
JP2002163745A (ja) 信号処理装置
JPH06249891A (ja) センサ信号処理回路
JPH02135980A (ja) クランプ回路
JPH0237818A (ja) 信号発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee