KR0130812B1 - 디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법 - Google Patents

Abstract

본 발명은 아날로그 수평동기신호와 디지탈 수평동기신호와의 위상오차를 검출하여 수평동기신호에 의한 에러를 보정해 줄 수 있도록 한 디지탈 수평동기신호와 위상에러 발생장치 및 그 방법에 관한 것이다. 이러한 본 발명은 기준신호 발생부에서 1클럭만큼 차이나는 두 휘도신호를 입력받아 설정된 조건을 모두 만족하는지를 판단하게 된다. 두 입력데이타가 설정조건을 모두 만족할 경우에만 디지탈 수평동기신호를 발생시키고 두 입력데이타를 샘플데이타로서 출력한다. 아울러 수평동기신호 발생시마다 카운터값을 리세트시킨 후 상승 카운트를 행하여 카운터값이 설정값보다 작을 경우에는 수평동기신호로 인정하지 않는다. 위상에러 연산부는 상기에서 구해진 두 샘플데이타를 입력받아 수평동기신호 분리기준값 및 베이스스텝값과 연산함으로써 디지탈 수평동기신호의 위상에러값을 계산한다. 이 위상 에러값은 보정용 데이터로서 주파수 자동조절회로로 인가되고, 여기서 크로마캐리어신호의 위상값과 감산됨으로써 보정된 위상값을 얻을 수 있다.

Description

디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법

제1도는 디지탈 수평동기신호의 검출과 에러의 발생을 설명하기 위한 신호파형도.

제2도는 본 발명의 디지탈 수평동기신호와 위상에러 발생장치의 구성을 나타낸 블록도.

제3도는 제2도에서 기준신호 발생부의 동작을 설명하기 위한 동작흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 저역통과필터 20 : 클럭지연부

30 : 기준신호 발생부 40 : 위상에러 연산부

50 : 크로마캐리어 위상검출부 60 : 감산기

본 발명은 디지탈 영상신호처리장치에서 샘플링에 의해 디지탈 수평동기신호를 발생시킬 때 샘플과 샘플사이에 있는 아날로그 수평동기신호와 디지탈 수평동기신호와의 위상오차를 검출하여 수평동기신호의 에러를 보정해 줄 수 있도록 한 디지탈 수평동기신호와 위상에러 발생장치 및 그 방법에 관한 것이다.

근래에는 비디오 테이프 레코더의 신호처리방식이 아날로그 방식에서 디지탈방식으로 변횐되고 있는 추세이다. 디지탈 방식으로 색신호를 처리하는 경우 반송색신호는 저역주파수(VHS방식:40Fh, 629KHz, 8mm 방식:47.25Fh, 743KHz)로 변환되어 기록된다. 그러므로 저역캐리어주파수신호가 필요하게 되고, 이 저역 캐리어주파수신호는 수평동기신호와 위상동기를 맞추어야 하므로 휘도신호를 수평동기신호 분리부로 인가하여 디지탈 수평동기신호를 발생시킨다. 수평동기신호 분리부에서는 동기신호부분의 데이터중 수평동기신호 분리기준값에 가장 가까운 작은 값(또는 큰값)에서 동기신호를 검출하여 디지탈 수평동기신호를 발생시킨다.

이와 같이 아날로그신호를 디지탈신호로 변환시키는데 샘플링은 필수적이고 샘플링이 이루어지는 과정에서 샘플과 샘플사이의 값은 무시되어 진다. 이것은 일반데이타상에서는 문제가 되지 않지만, 기준신호가 되는 동기신호의 샘플링에 있어서는 아주 중요한 문제가 된다. 특히, 저역캐리어 주파수신호를 발생시키는 주파수 자동조절회로 등에 사용되는 수평동기신호는 1클럭의 오차에 대해서도 매우 민감하게 동작하므로 샘플과 샘플사이에 존재하는 실제의 아날로그 수평동기신호와 디지탈 수평동기신호와의 오차값은 중요한 정보가 된다. 이때, 오차값을 고려하지 않고 샘플링된 수평동기신호만으로 데이터처리의 기준을 삼게 되면, 그에 따라 필연적으로 발생되는 위상에러를 감수해야 되므로 회로의 동작이 정확하게 행해지지 않는다. 특히, 주파수 자동조절회로에 있어서는 성능에 상당한 악영향을 주게 되는 문제점이 있었다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 샘플과 샘플사이에 존재하는 아날로그 수평동기신호와 디지탈 수평동기신호와의 차이에 의해 발생되는 위상에러값을 검출하여 수평동기신호의 에러를 보정해 줄 수 있도록 한 디지탈 수평동기신호와 위상에러 발생장치 및 그 방법을 제공하는데 있다.

본 발명의 다른 목적은 수평동기신호의 위상에러값을 고려하여 디지탈 영상신호처리장치에서 데이터처리상의 오차를 보정함으로써 정확한 수평동기신호에 동기시켜 회로를 동작시키고 회로의 성능을 향상시킬 수 있도록 한 디지탈 수평동기신호와 위상 에러 발생장치 및 그 방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 디지탈 수평동기신호와 위상에러 발생장치는 휘도신호를 입력받아 1클럭만큼 지연된 휘도신호를 출력하는 클럭지연부를 구비한다. 클럭지연부의 출력단에 연결된 기준신호 발생부는 1클럭만큼 차이나는 두 휘도신호와 수평동기신호 분리기준값, 수평동기신호의 구간위치를 나타내는 데이터들을 비교연산하여 디지탈 수평동기신호와 2개의 샘플데이타를 출력한다. 상기 2개의 샘플데이타는 위상에러 연산부로 인가되고, 위상에러 연산부는 이 샘플데이타들과 수평동기신호 분리기준값 및 베이스스텝값을 연산하여 디지탈 수평동기신호의 위상에러값을 계산하게 된다.

또한 상기와 같은 목적을 달성하기 위한 본 발명의 디지탈 수평동기신호와 위상에러 발생방법은 1클럭의 지연시간을 두고 입력된 두 휘도신호가 설정된 조건을 모두 만족하는지를 판단하는 단계와, 두 입력데이타가 설정조건을 모두 만족할 경우 현재 입력되는 데이터를 기준점으로 인식하여 디지탈 수평동기신호를 발생시키고 두 입력데이타를 샘플데이타로서 출력하는 단계와, 디지탈 수평동기신호가 발생될 때마다 카운터값을 리세트시키는 단계와, 두 입력데이타가 설정조건중에서 하나라도 만족하지 못할 경우 디지탈 수평동기신호의 발생을 인정하지 않는 단계와, 카운터값을 하나 증가시킨 후 상기 과정을 반복수행하는 단계와, 상기에서 구해진 두 샘플데이타와 수평동기신호 분리기준값 및 베이스스텝값을 연산하여 디지탈 수평동기신호의 위상에러값을 계산하는 단계로 이루어진다.

이하, 첨부된 제1도 내지 제3도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

제1도는 디지탈 수평동기신호의 검출과 에러의 발생을 설명하기 위한 신호파형도이다. 주파수 자동조절회로의 경우 매라인마다 발생되는 크로마캐리어신호의 위상은 디지탈 수평동기신호에 의해 검출되는데, 이때 디지탈 수평동기신호는 ±0.5클럭의 에러를 가지므로 정확하게 1H의 간격을 갖지 않는다.

제1도에서 휘도신호(a)중 수평동기신호(b)의 경사부분이 선형적이라고 가정하고, 수평동기신호 분리기준값(SL)과 그 전후의 두 샘플데이타(S1, S2)를 이용하여 디지탈 수평동기신호 에러값( Pherr)을 구할 수 있다.

여기서, 디지탈 수평동기신호 에러값(PHerr)이란 아날로그 수평동기신호(제1도의 (e)참조)와 소정주파수의 클럭(제1도의 (c)참조)에 의해 샘플링된 디지탈 수평동기신호(제1도의 (d)참조)와의 위상오차를 보정용 데이터로서 만든 것이다. 샘플간의 차이값(S1-S2)이 한주기, 즉 베이스스텝(Bstep)에 해당하므로 수평동기신호 분리기준값(SL)과 샘플데이타(S2)와의 차(SL-S2)는 디지탈 수평동기신호 에러값(PHerr)에 비례하게 된다.

Bstep : PHerr = S1-S2 : SL-S2

PHerr = [(SL-S2)/(S1-S2)]×Bstep

상기 식에 의해 계산된 디지탈 수평동기신호 에러값(PHerr)은 주파수 자동조절회로로 인가되고, 여기서 발생된 크로마캐리어신호의 위상값에 연산됨으로써 위상에러를 보정해 주게 된다.

제2도는 본 발명의 디지탈 수평동기신호와 위상에러 발생장치의 구성을 나타낸 블록도이다. 도시된 바와 같이, 휘도신호가 입력되는 저역통과필터(10)는 상기 휘도신호의 대역을 제한하여 노이즈성분이 포함된 고주파부분을 제거한다. 저역통과필터(10)에서 출력된 저역의 휘도신호(Y2)는 클럭지연부(20)와 기준신호 발생부(30)로 각각 인가된다. 상기 클럭지연부(20)는 휘도신호(Y2)를 입력받아 1클럭만큼 지연된 휘도신호(Y1)를 기준신호 발생부(30)로 출력한다.

또한 기준신호 발생부(30)는 1클럭만큼 차이나는 휘도신호(Y1, Y2)와 수평동기신호 분리기준값(SL), 수평동기신호의 구간위치를 가리키는 데이터(K)를 비교연산하여 디지탈 수평동기신호(Hsync)와 수평동기신호 분리기준값(SL)을 사이에 둔 2개의 샘플데이타(S1, S2)를 출력한다. 상기 기준신호 발생부(30)에서 출력된 샘플데이타들(S1, S2)은 위상에러 연산부(40)로 인가되고, 위상에러 연산부(40)는 상기 샘플데이타들(S1, S2)과 수평동기신호 분리기준값(SL)과 베이스스텝(Base Step)값을 이용하여 디지탈 수평동기신호(Hsync)와 위상에러값(PHerr)을 연산한다.

아울러 기준신호 발생부(30)에서 출력된 디지탈 수평동기신호(Hsync)는 주파수 자동조절회로이 한 구성요소인 크로마캐리어 위상검출부(50)로 인가된다.

주파수 자동조절회로는 디지탈 수평동기신호(Hsync)에 동기된 크로마캐리어신호를 발생시키는데, 크로마캐리어 위상검출부(50)는 상기 크로마캐리어신호와 디지탈 수평동기신호(Hsync)를 입력받아 크로마캐리어신호의 위상값을 검출한다. 상기 크로마캐리어 위상검출부(50)의 출력단에는 마찬가지로 주파수 자동조절회로의 한 구성요소인 감산기(60)가 연결된다. 이 감산기(60)는 크로마캐리어신호의 위상값과 위상에러 연산부(40)에서 출력된 디지털 수평동기신호의 위상에러값(PHerr)을 입력받아 감산하고, 위상에러가 보정된 크로마캐리어신호의 위상값을 출력하게 된다.

상기와 같이 구성된 디지탈 수평동기신호와 위상에러발생장치의 동작을 설명하면 다음과 같다.

휘도신호가 입력되면, 저역통과필터(10)는 상기 휘도신호의 대역을 저역으로 제한하여 노이즈성분이 포함된 고주파부분을 제거한다. 이 필터링동작을 디지탈 수평동기신호 검출시 발생할 수 있는 에러와 장애성분을 최대한 방지하기 위한 것이다.

저역통과필터(10)에서 출력된 휘도신호(Y2)는 클럭지연부(20)와 기준신호 발생부(30)로 각각 인가되는데, 클럭지연부(20)는 입력된 휘도신호(Y2)를 1클럭만큼 지연시켜 기준신호 발생부(30)로 출력한다. 기준신호 발생부(30)는 1클럭만큼 차이나는 휘도신호(Y1, Y2)를 입력받아 미리 설정되어 있는 수평동기신호 분리기준값(SL)과 수평동기신호의 구간위치를 가리키는 데이터(K)등과 비교연산함으로써 디지탈 수평동기신호(Hsync)와 수평동기신호 분리기준값(SL)을 사이에 둔 2개의 샘플데이타(S1, S2)를 구하여 출력한다.

제3도는 상기 기준신호 발생부(30)의 동작을 설명하기 위한 동작흐름도이다. 기준신호 발생부는 저역통과필터(10)와 클럭지연부(20)로 부터 1클럭만큼 차이나는 두 데이터(Y1, Y2)가 입력되면, 상기 두 입력데이타(Y1, Y2)가 아래의 3가지 조건을 모두 만족하는지는 판단한다(단계 101). 첫째, 입력데이타(Y2)는 수평동기신호 분리기준값(SL)보다 작거나 같은 수(Y2≤SL)이다. 둘째, 입력데이타(Y1)는 수평동기신호 분리기준값(SL)보다 큰 수(Y1 SL)이다. 셋째, 두 입력데이타(Y1, Y2)가 수평동기신호 인정구간내의 데이터(HCNT K)이다. 여기서, HCNT는 매 수평동기신호(Hsync)가 인식될때마다 리세트되어 0에서 부터 카운트값이 하나씩 상승되는 상승카운트를 행한다. 그리고 K값은 1H에 해당하는 클럭갯수(Fs/Fh)의 액 3/4정도인 임의의 값이다.

세 번째 조건의 만족여부를 판단하는 이유는 수평동기신호를 분리할 때 동화펄스부분(수직동기간중 (1/2)(Fs/Fh)부근에 조내)이 수평동기신호로서 잘못 인식되는 것을 방지하기 위한 것이다. 한편으로는 노이즈에 의해 수평동기구간이 아닌 곳에서 수평동기신호로서 잘못 인식되는 등의 영향을 최소화하기 위하여 수평동기신호의 최대유동범위(지터와 헤드스위칭부분을 포함하는 라인 등을 고려한 최대변동폭)를 포함하는 최소값에서 수평동기신호의 발생을 인정하는 구간을 설정한 것이다. 간단한 구현방법으로는 카운터를 사용하여 매 수평동기신호 발생시 카운터는 리세트되면서 상승카운트를 하도록 하고, 카운터값이 설정된 K값보다 작을 경우에는 전술된 첫째, 둘째조건을 만족하더라도 이를 새로운 수평동기신호로서 인정하지 않는 것이다.

두 입력데이타(Y1, Y2)가 위의 조건을 모두 만족할 경우 입력데이타(Y2)의 위치는 디지탈 수평동기신호의 기준점으로 인식되어 디지탈 수평동기신호(Hsync)는 저전위상태(L)로 출력되고, 상기 두 입력데이타(Y1, Y2)는 샘플데이타(S1=Y1)(S2=Y2)로서 출력된다(단계 102). 아울러 카운터값(HCNT)은 0으로 리세트된다(단계 103). 이와 반대로, 두 입력데이타(Y1, Y2)가 위의 조건중에서 하나라도 만족하지 못할 경우에는 디지탈 수평동기신호(hsync)를 고전위상태(H)로 출력한다(단계 104). 다음에, 카운터값(HCNT)을 하나 증가시키고(단계105), 단계(101)로 되돌아가 전술된 과정을 반복수행하며, 여기서 발생된 디지탈 수평동기신호(Hsync)와 두 샘플데이타(S1, S2)를 위상에러 연산부(40)와 크로마캐리어 위상검출부(50)로 출력한다(단계106).

위상에러 연산부(40)는 상기 두 샘플데이타(S1,S2)와 수평동기신호 분리기준값(SL)과 베이스스텝(Base Step)값을 이용하여 기준신호 발생부(30)에서 검출된 디지탈 수평동기신호(Hsync)의 에러값(PHerr)을 연산한다. 이때 연산결과는 주파수 자동조절호로에서 사용하기에 적당한 위상에러값으로 출력된다.

즉, 한 클럭에 해당하는 크로마캐리어신호의 발진스텝(Bstep)을 근거로 하여 발생에러가 차지하는 비율에 해당하는 스텝(위상값)을 출력하도록 하는 것이다. 그리고 베이스스텝(Bstep)값, 즉 한 클럭에 해당하는 크로마캐리어신호의 위상값은 다음식에 의해 구해진다

Bstep = (Fcar/Fs)(2ⁿ)

여기서, Fcar은 크로마캐리어신호의 주파수이고, Fs는 샘플링주파수이며, n은 주파수 자동조절회로에서 크로마캐리어신호를 발진시키기 위한 룩업테이블의 어드레스 비트수를 나타낸다. 이와 같이 구해진 베이스스텝(Bstep)값을 위상에러를 구하는 식에 대입하면 다음과 같다.

Bstep : PHerr = S1-S2 : SL-S2

PHerr = [(SL-S2)/(S1-S2)]×Bstep

= [(SL-S2)/(S1-S2)]×(Fcar/Fs)(2ⁿ)

위상에러 연산부(40)에서 상기와 같은 과정을 거쳐 구해진 위상에러값(PHerr)은 기준신호 발생부(30)에서 출력된 디지탈 수평동기신호(Hsync)와 함께 주파수 자동조절회로로 인가된다. 주파수 자동조절회로는 디지탈 수평동기신호(Hsync)에 동기된 크로마캐리어신호를 발생시키는데, 이 과정에서 디지탈 수평동기신호를 기준신호로 이용함에 따라 생기는 위상에러를 보상해주기 위해 크로마캐리어신호를 크로마캐리어 위상검출부(50)로 인가한다. 크로마캐리어 위상검출부(50)는 디지탈 수평동기신호(Hsync)를 이용해 상기 크로마캐리어신호의 위상값을 검출하고, 이 값을 감산기(60)로 출력한다. 이때 감산기(60)에는 위상에러 연산부(40)에서 출력된 위상에러값(PHerr)이 인가되어 두 위상값이 서로 감산되므로 이 감산기(60)에서 출력되는 크로마캐리어신호의 위상값은 수평동기신호를 분리할 때 생긴 위상에러를 보정한 값이다.

이상에서와 같이 본 발명은 샘플과 샘플사이에 존재하는 아날로그 수평동기신호와 디지탈 수평동기신호와의 오차를 검출하여 위상에러 보정용 데이터를 발생시키므로 디지탈 영상신호처리장치에서 데이터처리상의 오차를 줄이고 회로의 성능을 향상시킬 수 있는 효과가 있다.

Claims (8)

1. 휘도신호와 크로마신호를 분리하여 처리하고 크로마캐리어신호를 발생시키기 위한 주파수 자동조절회로를 구비한 디지탈 영상신호처리장치에 있어서, 상기 휘도신호를 입력받아 휘도신호의 대역을 저역으로 제한하여 노이즈성분이 포함된 고주파부분을 제거하는 저역통과필터와, 상기 저역통과필터로 부터 휘도신호를 입력받아 1클럭만큼 지연된 휘도신호를 출력하는 클럭지연부와, 1클럭만큼 차이나는 두 휘도신호와 수평동기신호 분리기준값, 수평동기신호의 구간위치를 나타내는 데이터들을 비교연산하여 디지탈 수평동기신호와 수평동기신호 분리기준값을 사이에 둔 2개의 샘플데이타를 출력하는 기준신호 발생부와 상기 2개의 샘플데이타와 수평동기신호 분리기준값 및 베이스스텝값을 이용하여 디지탈 수평동기신호의 위상에러값을 연산하는 위상에러 연산부와, 상기 기준신호 발생부에서 출력된 디지탈 수평동기신호와 상기 크로마캐리어신호를 입력받아 크로마캐리어신호의 위상값을 검출하는 크로마캐리어 위상검출부를 포함하는 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생장치.
2. 제1항에 있어서, 상기 위상에러 연산부와 크로마캐리어 위상검출부의 출력단에, 크로마캐리어 위상검출부에서 출력된 위상값과 위상에러 연산부에서 출력된 위상에러값을 감산하여 위상에러가 보정된 크로마캐리어신호의 위상값을 출력하는 감산기를 더 연결하여 구성한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생장치.
3. 제1항에 있어서, 상기 위상에러 연산부의 디지탈 수평동기신호 에러값(PHerr)은 아래식에 의해 계산하도록 한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생장치.

   PHerr = [(SL-S2)/(S1-S2)]×Bstep

   여기서, SL은 수평동기신호 분리기준값이고, S1, S2는 수평동기신호 분리기준값 전후의 두 샘플데이타이며, Bstep은 한 클럭에 해당하는 크로마캐리어신호의 위상값인 베이스스텝값이다.
4. 제3항에 있어서, 상기 위상에러 연산부의 베이스스텝값(Bstep)은 아래식에 의해 설정하도록 한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생장치.

   Bstep = (Fcar/Fs)(2ⁿ)

   여기서, Fcar은 크로마캐리어신호의 주파수이고, Fs는 샘플링주파수이며, n은 크로마캐리어신호를 발생시키기 위한 룩업테이블의 어드레스 비트수이다.
5. 디지탈 영상신호 처리방법에 있어서, 휘도신호를 1클럭만큼 지연시키는 단계와, 상기 지연된 휘도신호가 수평동기신호 분리기준값보다 크고 현재 입력되는 휘도신호가 수평동기신호 분리기준값이하인 조건을 만족하는지를 판단하는 단계와, 상기 지연된 신호 및 입력된 휘도신호가 설정된 조건을 모두 만족할 경우 현재 입력된 데이터를 기준점으로 인식하여 디지탈 수평동기신호를 발생시키고 상기 지연 및 입력된 두 데이터를 샘플데이타로서 출력하는 단계와, 상기에서 구해진 두 샘플데이타와 수평동기신호 분리기준값 및 베이스스텝값을 연산하여 디지탈 수평동기신호의 위상에러값을 계산하는 단계로 이루어짐을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생방법.
6. 제5항에 있어서, 상기 지연된 신호 및 입력된 휘도신호가 설정된 조건중에서 하나라도 만족하지 못할 경우 현재 입력된 데이터를 새로운 디지탈 수평동기신호로서 인정하지 않도록 한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생방법.
7. 제5항 또는 제6항에 있어서, 상기 설정된 조건에 아래식과 같은 조건을 더 포함하여 설정하도록 한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생방법.

   HCNT K

   여기서, HCNT는 매 수평동기신호가 발생될때마다 리세트 되어 상승크운트를 행하는 카운터값이고, K는 1H에 해당하는 클럭갯수의 3/4정도인 임의의 값이다.
8. 제7항에 있어서, 상기 설정된 조건을 모두 만족하여 디지탈 수평동기신호가 발생될때마다 카운터값을 리세트시키고 디지탈 수평동기신호를 출력한 후에는 카운터값을 하나 증가시키고 설정조건 만족여부를 체크하는 과정을 반복수행하도록 한 것을 특징으로 하는 디지탈 수평동기신호와 위상에러 발생방법.