JPH0620249B2 - 水平同期検出回路 - Google Patents
水平同期検出回路Info
- Publication number
- JPH0620249B2 JPH0620249B2 JP19180584A JP19180584A JPH0620249B2 JP H0620249 B2 JPH0620249 B2 JP H0620249B2 JP 19180584 A JP19180584 A JP 19180584A JP 19180584 A JP19180584 A JP 19180584A JP H0620249 B2 JPH0620249 B2 JP H0620249B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- cycle
- value
- detection pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、デジタル的に信号処理を行なうデジタルテレ
ビジョンの水平同期検出回路に関する。
ビジョンの水平同期検出回路に関する。
［発明の技術的背景］ 従来テレビジョン（以下ＴＶと略称する）の信号処理は
アナログ的に行なわれていた。しかし、最近のニューメ
ディアの波によってＴＶのデジタル化、外部機器とのイ
ンタフェース，Ｙ−Ｃくし形フィルタに代表される高性
能化及び２画面ＴＶ、ノンインタレースに代表される多
機能化の要求が生じていると共に、A/D コンバータ，D/
A コンパーダ，ロジックＶＬＳＩ等の発達によってビデ
オ信号をデジタル処理するデジタルＴＶが出現してい
る。
アナログ的に行なわれていた。しかし、最近のニューメ
ディアの波によってＴＶのデジタル化、外部機器とのイ
ンタフェース，Ｙ−Ｃくし形フィルタに代表される高性
能化及び２画面ＴＶ、ノンインタレースに代表される多
機能化の要求が生じていると共に、A/D コンバータ，D/
A コンパーダ，ロジックＶＬＳＩ等の発達によってビデ
オ信号をデジタル処理するデジタルＴＶが出現してい
る。
［背景技術の問題点］ このデジタルＴＶでは水平同期検出回路の性能によっ
て、システム全体の弱電界，ノイズ等に対する性能及び
システムロックを作るＰＬＬ（フェイズロックループ）
の安定度及び性能が決定されるため、前記水平同期検出
回路の高性能化が要請されている。
て、システム全体の弱電界，ノイズ等に対する性能及び
システムロックを作るＰＬＬ（フェイズロックループ）
の安定度及び性能が決定されるため、前記水平同期検出
回路の高性能化が要請されている。
また、本来水平同期の周期は規格等で定められており一
定であるのが普通であるが、受信状態によっては微妙に
誤差が発生することがあった。
定であるのが普通であるが、受信状態によっては微妙に
誤差が発生することがあった。
［発明の目的］ 本発明の目的は、上記の要請に鑑み、本来一定である水
平同期の周期に誤差があっても、水平同期信号をより確
かで検出漏れなく高精度に検出することができる水平同
期検出回路を提供することにある。
平同期の周期に誤差があっても、水平同期信号をより確
かで検出漏れなく高精度に検出することができる水平同
期検出回路を提供することにある。
［発明の概要］ 本発明は、デジタルビデオ信号から分離された水平同期
信号のパルス幅を検出して幅検出パルスを得、この幅検
出パルス列の中から所定の周期で連続して得られる信号
を検出パルスとし、又前記幅検出パルスをクロックで測
定して周期測定データとし、この周期測定データを積分
して周期の平均値を得、更に、この周期の平均値と前記
周期の測定データとの差分を求め、この差分が所定の値
より小さい場合のみ水平同期検出パルスを出力する構成
とすることにより、上記目的を達成するものである。
信号のパルス幅を検出して幅検出パルスを得、この幅検
出パルス列の中から所定の周期で連続して得られる信号
を検出パルスとし、又前記幅検出パルスをクロックで測
定して周期測定データとし、この周期測定データを積分
して周期の平均値を得、更に、この周期の平均値と前記
周期の測定データとの差分を求め、この差分が所定の値
より小さい場合のみ水平同期検出パルスを出力する構成
とすることにより、上記目的を達成するものである。
［発明の実施例］ 以下本発明の一実施例を図面を参照しつつ説明する。第
１図は本発明の水平同期検出回路の一実施例を示したブ
ロック図である。パルス幅検出回路１はデジタルビデオ
信号から分離された同期分離（ＣＳ）信号１００から幅
検出パルス３００をクロック２００を用いて検出し、こ
れを同期測定回路２に出力する。周期測定回路２は検出
パルス４００をタイミング発生回路３に出力すると共
に、この検出パルス４００を得た時点の内蔵のカウンタ
による計数値を示す周期測定データ５００を周期値積分
回路４及び差分演算回路５に出力する。タイミング発生
回路３は検出パルス４００に基づいて周期値積分に必要
なタイミング信号 ６００及び判定回路６に必要なタイ
ミング信号 700を出力する。周期値積分回路４はタイミ
ング信号６００に基づいて入力された周期測定データ５
００を積分し、入力測定データの平均値を示す平均値信
号８００を差分演算回路５に出力する。差分演算回路５
には周期測定データ５００が入力されているため、ここ
で平均値信号８００と周期測定データ５００の差分演算
が行なわれ、その差分結果を示す差分信号９００が判定
回路６に出力される。判定回路６は差分信号９００の絶
対値をとり、その値を検出パルス４００と所定の位相関
係にあるタイミングパルス７００で検出し、絶対値が所
定の値より小さい場合にのみ水平同期検出パルス1000を
出力する。
１図は本発明の水平同期検出回路の一実施例を示したブ
ロック図である。パルス幅検出回路１はデジタルビデオ
信号から分離された同期分離（ＣＳ）信号１００から幅
検出パルス３００をクロック２００を用いて検出し、こ
れを同期測定回路２に出力する。周期測定回路２は検出
パルス４００をタイミング発生回路３に出力すると共
に、この検出パルス４００を得た時点の内蔵のカウンタ
による計数値を示す周期測定データ５００を周期値積分
回路４及び差分演算回路５に出力する。タイミング発生
回路３は検出パルス４００に基づいて周期値積分に必要
なタイミング信号 ６００及び判定回路６に必要なタイ
ミング信号 700を出力する。周期値積分回路４はタイミ
ング信号６００に基づいて入力された周期測定データ５
００を積分し、入力測定データの平均値を示す平均値信
号８００を差分演算回路５に出力する。差分演算回路５
には周期測定データ５００が入力されているため、ここ
で平均値信号８００と周期測定データ５００の差分演算
が行なわれ、その差分結果を示す差分信号９００が判定
回路６に出力される。判定回路６は差分信号９００の絶
対値をとり、その値を検出パルス４００と所定の位相関
係にあるタイミングパルス７００で検出し、絶対値が所
定の値より小さい場合にのみ水平同期検出パルス1000を
出力する。
次に本実施例の動作について第２図乃至第４図に示した
タイミングチャートを参照しつつ説明する。パルス幅検
出回路１は第２図で示すＣＳ（同期分離）信号の１００
の“１”の期間のパルス幅をクロック２００で計数し約
３μ秒期間前記“１”のパルスが連続すると、第２図で
示したタイミングで幅検出パルス３００を出力する。周
期測定回路２は幅検出パルス３００が入力されると、こ
の周期を内蔵１１段カウンタによりクロック２００を計
数することにより測定し、第３図に示すように連続かつ
所定の周期で入力されたとき、第３図で示すタイミング
にて検出パルス４００を出力する。このように周期測定
回路２により幅検出パルス３００の連続性及び周期性が
測定される。周期測定回路２の上記動作において、周期
の測定はクロック２００を内蔵11段カウンタで計数する
ことにより実行され、周期対応範囲はテレビション信号
の水平同期の周期±５００HZであるfH＝ 910× 4 fSC±
500HZに設定されている。このため、検出パルス４００
は、幅検出パルス３００が連続に発生され、しかも上記
周期対応範囲内のもののみについて得られることにな
る。但し、第３図中ａは欠落をｂはノイズを示してい
る。また、周期測定回路２は検出パルス４００が得られ
た時点の内蔵11段カウンタの計数値を示す周期測定デー
タ５００を出力し、この周期測定データ５００は１１ビ
ットのデジタル信号で、クロック２００を単位にして測
定した幅検出パルス３００の周期測定データである。な
お、上記クロック２００，検出パルス４００及び周期測
定データ５００は第４図に示したようなタイミング関係
を有している。
タイミングチャートを参照しつつ説明する。パルス幅検
出回路１は第２図で示すＣＳ（同期分離）信号の１００
の“１”の期間のパルス幅をクロック２００で計数し約
３μ秒期間前記“１”のパルスが連続すると、第２図で
示したタイミングで幅検出パルス３００を出力する。周
期測定回路２は幅検出パルス３００が入力されると、こ
の周期を内蔵１１段カウンタによりクロック２００を計
数することにより測定し、第３図に示すように連続かつ
所定の周期で入力されたとき、第３図で示すタイミング
にて検出パルス４００を出力する。このように周期測定
回路２により幅検出パルス３００の連続性及び周期性が
測定される。周期測定回路２の上記動作において、周期
の測定はクロック２００を内蔵11段カウンタで計数する
ことにより実行され、周期対応範囲はテレビション信号
の水平同期の周期±５００HZであるfH＝ 910× 4 fSC±
500HZに設定されている。このため、検出パルス４００
は、幅検出パルス３００が連続に発生され、しかも上記
周期対応範囲内のもののみについて得られることにな
る。但し、第３図中ａは欠落をｂはノイズを示してい
る。また、周期測定回路２は検出パルス４００が得られ
た時点の内蔵11段カウンタの計数値を示す周期測定デー
タ５００を出力し、この周期測定データ５００は１１ビ
ットのデジタル信号で、クロック２００を単位にして測
定した幅検出パルス３００の周期測定データである。な
お、上記クロック２００，検出パルス４００及び周期測
定データ５００は第４図に示したようなタイミング関係
を有している。
周期値積分回路４はＬＰＦ（ローパスフィルタ）特性を
有し、入力した周期測定データ５００を積分して測定デ
ータの平均値を示す平均値信号８００を出力する。この
平均値信号８００と上記周期測定データ５００は差分演
算回路５に入力されここで両者の差分演算が行なわれ
る。判定回路６は差分信号９００の絶対値をとり、その
値を検出パルス４００と所定の位相関係にある第４図に
示したタイミング信号７００で検出し、その絶対値が所
定の値より小さい場合にのみ、第４図に示したタイミン
グにて水平同期検出パルス1000を出力する。なお、第４
図より水平同期検出パルス1000は所定の条件が満たされ
ると、検出パルス４００よりクロック２００単位で２ク
ロック毎に得られることになる。
有し、入力した周期測定データ５００を積分して測定デ
ータの平均値を示す平均値信号８００を出力する。この
平均値信号８００と上記周期測定データ５００は差分演
算回路５に入力されここで両者の差分演算が行なわれ
る。判定回路６は差分信号９００の絶対値をとり、その
値を検出パルス４００と所定の位相関係にある第４図に
示したタイミング信号７００で検出し、その絶対値が所
定の値より小さい場合にのみ、第４図に示したタイミン
グにて水平同期検出パルス1000を出力する。なお、第４
図より水平同期検出パルス1000は所定の条件が満たされ
ると、検出パルス４００よりクロック２００単位で２ク
ロック毎に得られることになる。
本実施例によれば、同期分離信号１００から幅検出パル
ス３００を得、この幅検出パルス３００の連続性及び周
期性を測定して検出パルス４００及び同期測定データ５
００を得、この周期測定データ５００を積分して得られ
る水平同期信号の周期の平均値８００と前記周期測定デ
ータ５００の差分を取ることにより差分信号９００を得
る。この差分信号９００が小さい時のみ水平同期検出パ
ルス1000を出力する構成とすることにより、水平同期信
号を高精度に検出することができる。しかも、前記水平
同期検出パルス1000は前述した周期対応範囲においてそ
の精度が保たれることが保証されている。
ス３００を得、この幅検出パルス３００の連続性及び周
期性を測定して検出パルス４００及び同期測定データ５
００を得、この周期測定データ５００を積分して得られ
る水平同期信号の周期の平均値８００と前記周期測定デ
ータ５００の差分を取ることにより差分信号９００を得
る。この差分信号９００が小さい時のみ水平同期検出パ
ルス1000を出力する構成とすることにより、水平同期信
号を高精度に検出することができる。しかも、前記水平
同期検出パルス1000は前述した周期対応範囲においてそ
の精度が保たれることが保証されている。
第５図は第１図に示した水平同期検出回路を用いたデジ
タルテレビジョンの一例を示したブロック図である。ビ
デオ信号1100は直流再生クランプ回路７に導かれる。こ
のクランプ回路７はペデスタルレベルを一定値にクラン
プする周知の回路である。クランプされたビデオ信号12
00はA/Dコンバータ８に導かれ、ここで８ビットに量子
化されたデジタル信号となる。A/Dコンバータ８のサン
プリングクロック２００はその周波数をφSとするとφS
＝４ｆSCの関係がある。但し、ｆSCはサブキャリアの周
波数を示している。８ビットに量子化されたデジタルビ
デオ信号1300はＰＬＬ（フェイズロックループ）ロジッ
ク回路９に導びかれ、後述するタイミング信号1400に従
って、到来するビデオ信号の中のバースト信号の位相を
測定演算し、サンプリング位相がＩ，Ｑ軸に一致するよ
うな制御信号1500をD/Aコンバ-タ１０に出力する。このＰ
ＬＬ制御信号1500は10ビット構成であり、D/A コンバー
タ１０にてアナログ制御信号1600に変換され、このアナ
ログ制御信号1600はＶＣＸＯ（電圧制御水晶発信器）11
に出力される。結局、A/Dコンバ-タ８，ＰＬＬロジック回
路９，D/Aコンバ-タ10ＶＣＸＯ１１はＰＬＬを構成し、こ
れによりクロック２００がφS＝４ｆSCで、且つ、クロ
ック 200の位相がＩ，Ｑ軸等に一致するようにコントロ
ールされる。デジタルビデオ信号1300は輝度色度分離回
路（Ｙ−Ｃ分離回路）12に入力され、Ｙ（輝度）信号16
00とＣ（色信号）1700に分離される。Ｙ信号1600はブラ
イト、コントラスト等の信号処理を含むＹ信号処理回路
13に入力され、ここで各種の信号処理を施こされた後、
信号処理されたＹ信号１９００としてＲＧＢマトリック
ス回路14に入力される。一方、Ｃ信号1700はＡＣＣ、キ
ラー、Ｉ、Ｑ復調等の色関連の処理を行なうＣ信号処理
回路15に入力され、このＣ信号処理回路15は、Ｉ、Ｑ復
調信号1800をＲＧＢマトリックス回路１４に出力する。
ＲＧＢマトリックス回路14は信号を処理されたＹ信号19
00とＩ、Ｑ復調信号1800とを入力し、これらを用いて所
定のマトリックス演算を行なってＲ、Ｇ、Ｂ信号2000を
作出しこれら信号をD/A 変換器16に出力する。Ｒ、Ｇ、
Ｂ信号2000は、３個のD/A 変換器から構成されるD/A 変
換器16でアナログＲＧＢ信号2100に変換されこれが図示
されない信号出力回路に送出される。
タルテレビジョンの一例を示したブロック図である。ビ
デオ信号1100は直流再生クランプ回路７に導かれる。こ
のクランプ回路７はペデスタルレベルを一定値にクラン
プする周知の回路である。クランプされたビデオ信号12
00はA/Dコンバータ８に導かれ、ここで８ビットに量子
化されたデジタル信号となる。A/Dコンバータ８のサン
プリングクロック２００はその周波数をφSとするとφS
＝４ｆSCの関係がある。但し、ｆSCはサブキャリアの周
波数を示している。８ビットに量子化されたデジタルビ
デオ信号1300はＰＬＬ（フェイズロックループ）ロジッ
ク回路９に導びかれ、後述するタイミング信号1400に従
って、到来するビデオ信号の中のバースト信号の位相を
測定演算し、サンプリング位相がＩ，Ｑ軸に一致するよ
うな制御信号1500をD/Aコンバ-タ１０に出力する。このＰ
ＬＬ制御信号1500は10ビット構成であり、D/A コンバー
タ１０にてアナログ制御信号1600に変換され、このアナ
ログ制御信号1600はＶＣＸＯ（電圧制御水晶発信器）11
に出力される。結局、A/Dコンバ-タ８，ＰＬＬロジック回
路９，D/Aコンバ-タ10ＶＣＸＯ１１はＰＬＬを構成し、こ
れによりクロック２００がφS＝４ｆSCで、且つ、クロ
ック 200の位相がＩ，Ｑ軸等に一致するようにコントロ
ールされる。デジタルビデオ信号1300は輝度色度分離回
路（Ｙ−Ｃ分離回路）12に入力され、Ｙ（輝度）信号16
00とＣ（色信号）1700に分離される。Ｙ信号1600はブラ
イト、コントラスト等の信号処理を含むＹ信号処理回路
13に入力され、ここで各種の信号処理を施こされた後、
信号処理されたＹ信号１９００としてＲＧＢマトリック
ス回路14に入力される。一方、Ｃ信号1700はＡＣＣ、キ
ラー、Ｉ、Ｑ復調等の色関連の処理を行なうＣ信号処理
回路15に入力され、このＣ信号処理回路15は、Ｉ、Ｑ復
調信号1800をＲＧＢマトリックス回路１４に出力する。
ＲＧＢマトリックス回路14は信号を処理されたＹ信号19
00とＩ、Ｑ復調信号1800とを入力し、これらを用いて所
定のマトリックス演算を行なってＲ、Ｇ、Ｂ信号2000を
作出しこれら信号をD/A 変換器16に出力する。Ｒ、Ｇ、
Ｂ信号2000は、３個のD/A 変換器から構成されるD/A 変
換器16でアナログＲＧＢ信号2100に変換されこれが図示
されない信号出力回路に送出される。
デジタルビデオ信号1300は同期分離回路17に入力されこ
こで同期信号（ＣＳと以下称する）100 が分離される。
このＣＳ信号１００は第１図で示した水平同期検出回路
１８に入力され、この水平同期検出回路１８は前述した
動作によって水平同期検出パルス1000をバーストタイミ
ング発生回路１９及び水平同期再生回路２０に出力す
る。この水平同期再生回路２０は、水平同期検出パルス
1000に水平フライバックパルス2200が所定の位相で一
致するようにＡＦＣ回路を構成しており、水平ドライブ
信号2300を出力するものである。バーストタイミング発
生回路１９は入力される水平同期検出パルス1000に従が
って、所定のバーストに関連するタイミング信号を発生
しており、ＡＣＣに関するタイミング信号2400をＣ信号
処理回路 １５に出力すると共に、ＰＬＬロジック回路
９にタイミング信号1400を出力する。また、上記ＣＳ信
号１００は垂直同期再生回路２６に入力される。この垂
直同期再生回路２６は、垂直同期信号を再生するカウン
トダウン回路から構成されており、これにより、垂直ド
ライブ信号2500を出力する。
こで同期信号（ＣＳと以下称する）100 が分離される。
このＣＳ信号１００は第１図で示した水平同期検出回路
１８に入力され、この水平同期検出回路１８は前述した
動作によって水平同期検出パルス1000をバーストタイミ
ング発生回路１９及び水平同期再生回路２０に出力す
る。この水平同期再生回路２０は、水平同期検出パルス
1000に水平フライバックパルス2200が所定の位相で一
致するようにＡＦＣ回路を構成しており、水平ドライブ
信号2300を出力するものである。バーストタイミング発
生回路１９は入力される水平同期検出パルス1000に従が
って、所定のバーストに関連するタイミング信号を発生
しており、ＡＣＣに関するタイミング信号2400をＣ信号
処理回路 １５に出力すると共に、ＰＬＬロジック回路
９にタイミング信号1400を出力する。また、上記ＣＳ信
号１００は垂直同期再生回路２６に入力される。この垂
直同期再生回路２６は、垂直同期信号を再生するカウン
トダウン回路から構成されており、これにより、垂直ド
ライブ信号2500を出力する。
この例では、水平同期検出回路18から得られる水平同期
検出パルス1000が非常に高精度であるため、バーストタ
イミング発生回路１９が出力するタイミング信号1400，
2400を高精度とすることができ、従ってこれらを使用す
るＰＬＬロジック回路９，Ｃ信号処理回路１５の動作性
能を向上させＴＶシステムの弱電界、ノイズ等に対する
性能を向上させることができる。また、前記高精度の水
平同期検出パルス1000を水平同期再生回路２０が利用す
るため、高安定な水平同期ドライブ信号 2300を得るこ
とができる。また、上記の如く高性能な水平同期検出回
路１８を用いて第５図に示した回路を全デジタル化した
回路で構成することができるため、この回路を容易にＶ
ＬＳＩ化することができる。
検出パルス1000が非常に高精度であるため、バーストタ
イミング発生回路１９が出力するタイミング信号1400，
2400を高精度とすることができ、従ってこれらを使用す
るＰＬＬロジック回路９，Ｃ信号処理回路１５の動作性
能を向上させＴＶシステムの弱電界、ノイズ等に対する
性能を向上させることができる。また、前記高精度の水
平同期検出パルス1000を水平同期再生回路２０が利用す
るため、高安定な水平同期ドライブ信号 2300を得るこ
とができる。また、上記の如く高性能な水平同期検出回
路１８を用いて第５図に示した回路を全デジタル化した
回路で構成することができるため、この回路を容易にＶ
ＬＳＩ化することができる。
［発明の効果］ 以上記述した如く本発明の水平同期検出回路によれば，
デジタルビデオ信号から分離された水平同期信号のパル
ス幅を検出して幅検出パルスを得，この幅検出パルス列
の中から所定の周期で連続して得られる信号を検出パル
スとし、この検出パルスをクロックで測定して周期測定
データとし、この周期測定データを積分して周期の平均
値を得、更に、この周期の平均値と前記周期の測定デー
タとの差分を求め、この差分が所定の値より小さい場合
にのみ水平同期検出パルスを出力する構成を採用するこ
とにより、水平同期信号をより確かで検出漏れなく高精
度に検出することができる。
デジタルビデオ信号から分離された水平同期信号のパル
ス幅を検出して幅検出パルスを得，この幅検出パルス列
の中から所定の周期で連続して得られる信号を検出パル
スとし、この検出パルスをクロックで測定して周期測定
データとし、この周期測定データを積分して周期の平均
値を得、更に、この周期の平均値と前記周期の測定デー
タとの差分を求め、この差分が所定の値より小さい場合
にのみ水平同期検出パルスを出力する構成を採用するこ
とにより、水平同期信号をより確かで検出漏れなく高精
度に検出することができる。
第１図は本発明の水平同期検出回路の一実施例を示した
ブロック図、第２図は第１図に示した同期信号と幅検出
パルスとのタイミング関係を示した図、第３図は第１図
に示した幅検出パルスと検出パルスとのタイミング関係
を示した図、第４図は第１図に示した回路の動作波形タ
イミング図、第５図は第１図に示した水平同期検出回路
を用いたデジタルテレビジョンの一例を示したブロック
図である。 １……パルス幅検出回路、２……同期測定回路 ３……タイミング発生回路、４……周期値積分回路 ５……差分演算回路、６……判定回路 １８……水平同期検出回路
ブロック図、第２図は第１図に示した同期信号と幅検出
パルスとのタイミング関係を示した図、第３図は第１図
に示した幅検出パルスと検出パルスとのタイミング関係
を示した図、第４図は第１図に示した回路の動作波形タ
イミング図、第５図は第１図に示した水平同期検出回路
を用いたデジタルテレビジョンの一例を示したブロック
図である。 １……パルス幅検出回路、２……同期測定回路 ３……タイミング発生回路、４……周期値積分回路 ５……差分演算回路、６……判定回路 １８……水平同期検出回路
Claims (1)
- 【請求項１】デジタルビデオ信号から分離された水平同
期信号のパルス幅が所定の期間よりも長く続いたとき幅
検出パルスを出力するパルス幅検出手段と、 前記幅検出パルスが連続且つ、ビデオ信号の水平同期の
周期±Δｔ（Δｔ＜水平同期の周期）の周期で入力され
たとき、前記幅検出パルスの周期を所定のクロックを計
数し、この計数した測定計数値を出力する測定計数値出
力手段と、 前記幅検出パルスが連続且つ、ビデオ信号の水平同期の
周期±Δｔの周期で入力されたとき、前記測定計数値の
平均値である平均測定計数値を演算する平均測定計数値
演算手段と、 前記測定計数値と前記平均測定計数値との差分を演算
し、この演算した差分値を出力する差分演算手段と、 前記幅検出パルスが連続且つ、ビデオ信号の水平同期の
周期±Δｔの周期で入力されたとき、前記差分値と所定
の値とを比較し、この比較した結果前記差分値が前記所
定の値よりも小さいとき、前記デジタルビデオ信号の水
平同期が同期したことを示す水平同期検出信号を出力す
る水平同期判定手段とを具備したことを特徴とする水平
同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19180584A JPH0620249B2 (ja) | 1984-09-14 | 1984-09-14 | 水平同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19180584A JPH0620249B2 (ja) | 1984-09-14 | 1984-09-14 | 水平同期検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170861A JPS6170861A (ja) | 1986-04-11 |
| JPH0620249B2 true JPH0620249B2 (ja) | 1994-03-16 |
Family
ID=16280819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19180584A Expired - Lifetime JPH0620249B2 (ja) | 1984-09-14 | 1984-09-14 | 水平同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620249B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292338A (ja) * | 2000-04-10 | 2001-10-19 | Sony Corp | 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE38513E1 (en) | 1992-03-26 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Communication system |
| US6728467B2 (en) | 1992-03-26 | 2004-04-27 | Matsushita Electric Industrial Co., Ltd. | Communication system |
| US6724976B2 (en) | 1992-03-26 | 2004-04-20 | Matsushita Electric Industrial Co., Ltd. | Communication system |
| JP4955485B2 (ja) | 2007-08-28 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 水平同期検出装置 |
-
1984
- 1984-09-14 JP JP19180584A patent/JPH0620249B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001292338A (ja) * | 2000-04-10 | 2001-10-19 | Sony Corp | 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法 |
| JP4608727B2 (ja) * | 2000-04-10 | 2011-01-12 | ソニー株式会社 | 同期周波数判別回路、それを用いた画像処理装置、および同期周波数判別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170861A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675724A (en) | Video signal phase and frequency correction using a digital off-tape clock generator | |
| CA2152659A1 (en) | Multistandard decoder for video signals and video signal decoding method | |
| JPS6231288A (ja) | 逐次走査表示装置 | |
| CA1171954A (en) | Color framing signal generator | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JPS61234189A (ja) | 非標準信号検出器 | |
| JP3304036B2 (ja) | ディジタル映像処理装置のクロック発生回路 | |
| JPH0620249B2 (ja) | 水平同期検出回路 | |
| JP2517961B2 (ja) | ビデオ信号のクランプ回路 | |
| US5359368A (en) | Demodulating a line locked digital color television signal | |
| JP2564566Y2 (ja) | 搬送波周波数監視装置 | |
| JP3426090B2 (ja) | 画像情報処理装置 | |
| JP2528948B2 (ja) | 映像信号クランプ回路 | |
| KR910008379B1 (ko) | 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP2763340B2 (ja) | 非標準信号検出回路 | |
| KR950000207Y1 (ko) | 텔레비젼 수상기의 인터리이브 검출회로 | |
| JPH0218636B2 (ja) | ||
| KR0130812B1 (ko) | 디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법 | |
| JP2588368Y2 (ja) | 非標準信号検出装置 | |
| JPH0429071B2 (ja) | ||
| JPS6245756B2 (ja) | ||
| JPH0856309A (ja) | スーパーインポーズ回路 | |
| JPH06209485A (ja) | 信号処理装置 | |
| JPH01318489A (ja) | 色信号処理回路 |