JPH06253325A - 色信号輪郭補正装置 - Google Patents
色信号輪郭補正装置Info
- Publication number
- JPH06253325A JPH06253325A JP5040838A JP4083893A JPH06253325A JP H06253325 A JPH06253325 A JP H06253325A JP 5040838 A JP5040838 A JP 5040838A JP 4083893 A JP4083893 A JP 4083893A JP H06253325 A JPH06253325 A JP H06253325A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- data
- delay
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 入力画像信号をデジタル処理によってエッジ
点の前後のデータを置換することにより、輪郭部の色に
じみを低減し、強調補正することにより、メリハリを向
上させることを目的とする。 【構成】 エッジ検出部とデータ処理部を分離し、エッ
ジ検出部に対しては一定のスライスレベルを用いて、エ
ッジであるか否かを検出する。このエッジ点を検出後、
スライスレベルより低いデータを負論理(以下、L)、
スライスレベルより上のデータを正論理(以下、H)と
してパルスを発生させる。これによりLからH、Hから
Lをエッジと判定する。このパルスを基準として、入力
データとタイミングが合うように、エッジ点の数サンプ
ル前後のデータをホールドして、エッジから数サンプル
前後までのデータを各々、ホールドしたデータで、入力
データとタイミングを合わせて置換して処理する構成と
した。
点の前後のデータを置換することにより、輪郭部の色に
じみを低減し、強調補正することにより、メリハリを向
上させることを目的とする。 【構成】 エッジ検出部とデータ処理部を分離し、エッ
ジ検出部に対しては一定のスライスレベルを用いて、エ
ッジであるか否かを検出する。このエッジ点を検出後、
スライスレベルより低いデータを負論理(以下、L)、
スライスレベルより上のデータを正論理(以下、H)と
してパルスを発生させる。これによりLからH、Hから
Lをエッジと判定する。このパルスを基準として、入力
データとタイミングが合うように、エッジ点の数サンプ
ル前後のデータをホールドして、エッジから数サンプル
前後までのデータを各々、ホールドしたデータで、入力
データとタイミングを合わせて置換して処理する構成と
した。
Description
【0001】
【産業上の利用分野】本発明は、入力映像信号に対し
て、水平方向に対して急峻に変化する信号を前もって定
められた一定のスライスレベルで信号の輪郭点(以下、
エッジと呼ぶ)を検出して、検出されたエッジから作ら
れたパルス信号で入力映像信号と遅延された入力映像信
号の各々のエッジポイントの前後のデータを各々ホール
ドして、入力映像信号のエッジと判断されたポイントの
前後のデータを検出パルスによってホールドされたデー
タと置き換える。これによりエッジと判定された部分が
強調され、エッジが急峻に変化する文字部分などに対し
ては、エッジを強調した画像を出力する。一方、前もっ
て定められた一定のスライスレベルに乗らない小さな変
化に関しては、エッジと判断されず、入力映像信号をそ
のまま出力する。エッジ点の前後のデータを置換するこ
とにより、簡易的なデジタル処理により、輪郭部の色に
じみを低減し、強調補正することにより、メリハリをつ
ける以上のような特徴を有する色信号輪郭補正装置に関
するものである。
て、水平方向に対して急峻に変化する信号を前もって定
められた一定のスライスレベルで信号の輪郭点(以下、
エッジと呼ぶ)を検出して、検出されたエッジから作ら
れたパルス信号で入力映像信号と遅延された入力映像信
号の各々のエッジポイントの前後のデータを各々ホール
ドして、入力映像信号のエッジと判断されたポイントの
前後のデータを検出パルスによってホールドされたデー
タと置き換える。これによりエッジと判定された部分が
強調され、エッジが急峻に変化する文字部分などに対し
ては、エッジを強調した画像を出力する。一方、前もっ
て定められた一定のスライスレベルに乗らない小さな変
化に関しては、エッジと判断されず、入力映像信号をそ
のまま出力する。エッジ点の前後のデータを置換するこ
とにより、簡易的なデジタル処理により、輪郭部の色に
じみを低減し、強調補正することにより、メリハリをつ
ける以上のような特徴を有する色信号輪郭補正装置に関
するものである。
【0002】
【従来の技術】従来は、映像の輪郭部分のメリハリをつ
ける方法として、入力信号のエッジ、輪郭の強調、及び
輪郭の補正を行い、従来の一般的な手法としては、一つ
は高域強調であり、高い周波数成分だけをアナログ処理
を使用して、強調する(レベルをあげる)ことにより、
あたかも高解像度化したように見せかけることである。
これは、高域の信号と共にノイズ成分も持ち上げるう
え、オーバーシュート・リンギングが目だつようにな
る。次に水平ディテールエンハンサーであり、短い時間
だけ遅延した信号をつくり、それらの差分信号を用い
て、加減算を繰り返すことにより、映像の輪郭部にプリ
シュートとオーバーシュートを付ける。これは、高域強
調と比較すると、前後のバランスは良くなるものの、ア
ナログ的な遅延によって得られた時間より細かい信号は
なくなってしまう、又、エッジ点の検出が甘く、補正効
果が弱まる。
ける方法として、入力信号のエッジ、輪郭の強調、及び
輪郭の補正を行い、従来の一般的な手法としては、一つ
は高域強調であり、高い周波数成分だけをアナログ処理
を使用して、強調する(レベルをあげる)ことにより、
あたかも高解像度化したように見せかけることである。
これは、高域の信号と共にノイズ成分も持ち上げるう
え、オーバーシュート・リンギングが目だつようにな
る。次に水平ディテールエンハンサーであり、短い時間
だけ遅延した信号をつくり、それらの差分信号を用い
て、加減算を繰り返すことにより、映像の輪郭部にプリ
シュートとオーバーシュートを付ける。これは、高域強
調と比較すると、前後のバランスは良くなるものの、ア
ナログ的な遅延によって得られた時間より細かい信号は
なくなってしまう、又、エッジ点の検出が甘く、補正効
果が弱まる。
【0003】図4は従来の回路構成の一実施例を示す。
401は映像信号の入力端子を示す。402,403は
信号を遅延させる遅延素子であり、減算器404で入力
信号と2回遅延した信号との差分をとり、減算器405
で入力信号と1回遅延した入力信号との差分をとり、減
算器406で入力信号と2回遅延した入力信号との差分
をとり、減算器405で差分をとった信号を絶対値回路
407で絶対値をとり、減算器406の出力を絶対値回
路408で絶対値をとる。絶対値回路407と絶対値回
路408の差分を減算器409でとる。減算器409の
出力を絶対値回路410で絶対値をとる。絶対値回路4
11は減算器404の出力の絶対値をとり、絶対値回路
410の出力と絶対値回路411の出力との差分を減算
器413でとる。減算器404の出力の符号を符号検出
器412でとり、符号検出器412の出力と減算器41
3の出力を乗算器414で乗算する。415は補正信号
の入力端子であり、入力端子415の入力信号と乗算器
414の出力信号とを乗算器416で乗算する。乗算器
416の信号出力のレベルを判定器417で判定して、
遅延素子402の出力信号と判定器417の信号出力と
を加算器418で加算して出力端子419から出力す
る。
401は映像信号の入力端子を示す。402,403は
信号を遅延させる遅延素子であり、減算器404で入力
信号と2回遅延した信号との差分をとり、減算器405
で入力信号と1回遅延した入力信号との差分をとり、減
算器406で入力信号と2回遅延した入力信号との差分
をとり、減算器405で差分をとった信号を絶対値回路
407で絶対値をとり、減算器406の出力を絶対値回
路408で絶対値をとる。絶対値回路407と絶対値回
路408の差分を減算器409でとる。減算器409の
出力を絶対値回路410で絶対値をとる。絶対値回路4
11は減算器404の出力の絶対値をとり、絶対値回路
410の出力と絶対値回路411の出力との差分を減算
器413でとる。減算器404の出力の符号を符号検出
器412でとり、符号検出器412の出力と減算器41
3の出力を乗算器414で乗算する。415は補正信号
の入力端子であり、入力端子415の入力信号と乗算器
414の出力信号とを乗算器416で乗算する。乗算器
416の信号出力のレベルを判定器417で判定して、
遅延素子402の出力信号と判定器417の信号出力と
を加算器418で加算して出力端子419から出力す
る。
【0004】図5は従来の処理プロセスを示す。図4に
対応して説明する。波形501は入力端子401からの
入力色信号(以下、N−1信号と呼ぶ)と1回遅延した
信号(以下、N信号と呼ぶ)と2回遅延した信号(以
下、N+1信号と呼ぶ)の波形を示す。波形502はN
−1信号とN信号との差分を示し減算器405の出力信
号であり、波形503は波形502を絶対値処理した後
の波形で絶対値回路407の出力である。波形504は
N信号とN+1信号の差分を示し減算器406の出力信
号であり、波形505は波形504を絶対値処理した後
の波形で絶対値回路408の出力信号である。波形50
6は波形503の波形と波形505の波形の差分信号で
あり減算器409の出力であり、波形507は波形50
6を絶対値処理し絶対値回路410の出力波形である。
波形508はN−1信号とN+1信号との差分をとった
減算器404の出力波形である。波形509は波形50
8の絶対値波形信号で絶対値回路411から出力され
る。波形510は波形507と波形509との差分出力
で、減算器413から出力する信号である。波形511
は波形508の信号を波形508の絶対値信号で割算し
た後の波形であり、符号検出器412から出力される。
この割算処理はデジタル処理の場合は先頭ビット(MS
B)の0か1かを判定するだけで良い。0ならば正パル
ス(H)であり、1ならば負パルス(L)である。Hか
らL、LからHへ信号が変化する時、エッジと判定しそ
の結果を2値の出力信号として、出力する。波形512
は波形510と波形511の信号を乗算した出力波形で
あり、エッジの強調補正信号として使用する。波形51
3は入力端子415からの補正信号入力であり、自分自
身の入力色信号を使用するか補正する色信号に同期した
輝度信号を使用するかなどの方法がある。波形514は
波形512の出力と波形513の出力とを乗算した信号
出力であり、乗算器416の出力信号である。波形51
5は入力信号501と補正信号514を加算した信号で
あり、補正信号出力となり、加算器418の出力とな
る。
対応して説明する。波形501は入力端子401からの
入力色信号(以下、N−1信号と呼ぶ)と1回遅延した
信号(以下、N信号と呼ぶ)と2回遅延した信号(以
下、N+1信号と呼ぶ)の波形を示す。波形502はN
−1信号とN信号との差分を示し減算器405の出力信
号であり、波形503は波形502を絶対値処理した後
の波形で絶対値回路407の出力である。波形504は
N信号とN+1信号の差分を示し減算器406の出力信
号であり、波形505は波形504を絶対値処理した後
の波形で絶対値回路408の出力信号である。波形50
6は波形503の波形と波形505の波形の差分信号で
あり減算器409の出力であり、波形507は波形50
6を絶対値処理し絶対値回路410の出力波形である。
波形508はN−1信号とN+1信号との差分をとった
減算器404の出力波形である。波形509は波形50
8の絶対値波形信号で絶対値回路411から出力され
る。波形510は波形507と波形509との差分出力
で、減算器413から出力する信号である。波形511
は波形508の信号を波形508の絶対値信号で割算し
た後の波形であり、符号検出器412から出力される。
この割算処理はデジタル処理の場合は先頭ビット(MS
B)の0か1かを判定するだけで良い。0ならば正パル
ス(H)であり、1ならば負パルス(L)である。Hか
らL、LからHへ信号が変化する時、エッジと判定しそ
の結果を2値の出力信号として、出力する。波形512
は波形510と波形511の信号を乗算した出力波形で
あり、エッジの強調補正信号として使用する。波形51
3は入力端子415からの補正信号入力であり、自分自
身の入力色信号を使用するか補正する色信号に同期した
輝度信号を使用するかなどの方法がある。波形514は
波形512の出力と波形513の出力とを乗算した信号
出力であり、乗算器416の出力信号である。波形51
5は入力信号501と補正信号514を加算した信号で
あり、補正信号出力となり、加算器418の出力とな
る。
【0005】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、前後のバランスはよくなるが、エッジ部
を検出するため、△tというわずかなディレー分より小
さな信号はなくなってしまう。またディレーしてエッジ
を検出し、加減算処理するため、加算器、減算器、また
乗算器等を多く使用する。これによって、回路規模が大
きくなり、信号処理が複雑になる。また、従来はアナロ
グ処理であり、色信号のエッジ、輝度信号のエッジ等を
使用すれば、信号のタイミングが複雑になり、微調な調
整を必要とする。上記の処理をデジタル信号処理する場
合、サンプリング点の不連続により、エッジを正確に抽
出出来ず、ゼロクロス点のようなサンプル点がゼロ点に
必ずしも存在しないため、処理後デジタル誤差を起こす
場合がある。このデジタル処理誤差により、エッジ及び
輪郭部にドット妨害のような異常点が現れる。以上のよ
うな課題がある。
来の構成では、前後のバランスはよくなるが、エッジ部
を検出するため、△tというわずかなディレー分より小
さな信号はなくなってしまう。またディレーしてエッジ
を検出し、加減算処理するため、加算器、減算器、また
乗算器等を多く使用する。これによって、回路規模が大
きくなり、信号処理が複雑になる。また、従来はアナロ
グ処理であり、色信号のエッジ、輝度信号のエッジ等を
使用すれば、信号のタイミングが複雑になり、微調な調
整を必要とする。上記の処理をデジタル信号処理する場
合、サンプリング点の不連続により、エッジを正確に抽
出出来ず、ゼロクロス点のようなサンプル点がゼロ点に
必ずしも存在しないため、処理後デジタル誤差を起こす
場合がある。このデジタル処理誤差により、エッジ及び
輪郭部にドット妨害のような異常点が現れる。以上のよ
うな課題がある。
【0006】
【課題を解決するための手段】以上のような従来の課題
を解決する為に、本発明の色信号輪郭補正装置は入力色
信号を遅延させる第一の遅延手段と、入力色信号を保持
する第一のホールド手段と、前記遅延素子によって遅延
された信号を保持する第二のホールド手段と、入力映像
信号レベルが前もって定められた値より大か小かを判別
してその結果を2値出力信号として出力するレベル判定
手段と、前記レベル判定手段の出力信号が変化した時に
同期して一定時間幅で前記第一のホールド手段のホール
ド指令信号として用いられるパルスを生成する第一のパ
ルス生成手段と、前記第一のパルス生成手段の出力信号
より一定時間遅れた信号を生成する第二の遅延手段と、
前記第二の遅延手段の出力信号を受けて一定時間幅で前
記第二のホールド手段のホールド指令信号第二のパルス
生成手段と、前記第一と第二のホールド手段の出力信号
と第一の遅延手段の出力信号を受けて、それらの内の一
つを選択して出力するデータ選択手段と、レベル判定手
段の出力変化直後は前記データ選択手段が前記第一のホ
ールド手段出力を選択する信号を出力し一定時間後には
前記データ選択手段が前記第二のホールド手段出力を選
択する信号を出力しさらに一定時間後には前記データ選
択手段が第一の遅延手段出力を選択する信号を出力する
選択データ生成手段とを備えている。
を解決する為に、本発明の色信号輪郭補正装置は入力色
信号を遅延させる第一の遅延手段と、入力色信号を保持
する第一のホールド手段と、前記遅延素子によって遅延
された信号を保持する第二のホールド手段と、入力映像
信号レベルが前もって定められた値より大か小かを判別
してその結果を2値出力信号として出力するレベル判定
手段と、前記レベル判定手段の出力信号が変化した時に
同期して一定時間幅で前記第一のホールド手段のホール
ド指令信号として用いられるパルスを生成する第一のパ
ルス生成手段と、前記第一のパルス生成手段の出力信号
より一定時間遅れた信号を生成する第二の遅延手段と、
前記第二の遅延手段の出力信号を受けて一定時間幅で前
記第二のホールド手段のホールド指令信号第二のパルス
生成手段と、前記第一と第二のホールド手段の出力信号
と第一の遅延手段の出力信号を受けて、それらの内の一
つを選択して出力するデータ選択手段と、レベル判定手
段の出力変化直後は前記データ選択手段が前記第一のホ
ールド手段出力を選択する信号を出力し一定時間後には
前記データ選択手段が前記第二のホールド手段出力を選
択する信号を出力しさらに一定時間後には前記データ選
択手段が第一の遅延手段出力を選択する信号を出力する
選択データ生成手段とを備えている。
【0007】
【作用】まず、エッジを検出するために、入力信号にた
いして、エッジか否かを判定する必要がある。エッジで
あるか否かを判定するためには、一定のスライスレベル
によって、入力レベルより大きいか小さいかを判別す
る。このスライスレベルは、符号つき演算処理の場合は
ゼロ点をとり、入力データのMSBが(0)ゼロか1か
を判定するだけでよい。バイナリー演算の場合は、サン
プル点のMSBとLSBのセンターをとる。このスライ
スレベルより大きいか同等であれば、H論理、小さけれ
ば、L論理として、入力データを判定することにより、
それに対応した検出パルスを生成する。この検出パルス
を基準として、エッジ点から数サンプル前後のデータを
各々ホールドして、それらのデータの情報を保持する必
要がある。このため検出パルスを基準として、データを
ホールドするため入力信号のタイミングに合ったホール
ドパルスを論理的に生成する。
いして、エッジか否かを判定する必要がある。エッジで
あるか否かを判定するためには、一定のスライスレベル
によって、入力レベルより大きいか小さいかを判別す
る。このスライスレベルは、符号つき演算処理の場合は
ゼロ点をとり、入力データのMSBが(0)ゼロか1か
を判定するだけでよい。バイナリー演算の場合は、サン
プル点のMSBとLSBのセンターをとる。このスライ
スレベルより大きいか同等であれば、H論理、小さけれ
ば、L論理として、入力データを判定することにより、
それに対応した検出パルスを生成する。この検出パルス
を基準として、エッジ点から数サンプル前後のデータを
各々ホールドして、それらのデータの情報を保持する必
要がある。このため検出パルスを基準として、データを
ホールドするため入力信号のタイミングに合ったホール
ドパルスを論理的に生成する。
【0008】これにより、入力信号のエッジと判定され
た点から数サンプル前後のデータを各々ホールドして、
入力信号データと、それらのデータをエッジ検出のタイ
ミングに応じたセレクト信号によって切り替え、エッジ
点から数サンプル間前後のデータを数サンプル前後のデ
ータに置き換える。
た点から数サンプル前後のデータを各々ホールドして、
入力信号データと、それらのデータをエッジ検出のタイ
ミングに応じたセレクト信号によって切り替え、エッジ
点から数サンプル間前後のデータを数サンプル前後のデ
ータに置き換える。
【0009】本発明は上記した構成により、乗算器が不
要となるばかりでなく、加算器、減算器の個数も減るこ
とにより回路規模が小さくなる。また、タイミングのず
れもなく微調が不要となる。また、デジタル処理には適
した構成であり、従来のデジタル誤差による不具合をな
くすことが可能になる。本発明は数Tの遅延でもってデ
ータをホールドすることを特徴としているが、遅延時間
が固定であるため、トランジェント時間が長く緩やかな
場合はエンハンス効果が弱まる。フィードフォワード処
理のため、回路構成やタイミング、及び検証が容易であ
るため、処理の最適化や合理化がはかれる。本発明は回
路構成が簡素であるという特徴をもつが、フィードフォ
ワード処理であるため、遅延時間の選択によってトラン
ジェントが長く緩やかな信号に対しては、効果が弱まる
傾向にあるため、本発明では、500nsec程度に固定す
る。
要となるばかりでなく、加算器、減算器の個数も減るこ
とにより回路規模が小さくなる。また、タイミングのず
れもなく微調が不要となる。また、デジタル処理には適
した構成であり、従来のデジタル誤差による不具合をな
くすことが可能になる。本発明は数Tの遅延でもってデ
ータをホールドすることを特徴としているが、遅延時間
が固定であるため、トランジェント時間が長く緩やかな
場合はエンハンス効果が弱まる。フィードフォワード処
理のため、回路構成やタイミング、及び検証が容易であ
るため、処理の最適化や合理化がはかれる。本発明は回
路構成が簡素であるという特徴をもつが、フィードフォ
ワード処理であるため、遅延時間の選択によってトラン
ジェントが長く緩やかな信号に対しては、効果が弱まる
傾向にあるため、本発明では、500nsec程度に固定す
る。
【0010】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【0011】図1は本発明の一実施例の色信号輪郭補正
装置の構成ブロック図を示す。101は入力色信号端子
である。102は入力色信号を遅延させる第一の遅延手
段である遅延素子(ディレー)であり、遅延素子の従属
接続の構成か、あるいはメモリーを用いた構成となる。
103は遅延素子102の出力を受けて入力色信号を保
持する第一のホールド手段(ラッチ)であり、104は
入力色信号を保持する第二のホールド手段(ラッチ)で
ある。105は入力映像信号のレベルを比較して前もっ
て決められたレベルで大か小かを判定するレベル判定回
路であるコンパレータであり、106は105の出力信
号が変化した時に同期して一定時間幅で第一のホールド
手段のホールド指令信号として用いられるパルスを生成
する第一のホールドパルス生成手段である。107は遅
延素子102と同じ遅延量また遅延時間を持った第二の
遅延手段である遅延素子(ディレー)である。108は
遅延素子107の出力を受けて一定時間幅で第二のホー
ルド手段のホールド指令信号を発生する第二のホールド
パルス生成手段である。109はラッチ103とラッチ
104と遅延素子102の出力信号を受けてそれらの内
の一つを選択して出力するデータ選択手段(セレクタ)
である。110は第一のセレクトパルス生成器111と
第二のセレクトパルス112から構成される選択データ
生成手段である。第一のセレクトパルス生成器111は
レベル判定手段の出力変化直後は第一のホールドパルス
生成手段106の出力パルスに同期してセレクタ109
がラッチ103の出力を選択する信号を出力し、第二の
セレクトパルス生成器112は一定時間遅れた第二のホ
ールドパルス生成器108の出力に同期してセレクタ1
09がラッチ104の出力を選択する信号を出力し、さ
らに一定時間後にはラッチ109が遅延素子102の出
力を選択する信号を出力する。113は出力色信号端子
である。
装置の構成ブロック図を示す。101は入力色信号端子
である。102は入力色信号を遅延させる第一の遅延手
段である遅延素子(ディレー)であり、遅延素子の従属
接続の構成か、あるいはメモリーを用いた構成となる。
103は遅延素子102の出力を受けて入力色信号を保
持する第一のホールド手段(ラッチ)であり、104は
入力色信号を保持する第二のホールド手段(ラッチ)で
ある。105は入力映像信号のレベルを比較して前もっ
て決められたレベルで大か小かを判定するレベル判定回
路であるコンパレータであり、106は105の出力信
号が変化した時に同期して一定時間幅で第一のホールド
手段のホールド指令信号として用いられるパルスを生成
する第一のホールドパルス生成手段である。107は遅
延素子102と同じ遅延量また遅延時間を持った第二の
遅延手段である遅延素子(ディレー)である。108は
遅延素子107の出力を受けて一定時間幅で第二のホー
ルド手段のホールド指令信号を発生する第二のホールド
パルス生成手段である。109はラッチ103とラッチ
104と遅延素子102の出力信号を受けてそれらの内
の一つを選択して出力するデータ選択手段(セレクタ)
である。110は第一のセレクトパルス生成器111と
第二のセレクトパルス112から構成される選択データ
生成手段である。第一のセレクトパルス生成器111は
レベル判定手段の出力変化直後は第一のホールドパルス
生成手段106の出力パルスに同期してセレクタ109
がラッチ103の出力を選択する信号を出力し、第二の
セレクトパルス生成器112は一定時間遅れた第二のホ
ールドパルス生成器108の出力に同期してセレクタ1
09がラッチ104の出力を選択する信号を出力し、さ
らに一定時間後にはラッチ109が遅延素子102の出
力を選択する信号を出力する。113は出力色信号端子
である。
【0012】図2は本発明の信号処理プロセスを示す。
図2は図1の遅延素子102と遅延素子107の遅延量
を3Tの場合に関して説明する。図2の説明は図1の構
成図に対応して行う。201は入力端子101からの入
力色信号のデータ列を示す。内部の数値は入力ビット数
に応じた信号レベルでありこの例では10進数で表現さ
れている。202はレベル判定手段105の出力信号が
変化した時に出力するエッジ検出パルスである。203
はコンパレータ105の出力信号が変化した時に同期し
て一定時間幅で出力し、ラッチ103のホールド指令信
号として用いられるパルスを生成する第一のホールドパ
ルス信号である。204は第二のホールドパルス生成手
段108で生成する第二のホールドパルスを示す。この
パルス信号は第一ホールドパルス信号203を基準と
し、遅延素子107のディレー量だけ遅延している。2
05は遅延素子102の出力信号列であり、セレクタ1
09に入力される第一のディレー後の入力信号である。
206はラッチ104の出力であり、第一のホールドパ
ルス203を用いて第一のディレー後の入力信号205
をホールドする。207はラッチ103の出力であり、
第二のホールドパルス204を用いて入力信号201を
ホールドする。208は第一のセレクトパルス生成器1
11で生成される第一のホールドパルス203を基準と
した第一のセレクターパルスで、209は第二のセレク
タパルス生成器112で生成される第二のホルドパルス
204を基準とした第二のセレクターパルスである。2
10は出力端子113から出力される補正後の出力信号
を示す。
図2は図1の遅延素子102と遅延素子107の遅延量
を3Tの場合に関して説明する。図2の説明は図1の構
成図に対応して行う。201は入力端子101からの入
力色信号のデータ列を示す。内部の数値は入力ビット数
に応じた信号レベルでありこの例では10進数で表現さ
れている。202はレベル判定手段105の出力信号が
変化した時に出力するエッジ検出パルスである。203
はコンパレータ105の出力信号が変化した時に同期し
て一定時間幅で出力し、ラッチ103のホールド指令信
号として用いられるパルスを生成する第一のホールドパ
ルス信号である。204は第二のホールドパルス生成手
段108で生成する第二のホールドパルスを示す。この
パルス信号は第一ホールドパルス信号203を基準と
し、遅延素子107のディレー量だけ遅延している。2
05は遅延素子102の出力信号列であり、セレクタ1
09に入力される第一のディレー後の入力信号である。
206はラッチ104の出力であり、第一のホールドパ
ルス203を用いて第一のディレー後の入力信号205
をホールドする。207はラッチ103の出力であり、
第二のホールドパルス204を用いて入力信号201を
ホールドする。208は第一のセレクトパルス生成器1
11で生成される第一のホールドパルス203を基準と
した第一のセレクターパルスで、209は第二のセレク
タパルス生成器112で生成される第二のホルドパルス
204を基準とした第二のセレクターパルスである。2
10は出力端子113から出力される補正後の出力信号
を示す。
【0013】図3は本発明の映像信号のデータ置換のプ
ロセスの一例を示す。301は入力信号の波形を示す。
縦軸はレベル、横軸は時間を示す。302は入力信号3
01の波形を入力信号データ列として示す。この図は図
2と同様であり、エッジ点の3T前後の置き換えを行っ
ている。
ロセスの一例を示す。301は入力信号の波形を示す。
縦軸はレベル、横軸は時間を示す。302は入力信号3
01の波形を入力信号データ列として示す。この図は図
2と同様であり、エッジ点の3T前後の置き換えを行っ
ている。
【0014】入力データ302の絶対値出力が303で
ある。入力データ302の信号データ列を絶対値出力デ
ータ303の信号データ列で各々割り算して、得られた
データ列を304に示す。この信号はエッジ検出パルス
として用いて、LからH、HからLに変化する点を信号
のエッジ点と判断する。本回路をデジタルで構成する場
合の割り算処理は、簡単であり、分母、分子の絶対的な
大きさは同一であり、符号が正か負かを判別すればよ
い。従って、もし入力データを符号付き2進数で扱うと
すれば、各ビットのMSBが0か1かを検出すればよい
ことになる。305はエッジ点前後の3Tのデータを置
換した補正後の信号データ列を示す。データ列304で
エッジと判定されればデータの置き換えをエッジ点の前
後で行い、エッジと判定されなければ入力データをその
まま出力する。データを補正した後、出力信号306の
波形を入力信号の波形と比較したエッジ部分を示す。こ
れによって入力信号を本発明の信号処理を実施すること
によって、出力される時はエッジが強調されていること
がわかる。
ある。入力データ302の信号データ列を絶対値出力デ
ータ303の信号データ列で各々割り算して、得られた
データ列を304に示す。この信号はエッジ検出パルス
として用いて、LからH、HからLに変化する点を信号
のエッジ点と判断する。本回路をデジタルで構成する場
合の割り算処理は、簡単であり、分母、分子の絶対的な
大きさは同一であり、符号が正か負かを判別すればよ
い。従って、もし入力データを符号付き2進数で扱うと
すれば、各ビットのMSBが0か1かを検出すればよい
ことになる。305はエッジ点前後の3Tのデータを置
換した補正後の信号データ列を示す。データ列304で
エッジと判定されればデータの置き換えをエッジ点の前
後で行い、エッジと判定されなければ入力データをその
まま出力する。データを補正した後、出力信号306の
波形を入力信号の波形と比較したエッジ部分を示す。こ
れによって入力信号を本発明の信号処理を実施すること
によって、出力される時はエッジが強調されていること
がわかる。
【0015】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明によると、構成が簡易化され、従来と比較し
てシステムが容易になる。また、従来システムで構成さ
れている回路素子のなかで、乗算器が不要となるばかり
でなく、本発明の中で構成している回路素子のなかで、
加算器、減算器、論理素子が半減するため回路規模が小
さくなる。これによって部品の低面積化、低電力化や低
コスト化がはかれる。また検出パルスによって、システ
ムの基準を決めて入力色信号をホールドするため、微調
整やタイミングを合わせることが不要となる。本発明は
デジタル処理には適した構成であり、入力信号の遅延か
らその差分をとりディテールをつける方法と比較して、
アナログ的な遅延によって得られた時間より細かい信号
がなくなる問題や、デジタル処理によるサンプル点の不
連続誤差によるエッジ部、及び輪郭部に発生する異常な
点をなくすることが可能になる。これらによって、エッ
ジと判定された部分が強調され、エッジが急峻に変化す
る文字部分などに対してはエッジを強調した画像を出力
する。
に、本発明によると、構成が簡易化され、従来と比較し
てシステムが容易になる。また、従来システムで構成さ
れている回路素子のなかで、乗算器が不要となるばかり
でなく、本発明の中で構成している回路素子のなかで、
加算器、減算器、論理素子が半減するため回路規模が小
さくなる。これによって部品の低面積化、低電力化や低
コスト化がはかれる。また検出パルスによって、システ
ムの基準を決めて入力色信号をホールドするため、微調
整やタイミングを合わせることが不要となる。本発明は
デジタル処理には適した構成であり、入力信号の遅延か
らその差分をとりディテールをつける方法と比較して、
アナログ的な遅延によって得られた時間より細かい信号
がなくなる問題や、デジタル処理によるサンプル点の不
連続誤差によるエッジ部、及び輪郭部に発生する異常な
点をなくすることが可能になる。これらによって、エッ
ジと判定された部分が強調され、エッジが急峻に変化す
る文字部分などに対してはエッジを強調した画像を出力
する。
【0016】一方、前もって決められた値であるスライ
スレベルに乗らない小さな変化に関しては、エッジと判
断されず、入力色信号をそのまま出力する。エッジ点の
前後のデータを置換することによる簡易的なデジタル処
理により、エッジ部を強調し、色にじみを低減する。こ
れによって映像にメリハリを付けることが可能になる。
スレベルに乗らない小さな変化に関しては、エッジと判
断されず、入力色信号をそのまま出力する。エッジ点の
前後のデータを置換することによる簡易的なデジタル処
理により、エッジ部を強調し、色にじみを低減する。こ
れによって映像にメリハリを付けることが可能になる。
【図1】本発明の一実施例の色信号輪郭補正装置の構成
を示すブロック図
を示すブロック図
【図2】本発明の一実施例の入力色信号輪郭補正装置の
信号処理課程を示す処理プロセス図
信号処理課程を示す処理プロセス図
【図3】本発明の一実施例の入力色信号の映像データ処
理による波形プロセス図
理による波形プロセス図
【図4】従来の色信号輪郭補正装置の構成図を示すブロ
ック図
ック図
【図5】従来の色信号輪郭補正装置の信号処理課程を示
す処理プロセス図
す処理プロセス図
101,401 入力映像端子 102,107,402,403 遅延手段(ディレー
or DL) 103,104 データホールド手段(ラッチ) 105 コンパレータ 106,108 ホールドパルス生成 109 セレクタ 111,112 セレクトパルス生成 113,419 出力映像端子 404,405,406,409,413 減算器 407,408,410,411 絶対値回路 414,416 乗算器 412 符号器 417 判定手段 418 加算器
or DL) 103,104 データホールド手段(ラッチ) 105 コンパレータ 106,108 ホールドパルス生成 109 セレクタ 111,112 セレクトパルス生成 113,419 出力映像端子 404,405,406,409,413 減算器 407,408,410,411 絶対値回路 414,416 乗算器 412 符号器 417 判定手段 418 加算器
Claims (3)
- 【請求項1】 入力色信号を遅延させる第一の遅延手段
と、 入力色信号を保持する第一のホールド手段と、 前記第一の遅延手段によって遅延された信号を保持する
第二のホールド手段と、 入力映像信号レベルが前もって定められた値より大か小
かを判別してその結果を2値出力信号として出力するレ
ベル判定手段と、 前記レベル判定手段の出力信号が変化した時に同期して
一定時間幅で前記第一のホールド手段のホールド指令信
号として用いられるパルスを生成する第一のパルス生成
手段と、 前記第一のパルス生成手段の出力信号より一定時間遅れ
た信号を生成する第二の遅延手段と、 前記第二の遅延手段の出力信号を受けて一定時間幅で前
記第二のホールド手段のホールド指令信号第二のパルス
生成手段と、 前記第一と第二のホールド手段の出力信号と第一の遅延
手段の出力信号を受けて、それらの内の一つを選択して
出力するデータ選択手段と、 レベル判定手段の出力変化直後は前記データ選択手段が
前記第一のホールド手段出力を選択する信号を出力し一
定時間後には前記データ選択手段が前記第二のホールド
手段出力を選択する信号を出力しさらに一定時間後には
前記データ選択手段が第一の遅延手段出力を選択する信
号を出力する選択データ生成手段とを備えた色信号輪郭
補正装置。 - 【請求項2】 前記レベル判定手段の入力映像信号とし
て色信号を用いるように構成した請求項1記載の色信号
輪郭補正装置。 - 【請求項3】 前記レベル判定手段の入力映像信号とし
て輝度信号を用いるように構成した請求項1記載の色信
号輪郭補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5040838A JPH06253325A (ja) | 1993-03-02 | 1993-03-02 | 色信号輪郭補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5040838A JPH06253325A (ja) | 1993-03-02 | 1993-03-02 | 色信号輪郭補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06253325A true JPH06253325A (ja) | 1994-09-09 |
Family
ID=12591761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5040838A Pending JPH06253325A (ja) | 1993-03-02 | 1993-03-02 | 色信号輪郭補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06253325A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126996A (en) * | 1988-11-08 | 1992-06-30 | Pioneer Electronic Corporation | Optical information record carrier and the method of producing the same |
-
1993
- 1993-03-02 JP JP5040838A patent/JPH06253325A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126996A (en) * | 1988-11-08 | 1992-06-30 | Pioneer Electronic Corporation | Optical information record carrier and the method of producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1072153B1 (en) | False contour correcting apparatus and method | |
KR930002906B1 (ko) | 윤곽 보정회로 | |
JP2000022992A (ja) | ノイズ低減信号処理装置 | |
US6618097B1 (en) | Image display apparatus and contour detecting circuit provided therein | |
JPH06253325A (ja) | 色信号輪郭補正装置 | |
JPH0686245A (ja) | 信号処理システム | |
JP4910254B2 (ja) | 画像処理装置及び方法 | |
JP2002033940A (ja) | クリップ回路及びそれを用いた画像処理装置 | |
US7899858B2 (en) | Filter circuit | |
US6233022B1 (en) | Video signal enhancement through non-linear combination of left and right different signals | |
KR0124993B1 (ko) | 샘플링된 비디오 신호에서 수평 동기신호의 검출시기 오차 보정장치 및 그 방법 | |
JP2631367B2 (ja) | 像形成装置 | |
JP4301627B2 (ja) | 偽輪郭補正装置および方法 | |
JP2607494B2 (ja) | デジタルサンプルレートコンバート制御回路 | |
JP3385764B2 (ja) | エッジ強調処理装置 | |
KR0139783B1 (ko) | 디지탈 영상신호의 윤곽 보정 방법 및 장치 | |
JPH08163409A (ja) | フレーム巡回型ノイズ除去装置 | |
JP3410149B2 (ja) | 色信号トランジェント改善装置 | |
JP2553795B2 (ja) | ベロシティエラー検出装置 | |
JP2803065B2 (ja) | 周期性パターンの検査装置 | |
JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
JPH06303462A (ja) | 画質補正装置 | |
JPH0548893A (ja) | 画像信号処理方法およびその装置 | |
JPH02135980A (ja) | クランプ回路 | |
US20030067559A1 (en) | Method and system for converting analog video signals to digital video signals |