KR980013257A

KR980013257A - 영상신호 및 동기신호 처리장치

Info

Publication number: KR980013257A
Application number: KR1019960030788A
Authority: KR
Inventors: 김한진
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1996-07-27
Filing date: 1996-07-27
Publication date: 1998-04-30
Also published as: KR100218442B1

Abstract

본 발명은 엘씨디(LCD) 패널에 인가되는 영상신호와 동기신호간의 타이밍을 일치시킴으로써 안정된 화면을 디스플레이할 수 있도록 하는 영상신호 및 동기신호 처리장치에 관한 것으로, 영상신호와 동기 신호를 분리한 다음 이 두 신호에 대해 동일 지연 시간을 인가하여 디지털 영상처리를 한 후 엘씨디 판넬에 공급함으로써 디스플레이되는 화면의 흔들림을 방지하는데 목적이 있는 것으로, 이와 같은 목적을 갖는 본 발명은 입력되는 아날로그 영상신호에서 순수한 영상신호를 검출하여 이를 동기신호와의 타이밍이 일치하도록 소정시간 지연시키는 영상신호 지연부(200)와, 상기 영상신호 지연부(200)로부터 출력되는 아날로그 영상신호를 증폭 및 필터링하는 영상신호 처리부(210)와, 상기 입력되는 아날로그 영상신호르 입력받아 이를 소정 레벨 증폭한 다음 동기신호만을 검출하는 증폭부(220) 및 동기신호 처리부(230)와, 상기 동기신호 처리부(230)로부터 출력되는 동기신호를 인가받아 잡음 제거 및 원래의 영상신호와의 동기를 맞추기 위해 소정시간 지연시키는 잡음 제거 및 지연부(240)와, 클럭 발생부(250)로부터 일정하게 공급되는 클럭에 의해 상기 잡음 제거 및 지연부(240)로부터 입력되는 동기신호의 타이밍을 맞추어 리드/라이트 제어신호(WCLK. WRES, RCLK, RRES)를 발생함과 아울러 새로이 조정된 수평동기신호(HS)를 출력하는 타이밍 제어부(250)와, 상기 타이밍 제어부(250)의 라이트 제어신호(WCLK, WRES)의 제어를 받아 영상신호 처리부(210)로부터 출력되는 아날로그 영상신호를 디지털 신호로 변환하는 아날로그/디지탈 변화부(270)로 구성함으로써 달성된다.

Description

영상신호 및 동기신호 처리장치

본 발명은 영상신호 및 동기신호 처리장치에 관한 것으로, 특히 엘씨디(LCD)판넬에 인가되는 영상신호와 동기신호간의 타이밍을 일치시킴으로써 안정된 화면을 디스플레이할 수 있도록 하는 영상신호 및 동기신호 처리장치에 관한 것이다. 종래의 영상신호 처리장치는 도 1에 도시된 바와 같이, 입력되는 아날로그 영상신호를 증폭 및 필터링하는 영상신호처리부(100)와, 상기 영상신호(100)로부터 출력되는 아날로그 영상신호를 인가받아 피엘엘부(130)로부터 출력되는 디지털 신호로 변환하는 아날로그/디지탈 변환부(110)와, 상기 입력되는 아날로그 영상신호로부터 수평동기신호르 검출하는 동기신호 검출부(120)와, 상기 동기신호 검출부(120)에 의해 검출된 수평동기신호르 인가받아 메모리(140)의 리드/라이트 제어신호(WCLK, WRES, RCLK, RRES)를 발생함과 아울러 새로이 조정된 수평동기신호(HS)를 발생하는 피엘엘부(130)와, 상기 피엘엘부(130)의 제어를 받아 아닐로그/디지탈 변환부(110)로부터 출력되는 디지털 영상신호를 필드당 저장한 다음 이를 출력하는 메모리(140)로 구성된다.

이 경우 동기 신호 처리부(120)는 내부에 자동 주파수 제어장치(AFC)를 이용하여 동기신호를 분리하고, 피엘엘부(130)에서는 상기 동기신호 처리부(120)로부터 출력되는 수평동기신호를 인가받아 이를 록킹하여 메모리(140)의 리드/라이트 동작시에 각 제어신호(WCLK, WRES, RCLK, RRES)를 생성함과 아울러 상기 제어신호(WCLK)를 아날로그/디지탈 변화부(110)로 출력함으로써 디지털 신호로 변환되는 영상신호와 동기신호 간의 타이밍을 맞추게 된다.

그런데, 영상신호는 시간적 지연없이 아날로그/디지탈 변화부(110)로 입력되고, 동기신호는 동기신호 처리부(120)내부의 자동 주파수 제어장치를 통과하면서 타이밍이 재조정된 다음 피엘엘부(130)로 입력되어 록킹되기 때문에 이의 처리시간동안 지연이 필연적으로 발생하여 영상신호와 동기신호간의 타이밍이 어긋나게 된다.

이로 인해, 메모리(140)를 통과하여 출력되는 영상신호와 피엘엘부(130)를 통하여 새로이 생성된 동기신호(HS)는 더욱 어긋난 타이밍을 가지고 영상을 엘씨디화면에 디스플레이 시키기 때문에 조금만 불안정한 신호가 입력되어도 곧바로 화면이 흔들리는 문제점이 발생한다.

따라서, 본 발명은 종래의 이러한 문제점을 감안하여 영상신호와 동기신호를 분리한 다음 이 두 신호에 대해 동일 지연시간을 인가하여 같은 타이밍의 영상신호 및 동기 신호를 타이밍 제어수단에 공급하여 신호처리를 행함으로써 디스플레이되는 화면의 흔들림을 방지하는 데 목적이 있는 것으로, 이와 같은 목적을 갖는 본 발명을 상세히 설명한다.

도 1은 종래의 영상신호 처리장치를 나타낸 블록도.

도 2는 본 발명 영상 신호 및 동기신호 처리장치를 나타낸 블록도.

* 도면의 주요 부분에 대한 부호의 설명.

220 : 영상신호 지연부, 210 : 영상신호 처리부, 220 : 증폭부, 230 : 동기신호 처리부, 240 : 잡음제거 및 지연부, 250 : 클럭발생부, 260 : 타이밍 제어부, 270 : 아날로그/디지털 변환부, 280 : 메모리

본 발명 영상신호의 동기신호 처리장치는 도 2에 도시한 바와 같이, 입력되는 아날로그 영상신호에서 순수한 영상신호를 검출하여 이를 동기신호와의 타이밍이 일치하도록 소정시간 지연시키는 영상신호 지연부(200)와, 상기 영상신호 지연부(200)로부터 출력되는 아날로그 영상신호를 증폭 및 필터링하는 영상신호 처리부(210)와, 상기 입력되는 아날로그 영상신호를 입력받아 이를 소정레벨 증폭한 다음 동기신호만을 검출하는 증폭부(220) 및 동기 신호 처리부(230)와, 상기 동기신호 처리부(230)로부터 출력되는 동기신호를 인가받아 잡음 제거 및 원래의 영상신호와의 동기를 맞추기 위해 소정시간 지연시키는 잡음 제거 및 지연부(240)로부터 입력되는 동기신호의 타이밍에 따라 리드/라이트 제어신호(WCLK, WRES, RCLK, RRES)를 발생함과 아울러 새로이 조정된 수평동기신호(HS)를 출력하는 타이밍 제어부(250)와, 상기 타이밍 제어부(250)의 라이트 제어신호(WCLK,. WRES)의 제어를 받아 영상신호 처리부(210)로부터 출력되는 아날로그 영상신호를 디지털 신호로 변화하는 아날로그/디지탈 변환부(27)로 구성한다.

이와 같이 구성한 본 발명의 작용을 상세히 설명한다. 도 3A에 도시한 바와 같은 T1의 일정주기를 갖는 시호가 입력되는 동안 비정상적인 T의 타이밍을 갖는 신호가 증폭부(220)로 입력되어 소정레벨 증폭된 다음 동기신호 처리부(230)로 입력되어 도 3B에 도시한 바와 같은 동기신호만을 추출하여 출력하게 된다. 이렇게 추출된 동기신호는 잡음에 취약하게 되는데, 이러한 단점을 보완하기 위하여 잡음 제거 및 지연부(240)에서 잡음을 제거한 후 펄스폭 조정 및 영상신호와의 타이밍을 맞추기 위해 도 3C에 도시한 바와 같이 소정시간 지연시켜 출력하게 되며, 이때 상기 잡음 제거 및 지연부(240)는 모노-멀티 바이브레이터(Mono-multi vibrator)로 쉽게 구현할 수 있다.

그리고, 동기 신호를 추출하는데 있어서 입력되는 영상신호에 비하여 일정지연을 갖기 때문에 이를 보상하기 위하여 영상신호 지연부(200)가 요구되는데, 이는 도 3A에 도시한 영상신호를 인가받아 동기신호와의 타이밍을 일치시켜 동기신호의 지연을 보상하게 되며, 영상신호 처리부(210)를 거쳐 도 3D에 도시한 바와 같이 입력되는 아나로그 영상신호에 비해 소정시간만큼 지연된 영상신호아날로그/디지탈 변환부(270)로 출력한다.

한편, 타이밍 제어부(260)는 잡음 제거 및 지연부(240)로부터 출력되는 동기신호를 인가받아 클럭발생부(250)로부터 인가되는 고정클럭에 의해 입력동기와 일정한 타이밍 주기를 갖는 리드/라이트제어신호(WRES, WCLK, RRES, RCLK)를 출력하게 됨과 아울러 도 3E에 도시한 바와 같이 일정한 타이밍을 갖는 새로운 동기신호(HS)를 출력하게 된다. 이로써, 상기 아날로그/디지탈 반호부(270)는 입력되는 영상신호를 상기 타이밍 제어부(260)로부터 출력되는 라이트 제어신호(WRES, WCLK)에 타이밍을 맞춰 디지털 영상신호로 변환한 다음 메모리(280), 출력하여 일정한 타이밍을 갖는 영상신호를 저장시키게 되고 상기 메모리(280)는 타이밍 발생부(260)로부터 출력되는 리드 제어신호(RRES, RCLK)에 의해 3F에 도시한 바와 같이 T3의 일정한 주기를 갖는 영상신호를 출력하게 되며, 이 영상신호는 도 3E에 도시된 타이밍 제어부(260)로부터 출력되는 동기신호(HS)에 의해 항상 안정된 타이밍을 가지고 엘씨디 화면에 디스플레이된다.

이와 같이 본 발명은 영상신호와 동기 신호를 각각 분리한 다음 이 두 신호에 대해 동일 지연시간을 인가하여 디지털 처리한 후 안정된 신호로 바꾸어 엘씨디 판넬에 공급함으로써 화면이 흔들림없이 항상 안정된 화면을 디스플레이할 수 있는 효과가 있게 된다.

Claims

입력되는 아날로그 영상신호에서 순수한 영상신호를 검출하여 이를 동기신호와의 타이밍이 일치하도록 소정시간 지연시키는 영상신호 지연부(200)와, 상기 영상신호 지연부(200)로부터 출력되는 아날로그 영상신호를 증폭 및 필터링하는 영상신호 처리부(210)와, 상기 입력되는 아날로그 영상신호를 입력받아 이를 소정레벨 증폭한 다음 동기신호만을 검출하는 증폭부(220) 및 동기 신호 처리부(230)와, 상기 동기신호 처리부(230)로부터 출력되는 동기신호를 인가받아 잡음 제거 및 원래의 영상신호와의 동기를 맞추기 위해 소정시간 지연시키는 잡음 제거 및 지연부(240)와, 클럭 발생부(250)로부터 일정하게 공급되는 클럭에 의해 상기 잡음 제거 및 지연부(240)로부터 입력되는 동기신호에 타이밍을 맞추어 리드/라이트 제어신호(WCLK, WRES, RCLK, RRES)를 발생함과 아울러 새로이 조정된 수평동기신호(HS)를 출력하는 타이밍 제어부(250)와, 상기 타이밍 제어부(250)의 라이트 제어신호(WCLK,. WRES)의 제어를 받아 영상신호 처리부(210)로부터 출력되는 아날로그 영상신호를 디지털 신호로 변화하는 아날로그/디지탈 변환부(27)로 구성하여 된 것을 특징으로 하는 영상신호 및 동기신호 처리장치.

제 1항에 있어서, 잡음 제거 및 지연부(240)는 모노-멀티 바이브레이터(Mono-multi vibrator)로 구현됨을 특징으로 하는 영상신호 및 동기신호 처리장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.